SU1431074A1 - Устройство дл передачи и приема информации - Google Patents

Abstract

изобретение относитс  к телемет- сии и предназначено дл  цифровой передачи и приема непрерывных сигиалоБ с. использованием дельта-модул ции. Мзо- бретение позвол ет повЕ 1сить цостогер- ность передачи информации за коррекции возможных ошибок на.копле- ни . Устройство содержит на передающей стороне дельта-модул тор 2, формирователь 3 импульсов, компаратор 4, генератор 5 пилообразного напр жени j генератор 6 тактовых импульсов и делитель 7 частоты, а на приемной сторо-- не - селектор 10 импульсов, реверсивный счетчик 11, генератор 12 импульсов , элементы 13, 17 задержки, блок 14 цикловой синхронизации о Элементы ЗАПРЕТ 15, 20, элемент ИЛИ 18, | триггер 19 и счетчик 21. 11 ил.

Description

8

/f/

11 tit

1±1±Г71

1.CL,

п

/ / /V Ж/

СО

f.

, 1

ср1/г.1

Изобретение относитс  к телеметрии и может быть использовано при цифровой передаче непрерывных сигналов с использованием дельта-модул ции .

Цель изобретени  - повьшение быстродействи  устройства.

На фиг. 1 приведена структурна  схема устройства; на фиг. 2 - временные диаграммы, по сн ющие работу устройства; на фиг. 3 - функциональна  :схема дельта-модул тора; на фиг. 4 - |Временные диаграммы, по сн ющие рабо- ту-дельта-модул тора; на фиг. 5 - функциональна  схема формировател  импульсов; на фиг. 6, - временные диаграммы , по сн ющие работу формировател  импульсов; на фиг. 7 - функцио- |нальна  схема селектора импульсов; на фиг. 8 - временные диаграммы, I по сн ющие работу селектора импуль- :сов; на фиг. 9 - импульсна  схема генератора тактовых импульсов с фазовой автоподстройкой частоты; на фиг. 10 - временные диаграммы, по сн ющие работу генератора тактовых импульсов с фазовой автоподстройкой частоты; на фиг. 11 - функциональна  схема блока цикловой синхронизации. Устройство дл  передачи и приема i информации (фиг. 1) содержит на пере- jдающей стороне 1: дельта-модул тор 2, iформирователь 3 импульсов, компаратор i 4, генератор 5 пилообразного напр же I ни , генератор 6 тактовых импульсов и i делитель 7 частоты, канал 8 св зи, на приемной стороне 9: селектор 10 им- пульсов, реверсивный счетчик 11, гене I ратор 12 тактовых импульсов с автоматической подстройкой частоты, пер- ; вый элемент 13 задержки, блок 14 цикловой синхронизации, первый элемент 15 ЗАПРЕТ, блок 16 ключей, второй элемент 17 задержки, элемент 18 ИЛИ, триггер 19, второй элемент 20 ЗАПРЕТ и счетчик 21.

Дельта-модул тор (фиг. 3) содержит компаратор 22, выполненный на операционном усилителе 23, элементе 24 И, элементе 25 ЗАПРЕТ и RS-триггере 26, интегратор 27, выполненный на конденсаторе 28, операционном усилителе 29 ключе 30 и резисторе 31, переключатель 32, источник 33 опорного напр жени , элементы 34 и 35 НЕ, резисто- ры 36 и 37 и усилитель 38.

Формирователь импульсов (фиг. 5) содержит амплитудный селектор 39,

5

0

Q 5 5

0

5

0

5

0

элементы 40-42 ЗАПРЕТ, повторители 43 и 44, резисторы 45-48, усилитель

9Селектор импульсов (фиг. 7) содержит амплитудные селекторы 50-55, элементы 56-58 ЗАПРЕТ и элемент 59 ИЛИ.

Генератор тактовых импульсов с фазовой автоподстройкой частоты (фиг. 9) содержит формирователь 60 импульсов, резисторы 61-65, транзисторы 66-69, конденсатор 70, диоды 71-73,. триггеры 74 Шмидта.

Блок цикловой синхронизации (фиг. 11) содержит элемент 75 И-НЕ, элемент 76 И, накопитель 77 и 78 элемент 79 И, делитель 80 частоты.

Существенность отличий предлагаемого устройства по сравнению с прототипом заключаетс  в повышении достоверности передачи информации и расширении функциональных возможностей устройства при сохранении минимальных аппаратных затрат на передающей стороне. Интенсивность коррекции ошибок накоплений в устройстве-прототипе зависит от динамических свойств измер емого сигнала, от числа пересечений измер емым сигналом выбранного фиксированного уровн  опорного напр жени . Если этого пересечени  не происходит, то коррекци  отсутствует . Таким, образом, если специфика сигнала такова,, что его пересечени  с выбранньм фиксированным уровнем весьма редки, то эффективность метода резко снижаетс , а в некоторых случа х делает его применение вовсе нецелесообразным.

Формирователь 3 импульсов (фиг. 5, 6), работает следующим образом.

На вход формировател  3 поступает последовательность двоичных символов (преращений), причем нуль представлен как импульс положительной пол рности с амплитудой сигнала, равной и, а единица - с амплитудой 3 U. Импульсы с амплитудой 3 U поступают на вход амплитудного селектора 39, на выходе которого формируетс  сигнал 1 (фиг. 6б). Этот сигнал поступает на инверсный вход элемента 40 ЗАПРЕТ. С выхода которого в этот момент времени сигнал не выдаетс . Таким образом , импульсы О (фиг. 6в) поступают на вход элемента 41 ЗАПРЕТ, а импульсы 1 (фиг, 6б) поступают на вход элемента 42 ЗАПРЕТ. При поступлении управл ющих сигналов S1 (сиг10

3143107Д

нал запуска) и S2 (сигнал сброса) на соответствующие входы элементов 41 и 42 (фиг. 6г, д) вьщача информации с выходов этих элементов осуществл етс  только в момент отсутстви  сигналов S1 и S2. Таким образом, при поступлении сигнала S1 на входы элементов 41 и 42 происходит запрет выдачи информации через эти элементы, а сигнал S1 проходит через повторитель 44 и поступает на резистор 48, вес которого соотноситс  с весами резисторов 47-45 как 1:3:5:7.

При поступлении сигнала S2 на вхо- 15 ды элементов 41 и 42 происходит запрет вьщачи информации через эти элементы , а сигнал S2 проходит через повторитель 43 и поступает на резистор 47, таким образом, в точке соединени  резисторов 45-48 формируетс  смешанна  кодова  последовательность двоичных символов (приращений) и маркерных сигналов, котора  проходит

20

Зар дом и разр дом хронирующего конденсатора 70 управл ет триггер 74 имеющий гистерезис в своей переходной характеристике. В режиме зар да выходное напр жение близко к нулю, транзисторы 66 и 67 открыты, зар дный ток определ етс  выражением (1), разр дный ток ответвл етс  в коллекторную Цепь транзистора 66, дл  чего должно выполн тьс  условие

I 4 E-R4/(R4 -f R5) -Rl.

Функци .транзистора 69 - предотвращение насыщени  транзистора 66 и ограничение запирающего напр жени  на диоде 71, что необходимо при гене рации высоких частот.

Генератор 12 снабжен цепью блокировки: поступление сигнала (фиг. 10в с выхода формировател  60 приводит к прекращению генерации, так как не включаетс  цепь разр да. После окончерез усилитель 49 и поступает на вы- 25 ани  сигнала блокировки первый имход формировател  3 (фиг. бе). При этом О вьщаетс  импульсом с амплитудой и, 1 - .3 и, маркерный сигнал М2 - 5U, маркерный сигнал М1 - 7U.

Селектор 10 импульсов (фиг. 7 и 8) осуществл ет процедуру, противоположную процедуре формировател  3, и использует принцип амплитудной селекции .

На вход селектора 10 поступает смешанна  последовательность двоичных символов приращений и маркерных сигналов М1 и М2 (фиг. 8а), на его выходе формируютс : сигнал S1 (фиг.86), соответствующий моменту времени по влени  маркерного сигнала М1 (фиг. 8а); сигнал S2 (фиг. Вв), соответствующий моменту времени по влени  маркерного сигнала М2 (фиг. 8а); сигнал 1 (фиг. 8г); сигнал О (фиг. 8д) и тактовые синхроимпульсы (фиг. 8е).. .

Генератор 12 тактовой частоты,

(фиг. 9 и 10) работает следующим об- ) разом.

Под воздействием управл ющего напр жени , .которое формируетс  на выходе триггера 74, измен етс  разр д- ный ток 1, протекающий в коллекторпульс по вл етс  на выходе генератора 12 с задержкой:

ч

с-(и - и)/1

30

40

Таким образом, при отсутствии входных тактовых импульсов блокировка генератора 12 не обеспечиваетс  и на его выходе присутствуют выходные тактовые импульсы.

35 Блок 14 цикловой синхронизации работает следующим образом.

Если устройство находитс  в со- сто нии синхронизма, то сигнал S1 с выхода селектора 10 совпадает во времени с сигналом с выхода делител  частоты. При этом на выходе элемента 75 И-НЕ сигнал отсутствует, а на выходе элемента 79 И формируетс  сигнал, соответствующий моменту опоз

навани  маркерного сигнала Ml. В результате накопитель 78 по входу и в синхронизм (рассчитанный обычно на два-три последующих подр д импуль са) оказываетс  заполненным, а на50 копитель 77 по выходу из синхронизма (рассчитанный на четыре-шесть следующих подр д импульсов) - разр женным до нулевого состо ни . Ложные маркерные сигналы М1. Формируемые в

ной цепи транзистора 68. Зар дньш ток 55 суммарном последовательном коде вслед- 1 (коллекторный ток транзистора 67) ствие воздействи  помех, не совпадают по времени с сигналом на выходе

остаетс  неизменным и равным

1 : E-R4/(R4 + R5) R3.

Зар дом и разр дом хронирующего конденсатора 70 управл ет триггер 74, имеющий гистерезис в своей переходной характеристике. В режиме зар да выходное напр жение близко к нулю, транзисторы 66 и 67 открыты, зар дный ток определ етс  выражением (1), разр дный ток ответвл етс  в коллекторную Цепь транзистора 66, дл  чего должно выполн тьс  условие

I 4 E-R4/(R4 -f R5) -Rl.

Функци .транзистора 69 - предотвращение насыщени  транзистора 66 и ограничение запирающего напр жени  на диоде 71, что необходимо при генерации высоких частот.

Генератор 12 снабжен цепью блокировки: поступление сигнала (фиг. 10в) с выхода формировател  60 приводит к прекращению генерации, так как не включаетс  цепь разр да. После оконпульс по вл етс  на выходе генератора 12 с задержкой:

ч

с-(и - и)/1

Таким образом, при отсутствии . входных тактовых импульсов блокировка генератора 12 не обеспечиваетс  и на его выходе присутствуют выходные тактовые импульсы.

Блок 14 цикловой синхронизации работает следующим образом.

Если устройство находитс  в со- сто нии синхронизма, то сигнал S1 с выхода селектора 10 совпадает во времени с сигналом с выхода делител  частоты. При этом на выходе элемента 75 И-НЕ сигнал отсутствует, а на выходе элемента 79 И формируетс  сигнал, соответствующий моменту опознавани  маркерного сигнала Ml. В результате накопитель 78 по входу и в синхронизм (рассчитанный обычно на два-три последующих подр д импульса ) оказываетс  заполненным, а накопитель 77 по выходу из синхронизма (рассчитанный на четыре-шесть следующих подр д импульсов) - разр женным до нулевого состо ни . Ложные маркерные сигналы М1. Формируемые в

делител  80, а следовательно, и нё участвуют в процессе накоплени .

5 . 14310746

При кратковременных искажени .х Устройство, (фиг. 1), работает маркерного сигнала Ml, возникающих следующим образом.

либо при сбо х синхронизации в системе , либо под йоздействием помех, сигнал с выхода делител  80 происходит через элемент 75 И-НЕ на вход накопител  77. Однако если накопитель 77 не успевает заполнитьс , то сбо  синхронизации не происходит и по первому сигналу с выхода накопител  78 осуществл етс  сброс в нулевое состо ние накопител  77.

При отсутствии синхросигнала в г

следующих подр д циклах, (г - коэффициент накоплени  в накоплителе 77) элемент 79 открываетс  и первый ложный импульс S1J сформировавшийс  на выходе селектора 14, приводит делитель 80 частоты и накопитель 78 в нулевое состо ние, а накопитель 77 - в состо ние 5 соответствующее г импульсам на его входе.

Если ложный маркерный сигнал М1 формируетс  на одних и тех же позици х цикла меньше, чем г раз подр д (r/j - коэффициент накоплени  накопител  78)J накопитель 77 оказываетс  заполненным н процесс опознавани 

маркерного сигнала продолжаетс  до момента формировани  следующел-и i-idj./

;керного сигнала. Сигнал S1 с выхода :селектора 14, пройд  через открытый ;элемент 79, устанавливает делитель i 80 частоты в исходное состо ние.

; Этот процесс длитьс -до тех пор, пока 35 входного измерительного сигнала с ; не будет найден истинный маркерный линейно растущим напр жением на высигнап Ml (или истинна  синхрогруппа в случае кодового маркера). Если ложный маркерный сигнал М1 формируетс  на одних и тех же позици х цикла т г Ш7.И более раз подр д, накопитель 77 переходит в нулевое состо ние и процесс опознавани  маркерного.сигнала прекращаетс  до тех пор, пока вновь не заполнитс  накопитель 77. Отсюда следует, что емкость накопител  78 должна быть выбрана таким образом, чтобы практически в течение всего времени поиска состо ни  синхронизма накопител  78 оставалс  заполненным. При этом не происходит существенного замедлени  процесса поиска синхронизма . При обнаружении истинного синхросигнала накопитель 78 заполн етс  и сбрасывает накопитель 77 в нулевое состо ние, в результате чего обеспечиваетс  достаточна  инерционность системы цикловой синхронизации в режиме удерлшни  синхронизма.

ходе компаратора 4. формируетс  сигнал S2, который поступает на второй вход генератора 5, устанавлива  его

40 в исходное состо ние, а также поступает на управл ющий вход формировате л  3, на выходе которого формируетс  сигнал М2 (фиг. 2д) с амплитудой, меньшей, чем амплитуда маркерного

45 сигнала Ml, и большей, чем амплитуда двоичных символов приращений. Таким образом, на выходе формировател  3 формируетс  смещанна  последовательность символов приращений (О и 1) и

50 маркерных сигналов (М1 и М2). Данна  смешанна  кодова  последовательность информационных символов (0,1, М1, М2) поступает в канал 8 св зи (фиг. 2д), где под воздействием по55 мех происход т искажени  информацион ных символов. Переданна  по каналу 8 св зи информаци  поступает на селектор 10 импульсов, где осуществл етс  выделение и формирование маркер

В исходном состо нии после включе- ни  передающей стороны 1 генератор 6 так говых импульсов осуществл ет тактирование дельта-модул тора 2, компаратора 4 и делител  7 частоты. - Делитель 7 формирует сигнал S1, по которому запускаетс  генератор 5 пилообразного напр жени  и осуществл етс  управление формирователем 3 импульсов, на выходе которого формируетс  маркерный сигнал Ml (фиг. 2а, б, д), который в данном случае- передаетс  в виде импульсов положительной пол рности и с амплитудой, большей, чем амплитуда импульсов двоичной последорательности (инкрементного кода), и амплитуды маркерного сигнала М2. Измер емое напр жение Ux поступает на первый ин- формационньй вход компаратора 4 и на информационный вход дельта-модул тора 2, с выхода которого формируетс  последовательный код приращений (фиг. 2г), который поступает на информационный вход формировател  3 импульсов,. После поступлени  сигнала S1 на первьй (запускающий) вход генератора 5 пилообразного напр жени  с его выхода формируетс  линейно растущее напр жение, которое поступает на второй информационный вход компаратора 4 . В момент сравнени  напр жений

входного измерительного сигнала с линейно растущим напр жением на выходе компаратора 4. формируетс  сигнал S2, который поступает на второй вход генератора 5, устанавлива  его

в исходное состо ние, а также поступает на управл ющий вход формировател  3, на выходе которого формируетс  сигнал М2 (фиг. 2д) с амплитудой, меньшей, чем амплитуда маркерного

сигнала Ml, и большей, чем амплитуда двоичных символов приращений. Таким образом, на выходе формировател  3 формируетс  смещанна  последовательность символов приращений (О и 1) и

маркерных сигналов (М1 и М2). Данна  смешанна  кодова  последовательность информационных символов (0,1, М1, М2) поступает в канал 8 св зи (фиг. 2д), где под воздействием помех происход т искажени  информационных символов. Переданна  по каналу 8 св зи информаци  поступает на селектор 10 импульсов, где осуществл етс  выделение и формирование маркер7 14

ных сигналов Ml и М2 и сигналов S1 и 52, а также выделение тактовых импульсов и импульсов сложени  (+) и вычитани  (-), соответствующих импульсам кода приращени  (1 или 0), поступающим из канала 8 св зи. В исходном состо нии, при включении приемной стороны 9, счетчик 21 установлен в нулевое состо ние, а на реверсивном счетчике 11 происходит преобразование последовательного инкрементного кода в параллельный код, соответствующий значению полной выборки. С приемом и селекцией первого маркерного сигнала М1 и с формированием первого сигнала S1 происходит процедура вхождени  в синхронизм за счет блока 14 и генератора 12 тактовых импульсов с фазовой автоподстройкой частоты. Генератор 12 обеспечивает тактовую синхронизацию даже Б случае выпадени  отдельных синхроимпульсов , а блок 14 обеспечивает по- вьшенную достоверность приема маркерного сигнала Ml. В исходном состо нии триггер 19 установлен в нулевое состо ние, сигнал с выхода запрещает прохождение тактовых импульсов через элемент.20 ЗАПРЕТ и сигналов S2 через элемент 15 ЗАПРЕТ. После формировани  достоверного сигнала цикловой синхронизации с выхода блока 14 этот сигнал, соответствующий моменту времени по влени  сигнала S1, поступает через элемент 18 ИЛИ на вход установки в единицу триггера 19 и на вход сброса счетчика 21, после прохождени  элемента 17 задержки происходит установка триггера 19 в нулевое состо ние, разрешающее прохождение сигналов через элементы 15 и 20 ЗАПРЕТ, и после этого на счетчик 21 начинают поступать тактовые импульсы до тех пор, пока с выхода селектора 10 не поступит сигнал S2,no которому происходит открытие ключей блока 16, которые осуществл ют запись в реверсивный счетчик 11 содержимого счетчика 21. Пройд  через элемент 13 задержки, сигнал S2 через элемент 18 ИЛИ устанавливает триггер 19 в единичное состо ние, запрещающее прохождение импульсов через элементы 15 и 20 ЗАПРЕТ. На выходе элемента 18 И.ПИ формируетс  сигнал, устанавливающий счетчик 21 в исходное состо ние . Таким образом, на приемной стороне 9 происходит формирование отсче . 8

тов в реверсивном счетчике 11 ив счетчике 21. При этом отсчет на реверсивном счетчике 11 формируетс  с приемом каждого двоичного символа приращений, а на счетчике 21 в момент времени, соответствующий примеру маркерного сигнала М2,и сформированному сигналу S2. На фиг. 2 а, б, в, д, е показан процесс формировани  полной выборки. Так в точках регенерации 2, 4, 6 сформированы корректирующие выборки Nx(2) 15 - Ux(2) 0,75; Nx(4) (4) 0,65; Nx(6) (6) 0,75.

Технико-экономическа  эффективность изобретейи , по сравнению с прототипом заключаетс  в повышении быстродействи  устройства, В устройстве -прототипе формирование , значени  кода корректирующей выборки осуществл етс  путем определени  момента пересечени  входным измерительным сигналом выбранного фик- сированного уровн  опорного напр жени . В случае отсутстви  такого пересечени  коррекци  отсутствует и накопление ошибок распростран етс  на всю реализацию. .В предлагаемом устройст- ве этот недостаток устранен за счет коррекции возможных ошибок накопле-. ни , что позволило повысить достоверность передачи информации.

35

Claims (1)

1. Формула изобретени 

   0

   5

   0

   Устройство дл  передачи и приема информации, содержащее напередающей стороне генератор тактовых импульсов, выход которого соединен с тактовыми входами компаратора и дельта-модул тора , информационный вход дельта-модул тора объединен с первым информационным входом компаратора и  вл етс  информационным входом устройства, на приемной стороне - селектора импульсов , вход которого подключен к каналу св зи, первый, второй и третий выходы селектора импульсов соединены соответственно с тактовым, первым и вторым управл ющими входами реверсивного счетчика, отличающеес  тем, что, с целью повышени  быстродействи  устройства, в него на передающей стороне введе- ны формирователь импульсов, генератор пилообразного напр жени  и делитель частоты, выходы дельта-модул  п- ра соединены соответственно с ин

   ГТП 1Т ПТГПШ

   I...IL...

   д

   т иг

   ULiiLU

   VII t.11

   Mxll 15HxW 13fix(6)

   Фиг.г

   ГПШ

   I...IL...i.l.llil..i.HL...I.H

   ГГ

   ТТТТ ПТГП ГП Г11 IIIII t

   UK

   s П П П I1

   ж

   2.

   По

   Фиг.з

   lAL

   m

   Фиг.

   1Ж.

   s tJTL

   JTUTUTL

   MJ

   Л5П

   д

   H1 0 0 1 1

   фиг. 5

   m mm

   m m iFi m f

   M

   M.

   M.

   M2 0 о

   сриг.6

   Ml 1 0 Ml 10

   Wtl n-PJJ Г1 б

   JTUTL

   д МСи t

   qJuz.S

   фиг. 7

   М-Ш.

   1о

   qJuz.S

   s л.

   n

   Ул.

   т

   у

   8

   цзиг.д

   П

   ЪГ

   6

   JfSt)

   77

   76

   78

   Редактор Н.Киштулинец

   Составитель М.Никуленков

   Техред Л.Сердюкова Корректор Г.Решетник

   Заказ 5353/57

   Тираж 929

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д, 4/5

   B.Zf afffn}

   сриг.11

   . вых.

   Подписное