SU1450123A1 - Устройство цикловой синхронизации последовательного модема - Google Patents
Устройство цикловой синхронизации последовательного модема Download PDFInfo
- Publication number
- SU1450123A1 SU1450123A1 SU864104046A SU4104046A SU1450123A1 SU 1450123 A1 SU1450123 A1 SU 1450123A1 SU 864104046 A SU864104046 A SU 864104046A SU 4104046 A SU4104046 A SU 4104046A SU 1450123 A1 SU1450123 A1 SU 1450123A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- multiplier
- inputs
- signal
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Изобетение относитс к области электросв зи. Цель изобретени - повышение помехоустойчивости цикловой синхронизации при многолучевых искажени х вхолного радиосигналао В устр-во дл достижени цели введены формирователь (Ф) 4 сигнала включени режима ускоренного поиска, квадратурный фазовый детектор (КФД) 8, элемент ИЛИ 9 и К анализаторов 10 синхронизма. Ф 4 содержит дели
Description
Изобретение относитс к электросв зи и может использоватьс дл выделени периодических участков входного радиосигнала в последовательном модеме, в котором осуществл етс периодический контроль радиоканала дл последун дих анализа искажений входного радиосигнала и вынесени решени о переданных дискретных сиг- цалахо
Целью изобретени вл етс повышение помехоустойчивости цикловой синхронизации при многолучевых искажени х входного радиосигнала.
На фиг,1-3 представлены соответственно структзгрные электрические схемы устройства цикловой синхронизации . последовательного модема формировател сигнала включени режима ускоренного поиска и формировател сигнала Установление синхронизма ; на фиг,А - временны е диаграммы, -по сн ющие работу устройства цикловой синхронизации последовательного модемао
Устройство цикловой синхронизации последовательного модема содержит перемножитель 1, блок 2 фазовой автоподстройки частоты (ФАПЧ), формирователь 3 сигнала рассинкронизации, формирователь 4 сигнала включени режима ускоренного поиска, усредн ющий блок 5, управл емый генератор 6 тактовых импульсов, регистр 7 сдвига, квадратурный фазовый детектор (КФД)
8, элемент ИДИ 9, К анализаторов 10 синхронизма.
Формирователь 3 сигнала рассинх- ронизации содержит ключ 11, перемножитель 12, фильтр 13 нижних частот (ФНЧ), двухполупериодный вьшр митель 14, формирователь 13 импульсов, элемент ИЛИ 16, инвертор 17.
Каждьй из К анализаторов 10 синхронизма содержит перемножитещ 18, блок 19 фазовой автоподстройки частоты (ФАПЧ), формирователь 20 сигнала Установление синхронизма, блок 21 задержкио
Фор1дарователь 4 сигнала включени режима ускоренного поиска содержит делитель 22 частоты, первый 23 и второй 24 счетчики импульсов, элемент ШШ 25, инвертор 26, первый 27 и
0 второй 28 коммутаторы, первый 29 и второй 30 элементы совпадени .
Квадратурный фазовый детектор (КФД) 8 (20) содержит вьтр митель 31, первый фильтр 32 нижних частот (ФНЧ), первый формирователь 33 сигнала , фильтр 34 верхних частот (ФВЧ), выпр митель 35, второй фильтр 36 нижних частот (ФНЧ), второй формирователь 37 сигнала и элемент И 38.
0 Устройство работает следункцкм образомо
Входной сигнал состоит из двух . частей: А - реакци -канала св зи (радиоканала) на периодический зон5 дирующий сигнал (далее - реакци ) она медленно по сравнению с периодо зондировани канала Т может измен ть свою форму из-за замираний лучей , изменени их параметров (фиго4 а); Б - реакци канала на пакеты информационных сигналов, пердаваемых в промежутках между зонди- ругацими сигналами (рабочие пакеты).
Реакци на рабочие пакеты случайна вследствие случайного характера передаваемой информации и случайног изменени свойств канала св зи. Она вл етс сильной помехой при приеме реакции на зондирущий сигнал и мешает установлению цикловой синхронизации вследствие случайности непре рьшного быстрого изменени своей формы.
В регистре 7 (фиг,1) на выходах его разр дов формируютс периодические импульсные последовательности большой скважности с периодом, равным периоду зондировани канала Т
- - Ь
ki .«
и длительностью
где -N м -N
число элементов разбиени цикла зондировани , равное числу элементо в регистре сдвига (фиГоА б). Полагаетс , что максимальна длительность реакции содержит целое число таких импульсов: р(К+1)
Одна из этих стробирующих последовательностей подана на перемножитель 1 и блок 2 ФАПН. Остальные стробирующие последовательности поданы на К анализаторов 10, Перемножители 1 и 18 пропускают входной сигнал на вход i-й системы ФАПЧ (блоки 2 и 19 ФАПЧ) только в момент действи импульса длительностью С из соответствующей i-и стробирукщей импульсной последовательности, т.е. используютс как ключи Параметры блоков 2 и 19 ФАПЧ выбраны так, что они наход тс в режима слежени , если на них периодически поступают радиоимпульсы с немен к дейс или медленно мен кицейс от импульса к импульсу начальной фазой Такому условию удовлетвор ют радиоимпульсы , полученные путем стробировани временных участков реакции канала св зи на зондирующий сигнал, В этом случае на выходе КФД 8 и 20 формируетс импульсна последовательность , совпадакща с i-й стробирую- щей импульсной последовательностью от регистра 7. Кажда из i-x выход0
5
5
ных последовательностей задерживаетс в cooTBeTCTBywpieM блоке 21 задержки на врем i:,iC, где i 1,2,.. «К, причем в установившемс режиме первой импульсной последовательностью считаетс последовательность, соответству- квда последнему (пр времени) участку реакции на зондирующгш сигнал. Все задержанные выходные импульсные последовательности оказываютс совмещенными по времени и они поступают на элемент ИЛИ 9, на выходе которого действует совокупна импульсна последовательность , совпадающа по времени 6 первой выходной импульсной последовательностью (фиг,4 в). Эта последовательность существует до тех пор, пока хот бы одна из К+1 систем ФАПЧ 0 (блоки ФАПЧ 2,19) находитс в состо нии синхронизма. Срыв слежени в одном или нескольких К анализаторов 10 не приводит к срыву обнаружени реакции.
Совокупна импульсна последовательность (с выхода элемента ИЛИ 9) поступает на форьшрователь 4, который переключает в случае пропадани совокупной импульсной последовательности цепь слежени по задержке в режим ускоренного поиска. Последн образована соединенными в кольцо ключом 11, перемножителем 12, дискриминатором (ФНЧ 13, двухполупериодный выпр - митель 14, формирователь 15), формирователем 4, усредн ющим блоком -5, ттравл емым генератором 6, регистром 7, включенного по схеме кольцевого счетчика-распределител , элементом ИЛИ 9, Отсутствие совокупной импульсной последовательности может .быть, если все K+l стробирующих импульсных последовательностей приход тс на рабочий пакет, где состо ние синхронизма блоков 2 и 19 ФАПЧ невозможно, Поиск осуществл тс за счет принудительного изменени (увеличени ) частоты управл емого генератора 6 с помощью формировател 4 таким образом, что стробирующие импульсные последовательности сдвигаютс во времени относительно входного сигнала до тех пор, пока на выходе блока 2 ФАПЧ не по вл етс перва выходна импульсна последовательность. При этом формирователь 4 переключает цепь слежени по задержке в режим слежени ,
Таким образом, благодар разбиению принимаемого (входного) сигнала
0
0
5
0
5
на.N коротких элементов, суммарна длительность которых равна длитель- йости цикла передачи (зондировани ), каждый из блоков 2 и 19 ФАПЧ обнаруживает и отслеживает по несущей частоте и по времени прихода соот- етствующий участок периодически пос- фупакщей реакции канала на зондирую- сигнал независимо от характера юдул ции реакции канала на зондиру- ций сигнал и значени частотного вига этого участка. I С помощью ключа 11 (формировате- IIH 3) из входного сигнала селекти- Ьуетс отрезок, длительность которого Ьавна двум элементам разбиени цикла фондировани 2 . Импульс, управл ю- tyoi ключом 11, формируетс с помощью Элемента ИЛИ 16 из импульсов, поступающих с выходов первого и послед- )него разр дов регистра 7. Радиоим- 1ульсный сигнал после синхронного детектировани в перемножителе 12 Превращаетс в видеоймпульсный на выходе ФНЧ 13. Двухполупериодный рыпр митель 14 превращает видео- импульсный сигнал в однопол рньй, что необходимо, поскольку части длинного сигнала могут быть положительными и отрицательными в зависимости от знака частотного сдвига и начальной частоты управл емого генер атора блока 2ФА11Ч,а также закона изменени комплексной огибающей входного сигнала на интервале стробировани 2 CM . После формировател 15 этот сигнал превращаетс в периодически следующий однопол рньй видеоимпульс с уровнем логической 1. Его задний фронт соответствует началу реакции канала на рабочий пакет. Длительность его в установившемс режиме равна .
Если стробируквдий импульс (с выхода элемента ИЛИ 16) захватывает реакцию на рабочий пакет больше, чем половиной своей длительности, то длительность выходного импульса формировател 15 становитс меньше Оц,, а в пределе может стать равной нулю. Если стробирукщий импульс,захватывает реакцию на зондируюпщй сигнал больше, чем половиной своей длительности , то длительность выходного импульса формировател 15 становитс больше С к, и в пределе может стать равной 2 fj,.
Таким образом, дискриминатор (в составе ФНЧ 13, дЪухполупериодного
1450123
выпр мител 14 и формировател 15} преобразует рассогласование по времени между входным сигналом и опорным сигналом с выхода элемента ИЛИ 16 в длительность выходного импульса.
В установившемс режиме, периоди- чески следующий выходной импульс формировател 15 поступает через формирователь 4 на :усредн гаций блок 5, которьй может быть выполнен в виде последовательно соединенных реверсивного счетчика и цифроаналогозого преобразовател о
Формирователь 4 (фиг.2), работает следукмдим образом В режиме синхронизации на входе сброса первого и второго счетчиков (23 и 24) поступают от КФД 8 и с выхода элемента ИЛИ 9 периодические импульсные последова10
15
20
25
30
35
40
45
50
55
тельности, которые сбрасывают пер- вьй 23 и второй 24 счетчики до того, как они переполн тс импульсами, поступающими от управл емого генератора 6.
Состо ние на выходах первого 23 и второго 24 счетчиков в этом режиме - логическа 1, котора через элемент ИЛИ 25 с помощью инвертора 26 держит первый коммутатор 27 и через первый элемент 37 совпадени второй коммутатор 28 в режиме пропускани процессов по их первым информационным входам . При этом тактовые импульсы с третьего входа формировател 4 проход т на его соответствующий выход к реверсивному счетчику, вход щему в усредн ющий блок 5 Через второй коммутатор 28 проходит импульсна последовательность , содержаща информацию о рассинхронизации (в виде длительности лргической 1), поступающа на вход направлени счета реверсивного счетчика, вход щего в усред ( н гаций блок 5 о При этом через второй элемент 30 совпадени проходит инвертированна периодическа импульсна последовательность, нулева часть которой разрешает счет в реверсивном счетчике усредн ющего блока 5.
Если все периодические стробирую- щие импульсные последовательности приход тс на рабочие пакеты, т.е. синхронизации нет (например, при вхождении в св зь), то на выходах формировател 8, элемента ИЛИ 9 дейс- /гвует логический О. При этом через некоторое число циклов первьй 23 и
Формирователь 4 (фиг.2), работает следукмдим образом В режиме синхронизации на входе сброса первого и второго счетчиков (23 и 24) поступают от КФД 8 и с выхода элемента ИЛИ 9 периодические импульсные последова0
5
0
5
0
5
0
55
тельности, которые сбрасывают пер- вьй 23 и второй 24 счетчики до того, как они переполн тс импульсами, поступающими от управл емого генератора 6.
Состо ние на выходах первого 23 и второго 24 счетчиков в этом режиме - логическа 1, котора через элемент ИЛИ 25 с помощью инвертора 26 держит первый коммутатор 27 и через первый элемент 37 совпадени второй коммутатор 28 в режиме пропускани процессов по их первым информационным входам . При этом тактовые импульсы с третьего входа формировател 4 проход т на его соответствующий выход к реверсивному счетчику, вход щему в усредн ющий блок 5 Через второй коммутатор 28 проходит импульсна последовательность , содержаща информацию о рассинхронизации (в виде длительности лргической 1), поступающа на вход направлени счета реверсивного счетчика, вход щего в усред ( н гаций блок 5 о При этом через второй элемент 30 совпадени проходит инвертированна периодическа импульсна последовательность, нулева часть которой разрешает счет в реверсивном счетчике усредн ющего блока 5.
Если все периодические стробирую- щие импульсные последовательности приход тс на рабочие пакеты, т.е. синхронизации нет (например, при вхождении в св зь), то на выходах формировател 8, элемента ИЛИ 9 дейс- /гвует логический О. При этом через некоторое число циклов первьй 23 и
второй 24 счетчики переполн сь, . В
.11
реход т в состо ние жиме - режиме поиска налы формировател 4
этом ре- выходные сиг- не завис т от
выходных сигналов формировател 3. Код реверсивного счетчика усредн ющего блока 5- непрерывно увеличиваетс , что вызывает увеличение частоты управл емого генератора 6, что приводит к передвижению стробирукнцих импульсных последовательностей относительно задней грани1ц 1 реакции канала . Как только на выходе элемента ИЛИ 9 по вл етс периодическа импульсна последовательность, второй счетчик 24 переходит в состо ние 1 а первый коммутатор 27 пропускает на свой выход тактовые импульсы с выхода делител 22. При этом скорост изменени кода реверсивного счетчика усредн ющего блока 5 уменьшаетс . Уменьшаетс и скорость поиска, который продолжаетс до тех пор, пока на выходе КФД В не по вл етс периодическа импульсна последовательность , перевод ща первый счетчик 23 в состо ние 1.
КФД 8 (20) (фиг.З) работает следующим образом. В синхронном состо нии блока 2(19) ФАПЧ на информационный вход КФД 8 (20) поступает радиоимпульс . В первом формирователе 33 вырабатьгоаетс решение о наличии входного радиоимпульса. Если его амплитуда не ниже номинального значени , то на выходе первого формирова114 II
тел 33 вырабатываетс сигнал 1 В противоположном случае на выходе последнего действует сигнал О, зап рещающий прохождение сигнала через элемент И 38. В синхронном состо нии блока 2 (19) ФАПЧ сигнал с дополнительного выхода и выхода соответсвенно блоков 2 и 19 ФАПЧ вл етс почти посто нным напр жением, которое не пропускаетс ФВЧ 34. При это на выходе второго формировател 37 вырабатываетс сигнал 1. В результате на выходе элемента И 38 образуетс сигнал 1, указьшающий, что блок 2 (19) ФАПЧ находитс в синхронном состо ниис
Ксли блок 2 (19) ФАПЧ не в сое- то нии отследить с достаточным качеством несу1чую входных радиоимпульсов из-за действи помехл шш модул ции (когда стробируищий импульс приходитс на реакцию канала на раб
Ш
15
, JQ
чий пакот) колебательна составл юща на дополнительном выходе и выходе соответственно блоков 2 и 19 ФАПЧ резко возрастает, рроходит через ФВЧ 34, выпр мл етс и фильтруетс соответственно в выпр мителе 35 и ФНЧ 36 и переводит второй формирователь 37 в состо ние логического О. На выходе элемента И 38 действует при этом сигнал О - символ отсутстви синхронизма., Он действует и при амплитуде входного сигнала ниже номинальной - при его отсутствии или селективном по времени замирании.
Claims (1)
- Формула изобретени45Устройство цикловой синхронизации последовательного модема, содержащее последовательно соединенные усредн ющий блок, управл емый генератор тактовых импульсов, регистр сдвига и формирователь сигнала рассинхрониза5 ции, последовательно соединенные перемножитель и блок фазовой автоподстройки частоты, первьпЧ вход перемножител подключен к выходу регистра сдвига, а второй вход перемножител вл етсд входом устройства, отличающе- е с тем, что, с целью пoв шJeни помехоустойчивости цикловой синхронизации при многолучевых искажени х входного радиосигнала, введены последовательно соединенные квадратурньыфазовый детектор, элемент ИЛИ и формирователь сигнала включени режима ускоренного поиска, а также К анализаторов синхронизма, выходы которых подсоединены к соответствующим входам элемента ШМ, при этом информацион- ньй и тактовый входы квадратурного фазового детектора подключены соответственно к выходу перемножител и дополнительному выходу блока фазовой автоподстройки частоты, второй, третий , четвертый и п тый входы формировател сигнала включени режима ускоренного поиска подключены соответственно к выходам квадратурного фазового детектора и управл емого генератора тактовых импульсов и первому и второму выходам формировател сигнала рассинхронизации, второй, третий и четвертьй входы которого5055 подключены соответственно к первому дополнительному выходу регистра сдЬи- га, второму входу перемножител и выходу блока фазовой автоподстройкичастоты, второй вход которого подключен к выходу регистра сдвига, выходы формировател сигнала включени режи- ма ускоренного поиска подсоединены к соответствуиадим входам усредн ющего блока, дополнительный вход регистра : сдвига подключен к второму дополни- I тельному выходу регистра сдвига, К I третьих дополнительных выходов которого подсоединены к первым входам К I анализаторов синхронизма, вторые I входы которых подключены к второму входу перемножител , причем первый I дополнительный выход регистра сдвига I вл етс выходом устройства, а формирователь сигнала рассинхронизации содержит последовательно соединенные I ключ, перемножитель, фильтр нижних I частот, двухполупериодный выпр ми- I тель и формирователь импульсов, пос- 1 ледовательно соединенные элемент ИЛИ и инвертор, выход элемента ШШ подсоединен к управл ющему входу Ключа, причем первый и рторой входы50элемента ШШ, информационньй вход ключа, второй вход перемножител , а также выходы формировател импульсов и инвертора вл ютс соответственно первым, вторым и третьим и четвертым входами и первым и вторым выходами формировател сигнала рассинхронизации , каждый из К анализаторов синхронизма содержит последовательно соединенные перемножитель, блок фазовой автоподстройки частоты, фop шpoвaтeль сигнала Установление синхронизма и блок задержки, информационный вход формировател сигнала Установление синхронизма подключен к выходу перемножител , пер- вьй вход которого, объединенный с вторым входом блока фазовой автоподстройки частоты, второй вход перемножител и выход блока задержки вл ютс соответственно первым и вторьш входами и выходом К анализаторов синхронизма .а8.ги.г.ЪаРеончиPffSo /tft/ /rofffmJ6Составитель В.Орлов Редактор Г.Волкова Техред М.Двдык Корректор О.КравцоваЗаказ 6977/55Тираж 660ВНИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска наб., д. 4/5 .Производственно-поли1 рафическое предпри тие, г. Ужгород, ул. Проектна , 4rZLffU9.Подписное
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864104046A SU1450123A1 (ru) | 1986-08-18 | 1986-08-18 | Устройство цикловой синхронизации последовательного модема |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864104046A SU1450123A1 (ru) | 1986-08-18 | 1986-08-18 | Устройство цикловой синхронизации последовательного модема |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1450123A1 true SU1450123A1 (ru) | 1989-01-07 |
Family
ID=21251460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864104046A SU1450123A1 (ru) | 1986-08-18 | 1986-08-18 | Устройство цикловой синхронизации последовательного модема |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1450123A1 (ru) |
-
1986
- 1986-08-18 SU SU864104046A patent/SU1450123A1/ru active
Non-Patent Citations (1)
Title |
---|
Стиффлер Л.Д. Теори синхронной св зи. - М.: Св зь, 1975, рис,7.1 с.218, Варакин Л.Е. Системы св зи с шумоподобнымк сигналаад - М.: Радио и св зь, 1985, рис.18.1, с.316. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4584695A (en) | Digital PLL decoder | |
US4965797A (en) | Parallel-to-serial converter | |
US4661965A (en) | Timing recovery circuit for manchester coded data | |
EP0199448A2 (en) | Frequency and phase error determination apparatus | |
GB2135855A (en) | A clock recovery system for tdma satellite communication system | |
US5703914A (en) | Clock recovery circuit employing delay-and-difference circuit and pulse-sequence detection | |
IL47894A (en) | Apparatus for producing baud timing signal | |
US4964117A (en) | Timing synchronizing circuit for baseband data signals | |
US5111486A (en) | Bit synchronizer | |
SU1450123A1 (ru) | Устройство цикловой синхронизации последовательного модема | |
NL8000607A (nl) | Fm-ontvanger met zenderkarakterisering. | |
JP3810185B2 (ja) | 同期発振回路 | |
RU2136114C1 (ru) | Демодулятор сигналов с частотной манипуляцией | |
US4352192A (en) | Timing signal synchronization device | |
SU1107314A1 (ru) | Устройство синхронизации | |
SU1343558A1 (ru) | Устройство дл выделени тактового колебани в автокоррел ционном приемнике | |
RU2093964C1 (ru) | Устройство поиска и сопровождения сигнала синхронизации в спутниковых системах связи по приему | |
SU1555892A1 (ru) | Устройство тактовой синхронизации | |
JP2537634B2 (ja) | 拡散スペクトル受信器の同期保持方式 | |
SU1138946A1 (ru) | Устройство синхронизации с фазовой автоподстройкой частоты | |
SU1363524A1 (ru) | Приемник фазоманипулированных сигналов | |
SU1256224A1 (ru) | Устройство тактовой синхронизации в коррел ционном приемнике | |
SU873438A1 (ru) | Совмещенна радиолини с шумоподобными сигналами | |
SU1431074A1 (ru) | Устройство дл передачи и приема информации | |
SU1706050A1 (ru) | Устройство дл формировани частотно-телеграфных сигналов |