фиг.1 Изобретение относитс к электро св зи и может использоватьс дл эьвделени тактовой частоты из принимаемого дискретного сигнала Известно устройство дискретной фазовой автоподстройки частоты, содержащее последовательно соедине ные задающий генератор, линию заде ки, блок элементов И, элемент ИЛИ, делитель, фазовый дискриминатор и триггер, выходы которого подсоед иены к другим входам блока элемент И, к дополнительным входам которог подключен выход задающего генерато через последовательно соединенные блок фазового сдвига и дополнитель ную линию задержки Г . Недостатком данного устройства дискретной фазовой автоподстройки частоты вл етс .то, что при налич помех на входе фазового детектора коррекци фазы выходного сигнала осуществл етс с. большой фазовой погрешностью. Наиболее близким техническим ре шением к изобретению вл етс устройство дл фазовой синхронизации, содержащее последовательно со.едине ные за7;ающий генератор и линию задержки , выходы .которой подсоединен к первым входам соответствуьэщих элементов И, а также счетчик, синхронизатор и э 1емент i-ШИ, выход которого через последовательно соединенные делитель частоты и фазовЕлй дискриминатор подсоединен к соответствующим входам счетчика, выходы которого через дешифратор подсоединены к вторым входам элементов И, при- этом выход синхронизатора подсоединен к второму вхо ду фазового дискриминатора 2J . Однако коррекци фазы выходного сигнала производитс после прихода каждого внешнего синхроимпульса, поступающего с синхронизатора, поэтому при нарушении канала св зи т.е. при воздействии интенсивных помех или при глубоких замирани х сигнала, импульсы синхронизатора не будут соответствовать действительным значени м границ передавае мых посылок, а будут иметь случайный характер, что приводит в резул тате к срывам синхронизма. Цель изобретени - повышение помехоустойчивости. Поставленна цель достигаетс тем, что в устройство дл фазовой синхронизации, содержащее последовательно соединенные задающий генератор и линию задержки, выходы которой подсоединены к первым входам соответствующих элементов И, а также счетчик, синхронизатор и элемент ИЛИ, введены последователь но соединенные блок счетчиков, блок пам ти и мультиплексор, к другим входам которого подключены со- ответствующие выходы линии задержки , выходы элементов И подсоединены к соответствующим входам блока счетчиков , к управл ющему входу которого подключен выход счетчика, к первому входу которого и вторым входам элементов И подключен выход синхронизатора , а управл ющий выход эле- мента ИЛИ подсоединен, к второму входу счетчика и управл ющему входу блока .пам ти, входы которого подключены к. соответствующим входам элемента ИЛИ. На фиг„1 представлена блок-схема устройства дл фазовой синхронизации/ на фиг.2 - временные диаграммы , по сн ющие его работу. Устройство дл фазовой синхронизации содержит задающий генератор 1, линию 2 задержки, элементы И 3, синхронизатор 4, счетчик 5, элемент ИЛИ б, блок 7 счетчиков, блок 8 пам ти - и мультиплексор 9. Устройство дл фазовой синхронизации работаетследующим образом. Последовательность импульсов (фиг.2а.) задающего генератора 1 поступает на вход линии 2 задержки,, котора может быть выполнена на регистре сдвига. Последовательности Ц1 f -Рэ (фиг. 2а,б ,в) на отводах линии 2 задержки сдвинуты по фазе друг относительно друга на величину Tj , равную длительности импульсов последовательности ср . При этом период следовани Т импульсов последовательности должен соответствовать длительности тактового интервала передаваемого дискретного сигнала, а число используемых отводов линии 2 задержки должно быть равно величине В-Т/г. элементы И 3 обеспечивают подключешие узких импульсов синхронизатора 4, представл ющих собой результаты измерени фазы принимаемых импульсов дискретного сигнала, к соответствующим входам блока 7 счетчиков , в момент совпадени на их входах импульсов синхронизатора 4 (фиг.2ж) и: импульсов соответствующих последовательностей линии 2 задержки (фиг.2а,б,в). Блок 7 счетчиков может представл ть собой набор 2 отдельных счетчикоВд управл ющие входьд которых объединены, а емкость каждого равна гп . Если в течение следовани импульсов синхронизатора 4, подсчет которых ведетс счетчиком 5, с емкостью равной п т импульсов поступ т на i -ый вх.од блока счетчиков Сфиг.2г), то на соответствующем его выходе по витс импульс фиг,23 в Момент времени i который запоминаетс блоком 8 пам ти в виде ( -го номера. Блок 8 пам ти может лредставл ть собой, например , набор тригверов типа С, информационные входы которых подключены к соответствующим выходам счетчиков, а згшись информации осуществл етс в момент поступлени задержанного по времени импульса с выхода элемента ИЛИ б на счетные входы триггеров. Далее в 8 пам ти информаци на выходе соответствующего триггера шифрируетс в виде 1 -го номера, поступает на управл ющий вход мультиплексора 9 и обеспечивает подключение на выход устройства импульсной последовательности 4 -го выхода линии 2 задержки вместо предыдущего (фиг. 2з} Одновременно импульс с i -го выхода блока 7 счет;1иков через элемент ИЛИ 6 производит установку счетчика 5 в последнее п« В-состо ние при котором на его выходе формируетс импульс (фиг.2е), устанавливающий в нуль блок 7 счетчиков. С приходом последующего импульса синхронизатора 4 счетчик 5 начинает счет заново, и процесс анализа повтор етс . Если при поступлении н импульсо синхронизатора 4 на вход счетчика 5 ни на один вход блока 7 счетчиков не поступило fti импульсов, то после прихода KI -го ш-тульса синхронизатора 4 блок 7 счетчиков устанавливаетс в нуль выходным импульсом счетчика 5 (фиг.2е, момент времени Ij)- приходом ( п +1) -го импульса синхронизатора 4 счетчик 5 начинает счет заново, при этом фаза выходного сигнала устройства дл фазовой синхронизации не мен етс , так как блок 8 пам ти не производит перезапись входной информации.
Таким образом, коррекци фазы выходного сигнала устройства дл фазовой синхронизации может производитьс Только в том случае, когда в процессе п измерений фазы принимаемого сигнала Hi измерений совпадут с истинными значени ми фазы этого сигнала. Дл обеспечени од нозначного выбора из Е последовательностей последовательности , совпадающей по фазе с определенной точностью с истинным значением Фазы принимаемого сигнала, необходимо чтобы ,5ц, т.е. чтобы емкость каждого счетчика блока 7 счетчиков была больше половины емкости счетчика Б.
5 Технико-экономическа эффективность устройства дл фазовой синх ронизации по сравнению с извecтны заключаетс в возможности обеспечить требуемую помехоустойчивость
Q выделени тактовой частоты из принимаемого сигнала за счет того, что в процессе и измерени фазы принимаемого сигнала за истинные принимаютс только те П1 измерений, кото5 рые с определенной точностью совпадают с фазой импульсов одной из последовательностей , формируемых в устройстве дл фазовой синхронизации в качестве зтаипонов фазы тактовой частоты принимаемого сигнала. Также
0 преимуществом предлагаемого устройства дл фазовой синхрониза:ции вл етс то, что врем вхождени в синхронизм не зависит от начальной расстройки фазы выходных синхроим-5 пульсов устройства дл фазовой синхронизации и принимаемого сигнала и запоминаетс фаза принимаемого информационного сигнала, что особенно важно при работе короткими
0 сеансами св зи в каналах с замирани ми , вызывающими перерывы св зи, а также при длительном воздействии на входе приемного устройства мощHtJx помех.
f Фиг2