SU1049820A1 - Цифровой частотомер - Google Patents

Abstract

ЦИФРОВОЙ ЧАСТОТОМЕР, содержащий формирователь импульсов, пос- ледовательно соединенные первый ключ, первцй счетчик, первый селекторный блок и регистратор, последовательно соединенные второй ключ, второй счетчик и второй селекторный блок, а также генератор опорн 1й час-; тоты и блок и последовательно соединенные делитель и триггер временных интервалов, первый выход которого подключен к первому входу первого ключа, первый вход-второго ключа соединен с вторым выходом триггера временных интервалов, о т л и ч а ющ и и с   тем, что, с целью повышени  надежности и снижени  мощности потребл емой энергии,.в него введены блок синхронизации, элемент задержки и формирователь задержанных импульсов , вход которого подключен к второму выходу триггера временных интервалов, первый выход .формировател  задержанных импульсов соединен с вторыми входами триггера- временных интервалов и второго селекгьрного блока, выход последнего соединен с вторым входе первого счетчика, третий вход которого подключен к второму выходу формировател  задержанных импульсов, третий выход последнего соединен с вторым входом первого селекторного блока, четвертый выход фо1 ировател  задержанных .импульсов подключен к второму входу W второго счетчика, при этом выход . формировател  импульсов подключен к первому входу блока синхронизации , выход последнего соединен с ВТО1ЙЛМИ входами первого и второго ключей, причем второй вход блока синхронизации подключен к выходу генератора опорной частоты и входу, эле о 4 :о эр . мента задержки, выход последнего соединен с входом делител . ND

Description

Изобретение относитс  к измерительной технике и может быть исполь зовано в цифровых измерительных сис темах непрерывного измерени  частоты . Известен двухканальный частотоме содержащий два .счетчика одинаковой разр дности, формирователь импульсов , селектор с двугч  парафазными выходами, управл ющий двум  ключами два счетчика коррекции и логическую схему коррекции ij . Недостатками устройства  вл ютс  низка  надежность и повЕглленное потребление электроэнергии из-за аппаратурного удвоени  счетчиков и изза нерационального их использовани  по времени, так как после окончани  счета, считывани  кода и обнулени  счетчик не используетс  дл  счета до начала нового цикла счета. Наиболее близким к изобретению по технической сущности  вл етс  полупроводниковый цифровой частото мер, который содержит формирователь импульсов, последовательно соединен ные первый ключ, первый рчетчик, первый селекторный блок и регистратор , последовательно соединенные второй ключ, второй счетчик и второ селекторный блок, а также формирователь эталонных импульсов, включаю щий в себ  генератор опорной частоты , последовательно соединенные делитель и триггер временных интервалов , первый выход которого подключен к первому входу перврго ключа, первый вход второго ключа соединен с.вторым выходом триггера временных интервалов, входом первого селектор ного .блока и первой схемы сброса, выход которой соединен с вторьм вхо ДО1 второго счетчика, первый выход триггера временных интервалов подключен к второму входу второго селекторного блока и входу второй схемы, сброса, выход которой соедииен с вторым входом первого счетчика , при этом выход второго селектор ного блока соединен с вторым входом регистратора, вторые входы первого и второго ключей подключены к выходам формировател  шлпульсов 2J . Однако известное устройство имее низкую надежность, большое энергопотребление и вес из-за удвоенного оборудовани  счетчиков и селекторны блоков. Цель изобретени  - повышение надежности и снижение потребл емой мощности. Поставленна  цель достигаетс  тем, что в цифровой частотомер, содержащий фЬрмирователь импульсов, последовательно соединенные первый ключ, первый счетчик, первый селекторный блок и регистратор, последовательно соединенные второй .ключ, второй счетчик и второй селекторньп блок, а также генератор опорной частоты и последовательно соединенные делитель и триггер временных интервалов , первый выход которого подключен к первому входу первого ключа, первый вход второго ключа соединен с вторым выходом триггера временных интервалов, введены блок синхронизации , элемент задержки и формировател ;задержанных импульсов , в ход котого подкл1эчен к второму выходу триггера временных ин-тервалов j первый вы1ход формировател  задержанных импульсов соединен с-ВТОРЫГ1И входами, триггера временных интервалов и второго селекторного блока, выход последнего соединен .с вторым входом первого счетчика, третий вход которого- подключен к второму выходу формировател  задержанных импульсов, третий выход последнего соединен с. вторым входом первого селекторного блока, четвертый выход формировател  задержанных импульсов подключен к второму входу второго счетчика, при этом выход формировател  импульсов подклк)чен к первому входу блока синхронизации, выход последнего соединен с вторыми входами первого и второго ключей, причем второй вход блока синхронизации подключен к вы- ходу генератора опорной частоты и. . входу элемента задержки, выход последнего соединен с входом делител . На чертеже изображена блок-схема цифрового частотомера. Цифровой частотомер содержит формирователь 1 импульсов, блок 2 синхронизации , генератор 3 опорной частоты , первый и второй ключи. 4 и 5, триггер б временных интервалов, делитель 7, элемент 8 задержки, первый счетчик 9, формирователь 10 задержанных импульсов , второй счетчик 11, первый селекторный блок 12, ре гистратор .13 и второй селекторный блок . Устройство содержит последовательно соединенные первый ключ 4, первый счетчик 9, первый селекторный блок 12 и регистратор 13, последовательно соединенные второй ключ 5, второй счетчик 11 и второй селекторный блок 14, а также генератор 3 опорной частоты и последовательно соединенные делитель 7 и триггер б временных интервалов, первый выход которого подключен к первому входу первого ключа 4, первый вход второго ключа 5 соединен с вторым выходом триггера б временных интервалов, формирователь 10 эадержанйых импульсов, вход которого подключен к второму выходу триггера б временных интервалов , первый выход формировател  10 задержанных импульсов соединен с

вторыми входами триггера 6 временных интервалов и второго селекторного блока 14, выход последнего соединен с вторым входом первого счетчика 9, третий вход КОТОРОГО подключен к второму выходу форг-шровател  10 задержанных импульсов, третий выход последнего соединен с вторым входом первого -селекторного блока 12, четвертый выход формировател  10 задержанных импульсов подключен к второму входу второго счетчика 11, при этом выход формировател  1 импульсов подключен к первому входу блока 2 синхронизации, выход последнего соединен с вторыми входга-т первого и второго ключей 4 и 5, причем второй вход блока 2 синхронизации подключен к выходу генератора 3 опорной частоты и- входу элемента, 8 адержки , выход последнего соединен с входом делител  7.

Цифровой частотомер работает следующим образом.

Напр жение измер емой частоты FX поступает на формирователь 1 импуль сов, который вырабатывает импульсы измер емой частоты с посто нной амплитудой и длительностью. В блоке синхронизации производитс  синхрониэацй  импульсов измер емой частоты импульсами РОП генератора 3 опорной частоты.

Синхронизированные импульсы измер емой- частоты пocтSпaют на первые входы первого 4 и второго 5 ключей . Поочередное отпирание первого 4 и второго 5 ключей производитс  с помощью триггера 6. временных интерт валов. Врем  измерительного интервала , в течение которого производитс  формирование кода, пропорционального измер емой частоте, определ етс  частотойРОП генератора 3 опорной частоты и коэффициентом делени  .делител  7.

С помощью элемента 8 задержки обеспечиваетс  сдвиг на врем  J

от момента переключени  триггера б временных интервалов и ближайшего синхронизированного импульса измер емой частоты.

Пусть триггер 6 временных интервалов переключил.с  в состо ние О. При этом первый ключ 4 закрыт,а вто- рой ключ 5 открыт и штульсы измер емой частоты поступают на вход второго счетчика 11. Одновременно с заполнением второго счетчика 11 производитс  формирование последовательности из четырех управл ющих импульсов формирователем Ю задержанных импульсов. На третьем выходе формировате 1Я 10 задержанных импульсов вырабатываетс  импульс опроса состо ни  первого счетчика 9 с помс цью

первого селекторного блока lid и передача кода первого счетчтка 9 в регистратор 13. Затем вырабатываетс  на втором выходе форь1Ировател  10 задержанных импульсов импульс сброса первого счетчика 9. По первому задержанному импульсу, выработанному на первом выходе формировател  10 задержанных импульсов, производитс  опрос состо ни  второго счет0 чика 11 и передача его кода в первый счетчик 9 с помощью второго селекторного блока 14. Одновременно первый задержанный импульс переключает триггер временного интервала в состо ние 1, привод щее к открывс1нию перйо5 го ключа 4 и закрыванию второго клпча 5. Таким образом, первый счетчик 9 подготовлен к продолжению цикла измерени  частоты, начатого вторьи счетчиком 11.

0

Переключение триггера 6 временного интервала по первому задержан.но- , му импульсу происходит только между . импульсами измер емой частоты. По четвертому задержанному импульсу

5 формировател  10 задержанных импульсов производитс  сброс второго счетчика 11. Одновременно производитс  заполнение счетчика9 до момента переключени  триггера 6 временного

0 интервала в состо ние О по импульсу с выхода делител  7. Затем цикл измерени  повтор етс .

Выработка управл ющих импульсов формировател  10 задержанных импуль5 сов производитс  после окончани  переходных процессов в первом счетчике 9 с учетом задержки.

Разр дность п второго счетчика 11 должна быть такова, чтобы его врем  накоплени  1i Ц01 к было не менее суммар0 ного времени переходных процессов Су в первом счетчике. 9 и времени выработки и исполнени  управл ющих команд формировател  10 задержанных

импульсов, т.е.S ч+.в

5

t-Qfl J - V-Qp

при условии, что быстродействие устройства - 2 РОП , а максимально измер ема  частота оп Обычно с у и

0

г- в многоразр дных счетчиках.величи оп - ны одного пор дка, поэтому разр дность второго Счетчика много меньше разр дности первого счетчика. Эффек5 тивность аппаратурного сокращени  растет с увеличением быстродействи  устройства и разр дности первого счетчика.

Аппаратурное сокращение приводит

0 к повышению надежности, снижению энергии потреблени , массы и габаритов устройства. Аппаратурное сокращение произведено при сохранении режима непрерывного измерени  прототи5 па.

Кроме того, введение синхронизации 00 введение сдвига интервала

на врем  фор 1ирвоание синхрон. ныЛ с FX управл ющих импульсов опроса и сброса увеличивает точность измерени , так как исключаетс  возможность их совпадени  с Гл .В известном частотомере совпадение со сбросом может приводить к ошибке измерений.

И

Claims (1)

1. ЦИФРОВОЙ ЧАСТОТОМЕР, содержащий формирователь импульсов, последовательно соединенные первый ключ, первый счетчик, первый селекторный блок и регистратор, последовательно соединенные второй ключ, второй счетчик и второй селекторный блок, а также генератор опорной час-’ тоты и блок и последовательно соединённые делитель и триггер временных интервалов, первый выход которого подключен к первому входу первого ключа, первый вход второго ключа соединен с вторым выходом триггера временных интервалов, о т л и ч а ющ и й с я тем, что, с целью повышения надежности и снижения мощности потребляемой энергии,.в него введены блок синхронизации, элемент задержки и формирователь задержанных импульсов, вход которого подключен к второму выходу триггера временных интервалов, первый выход формирователя задержанных импульсов соединен с вторыми входами триггера- временных интервалов и второго селекторного блока, выход последнего соединен с вторым входом первого счетчика, третий вход которого подключен к второму выходу формирователя задержанных импульсов, третий выход последнего соединен с вторым входом первого селекторного блока, четвертый . _с выход формирователя задержанных им- <g пульсов подключен к второму входу второго счетчика, при этом выход . формирователя импульсов подключен к первому входу блока синхронизации, выход последнего соединен с вторыми входами первого' и второго ключей, причем второй вход блока синхронизации подключен к выходу генератора опорной частоты и входу, эле мента задержки, выход последнего соединен с входом делителя.

   >