SU1083389A1 - Устройство синхронизации двоичных сигналов в приемной аппаратуре многоканальной системы св зи - Google Patents

Abstract

УСТРОЙСТВО СИНХРОНИЗАЦИИ ДВОИЧНЫХ СИГНАЛОВ В ПРИЕМНОЙ АППАРАТУРЕ МНОГОКАНАЛЬНОЙ СИСТЕМЫ СВЯЗИ, содержащее на входе последовательно соединенные линию задержки с отводами , блок определени  фронтов и блок подсчета фронтов, о т л ичающеес  тем, что, с целью повышени  помехоустойчивости без применени  специальных сигналов и в режиме частого изменени  условий св зи, в него введены последовательно соединенные блок вьфаботки оценок качества.синхронизации, форми:рователь сброса, блок запоминани  ф&зы и формирователь синхросигнала, а также кольцевой коммутатор, выходы 1i разр дов которого подсоединены к соответствующим входам формировател  сброса, а вход первого разр да кольцевого коммутатора подсоединен к шине Начало работы, при этом первый и последний выходы блока определени  фронтов подсоединены к соответствующим входам блока вьфаботки оценок качества синхронизации, к другому входу которого подключен выход блока подсчета фронтов, причем тактовые входы линии задержки @ с отводами, блока подсчета фронтов, блока выработки оценок, кольцевого коммутатора и формировател  сброса объединены- и подключены к шине тактовой частоты, опорный вход блока запоминани  фазы подключен к шине опорной частоты, а установочный вход блока подсчета фронтов подклюэо чен к шине установки. : : X) ;о

Description

I1 Изобретение относитс  к технике телеграфной св зи и может использоватьс  дл  синхронного приема дискретной инфо-рмации при работе совокупности демодул торов в многоканаль ной системе св зи. Известно устройство дл  цикловой синхронизации, содержащее объединенные по входу регистр задержки и блок обнаружени  ошибок, выход которого подключен к дешифратору, счетчик, коммутатор, k-1 счетчиков, пороговьш- блок, генератор импульсов и сумматор , причем блок обнаружени  ошибок выполнен в виде двух последовательно соединенных фильтров Хаффсиен и регистра, другой вых-од блока обнаружени  ошибок через коммутатор . подключен к входам k счетчиков, выходы которых через последовательно соединенные пороговый блок и генератор импульсов подключены к входу сумматора, другой вход которого соединен с выходом регистра задержки, а выход дешифратора подключен к другому входу коммутатора tl 3 Однако дл  функционировани  данного устройства дл  цикловой синхронизации необходима специальна  синхропоследовательность . Наиболее близким к предлагаемо 1у  вл етс  устройство синхронизации двоичных сигналов в приемной аппарат ре многоканальной системы св зи, содержащее на входе последовательно соединенные линию задержки с отводами , блок определени  фронтов и блок подсчета фронтов, при этом выход блока подсчета фронтов подсоединен к пороговому блоку С 2 . «„ В известном устройстве дл  осуществлени  приема необходимо включать специальную синхропоследовательность Кроме того, при возможных скачках фа зы радиолинии, переходе с луча на луч или перерывах св зи этот принцип не обеспечивает достаточно высокую помехоустойчивость. Цель изобретени  - повышение поме хоустойчивости без применени  специальных сигналов и в режиме частого изменени  условий св зи. Поставленна  цель достигаетс  тем что в устройство синхронизации двоич ных сигналов в приемной аппаратуре многоканальной системы св зи, содержащее на входе последовательно соединенные линию задержки с отводам блок определени  фронтов и блок 89 подсчета фронтов, введены последовательно соединенные блок выработки оценок качества синхронизации, формирователь сброса, блок запоминани  фазы и формирователь синхросигнала, а также кольцевой коммутатор, выходы fc-разр дов которого подсоединены к соответствующим входам формировател  сброса, а вход первого разр да кольцевого коммутатора подсоединен к шине Начало работы, при этом первый и последний выходы блока определени  фронтов подсоединены к соответствующим входам блока выработки оценок качества синхронизации, к другому входу которого подключен выход блока подсчета фронтов, причем, тактовые входы линии задержки с отводами,блока подсчета фронтов, блока выработки оценок, кольцевого коммутатора и формировател  сброса объединены и подключены к шине тактовой частоты, опорный вход блока запоминани  фазы подключен к шине опорной частоты, а установочный вход блока подсчета фронтов подключен к шине установки.. На чертеже представлена структурна  электрическа  схема предлагаемого устройства. . Устройство синхронизации двоичных сигналов в приемной аппаратуре многоканальной системы св зи содержит линию 1 задержки с отводами, блок 2 определени  фронтов, состо щий из полусумматоров , блок 3 подсчета фронтов , содержащий счетчик и параллельно-последовательный регистр 5, блок 6 вьфаботки оценок качества синхронизации , содержащий дешифратор 7, последовательный регистр 8 и пороговые элементы 9, блок 10 запоминани  фазы, состо щий из 1с делителей частоты, формирователь 11 синхросигнала, кольцевой комг утатор 12 и формирователь 13 сброса. Устройство работает следующим образом. При поступлении на вход линии 1 задержки уплотненного во времени сигнала, несущего информацию о всех К принимаемых параллельно сообщени х, в определенной части блока 2 в соответствии с видом кодовых комбинаций фиксируютс  фронты прин тых посылок. При этом на выходах блока 2 по вл ютс  импульсы, совпадающие во времени , только дл  каждого корреспондента в отдельности. На каждом такте f работы линии 1 задержки осуществл етс  параллельна  запись этих импульсов в параллел но-последовательный регистр 5 и зат их последовательное продвижение на вход счетчика 4. Тактова  частота „ последовательно-параллельного регистра 5 опр дел етс  из услови  €у2. Т1 где m - максимальное количество фрон тов посылок в кодовой комбинации. Ynic , ; где V - скорость телеграфировани Бод, П число отсчетов на длител ности элементарной посьш в соответствии с выбранн точностью синхронизации-, li; - число обслуживаемых каналов . Подсчитанное счетчиком А количес во фронтов посылок в кодовой комбинации  вл етс  одним из компонентов используемых дл  оценки достоверности вырабатываемого в дальнейшем Сигнала сброса. Цифровой код количе ва переходов в анализируемой кодовой комбинации с выхода счетчика 4 подаетс  на входы пороговых элементов 9, где происходит его сравнение с двум  наперед заданными числовыми порогами. При этом величина порога 1 выбираетс  исход  из среднего значени  числа фронтов на длине кодовой комбинации, что дает возможность характеризовать ее по количеству переходов. Величина порога 2 равна нулю, что позвол ет обнаружить даже одиночный переход в любом месте кодовой комбинации и за счет этого оценить ее на отсутствие просечек в наиболее помехоустойчивой средней части посыпок. Сигналы с выходов пороговых элементов записьшаютс  в последовательные регистры 8, имеющие инфор-. мационкую емкость .nk .С выходов последовательных регистров 8, вз 7 тых через 1 разр дов, сигналы поступают на входы дешифратора 7. Сюдй же подаютс  сигналы с выходов тех полусумматоров блока 2, которые фиксируют наличие в кодовой комби-нации цикловых переходов. В результате анализа всех поступивших Иа его вход сигналов дешифратор 7 на одной Из выходных шин формирует импульсы оценок качества синхронизации (Отлично, Хорошо, Удовлетворительно ), которые подаютс  на формирователь 13 сброса. По каждому из выходов формируетс  сигнал начальной установки фазы того делител  частоты блока 10, номер которого соответствует разр ду тсольцевого коммутатора 12. Тактова  частота продвижени  сигналов в кольцевом коммутаторе -f. В основу работы формировател  13 сброса заложен принцип приоритета лучшей оценки качества синхронизации . Реализаци  схемы приоритета такова, что в момент выработки сигналов цикловой и тактовой синхронизации осуществл етс  запоминание оценок их качества в элементах пам ти (триггерах). При этом выходы запоминающих триггеров скоммутированы через схемы совпадени  таким образом, что при поступлении сигналов синхронизации с оценкой качества ниже, чем ранее запомненные, последние не пропускаютс  на выход формировател  13 сброса, вследствие чего при ухудшении условий св зи или даже частичных перерывах в работе,когда оценки качества сигналов синхронизации имеют тенденцию к снщсению, выработанные в этих услови х сигналы сброса не имеют возможности переустановить ранее запомненные (в хо- роших услови х) фазы делителей частоты блока 10. Выходы k делителей частоты блока 10 подключены к соответствующим входым формировател  11, который формирует сигналы цикловой и тактовой синхронизации дл  работы оконечной аппаратуры. Технико-экономическа  эффективность изобретени  заключаетс  в возможности повьш1ени  помехоустойчивости приема дискретных сообщений при тых изменени х условий св зи   кратковременных перерывах в работе, а также без применени  специальных синхросигналов.

,Воа1 С1№мш10 синхроиизвцоа

Claims (1)

1. УСТРОЙСТВО СИНХРОНИЗАЦИИ ДВОИЧНЫХ СИГНАЛОВ В ПРИЕМНОЙ АППАРАТУРЕ МНОГОКАНАЛЬНОЙ СИСТЕМЫ СВЯЗИ, содержащее на входе последовательно соединенные линию задержки с отводами, блок определения фронтов и блок подсчета фронтов, отличающееся тем, что, с целью повышения помехоустойчивости без применения специальных сигналов и в режиме частого изменения условий связи, в него введены последовательно соединенные блок выработки оценок качества.синхронизации, формирователь сброса, блок запоминания фйзы и формирователь синхросигнала, а также кольцевой коммутатор, выходы К разрядов которого подсоединены к соответствующим входам формирователя сброса, а вход первого разряда кольцевого коммутатора подсоединен к шине Начало работы, при этом первый и последний выходы блока определения фронтов подсоединены к соответствующим входам блока выработки оценок качества синхронизации, к другому входу которого подключен выход блока подсчета фронтов, причем тактовые входы лйнии задержки с отводами, блока подсчета фронтов, блока выработки оценок, кольцевого коммутатора и формирователя сброса объединены и подключены к шине тактовой частоты, опорный вход блока запоминания фазы подключен к шине опорной частоты, а установочный вход блока подсчета фронтов подключен к шине установки.

   SU „„1083389 >