SU1256225A1 - Устройство синхронизации двоичных сигналов в приемной аппаратуре системы св зи - Google Patents

Abstract

Изобретение относитс  к телеграфной св зи и мож1ет быть использовано при приеме дискретной информации . Целью изобретени   вл етс  повышение помехоустойчивости и умень- .шение времени вхождени  в синхронизм. Устройство содержит линию 1 задержки ,(ЛЗ), узел 2 определени  фронтов, блок 3 подсчета фронтов, дополни- тельную ЛЗ 4, блоки 5 весовых множиЯ№И1 Х /мтцн1 fn телей, четыре сумматора 6-9, компаратор (К) 10, делитель 11, пороговый блок 12, блок 13 регистрации смены состо ни , дешифратор 14, формирователь 15 сброса, блок 16 запоминани  фазы, формирователь 17 синхросигнала . С отводов ЛЗ 4 двоичные числа поступают параллельно в блоки 5, где умножаютс  на коэффициенты aj , значени  которых симметричны относительно центрального п/2+1 отвода ЛЗ 4 и увеличиваютс  от крайних l-й и (п+1)-й разр дов к середине. Полученные произведени  складьгоают- с  в сумматорах 6 и 7 отдельно по каждой половине, а суммы результатов сравниваютс  в К 10. Если знак неравенства противоположен полученному на предьодущем такте или зафиксируетс  равенство значений, в блоке 13 формируетс  сигнал Равнове§ (Л

Description

сие, который поступает в дешифратор 1Д. Это означает, что все зарегистрированные на данном такте фронты посьшок принимаемого сигнала урав1

Изобретение относитс  к технике телеграфной св зи и может использоватьс  при приеме дискретной информации .

Цель изобретени  - повьпление помехоустойчивости и уменьшение времени вхождени  в синхронизм.

На чертеже представлена структур но-электрическа  схема устройства синхронизации двоичных сигналов в приемной аппаратуре системы св зи.

Устройство синхронизации двоичных сигналов в приемной аппаратуре системы св зи содержит линию 1 задержки , узел 2 определени  фронтов, блок 3 подсчета фронтов, дополнительную линию 4 задержки, блоки 5 весовых множителей, первый, второй, третий и четвертьй сумматоры 6-9, компаратор 10, делитель 11, пороговый блок 12, блок 13 регистрации смены состо ни , дешифратор- 14, формирователь 15 сброса, блок 16 запомнани  фазы, формирователь 17 синхросигнала .

Устройство синхронизации двоичных сигналов в приемной аппаратуре системы св зи работает следующим образом.

Телеграфный сигнал поступает на вход линии 1 задержки и продвигаетс  по ней с тактовой частотой f-,., , котора  определ етс  из соотношени : т, nV, где п - число отсчетов на длительности элементарной посьшки V - скорость телеграфировани . Вод.

При по влении фронтов посьшок на контролируемых отводах линии 1, задершси на выходах узла 2 формируютс  импульсы, количество которых подсчитываетс  в блоке 3 с тактовой частотой

Чт .

новешивают друг друга относительно центрального разр да ЛЗ А, Что соответствует поэлементной синхронизации , 1 ил.

где in - максимальное количество

фронтов в кодовой комбинации . Полученное двоичное К-разр дное

число (2 5. т) записываетс  в 1-ый разр д дополнительной линии 4 задержки и продвигаетс  по ней с частотой f-i-, ,

С выходов отводов дополнительной линии 4 задержки двоичные числа поступают параллельно в блоки 5, где умножаютс  на определенные коэффициенты а;, значени  которых симметричны относительно центрального

(п/2+1) отвода дополнительной линии 4 задержки и увеличиваютс  от крайних (1-й и (п+1)-й) разр дов к середине . Полученные произведени  складываютс  в первом и втором сумматорах 6 и 7 отдельно по каждой половине , а суммы результатов сравниваютс  в компараторе 10, при этом, если знак неравенства оказываетс  противоположным полученному на пре- дьщущем такте кп  зафиксируетс  равенство значений, в блоке 13 сформируетс  сигнал Равновесие, который поступает в дешифратор 14.

Сигнал Равновесие означает,что

все зарегистрированные на данном

такте работы устройства фронты посьшок принимаемого телеграфного сигнала определенным образом уравнове- шивают -друг друга относительно центрального разр да дополнительной линии 4 задержки. Момент по влени  такого состо ни  соответствует поэлементной (тактовой) синхронизации, при этом сигнал равновесие по времени приходитс  на усредненную, общую дл  всех хран щихс  в линии 1 задержки элементарных посьшок середину .

Расстановка весовых коэффициентов

указанным вьппе образом ориентирует формирование сигнала Равновесие

ближе к серединам посылок, имеющим большие телеграфные искажени , фрон ты которых наход тс  ближе к центральному (п/2+1) разр ду дополнительной линии 4 задержки.

В пороговом блоке 12 осуществл етс  усредненна  оценка совокупности принимаемых посылок по степени телеграфных искажений. Дл  этого в делителе 11 вычисл етс  отношение суммы, поступающей из третьего сумматора 8, фронтов вз тых с весовыми коэффициентами к общему количеству фронтов, регистрируемых четвертым сумматором 9.

Получаемое отношение

Za-b;

С

n+i

где а; - весовой множитель 1-го

отвода, Ь; - число зарегистрированных

фронтов, содержащихс  в

i-M отводеJ

3 округление до целого большего числа, сравниваетс  в пороговом блоке 12 с заданными порогами. По результатам сравнени  на одном из выходов порогового блока 12 формируетс  сигнал, характеризующий степень телеграфных искажений посылок , который поступает в дешифратор 14. Число С тем меньше, чем меньше краевые искажени  посылок. При отсутствии телеграфных искажений .

С а, а„,

В дешифраторе 14 после поступлени  на его входы сигналов с .определенных отводов узла 2 формируетс  одна из оценок качества синхро- низации (отлично, хорошо, удовлетворительно), котора  поступает в формирователь 15. R основу работы формировател  15 заложен принцип приоритета лучшей оценки, В момент выработки сигналов цикловой и тактовой синхронизации осуществл етс  запоминание оценок их качества в элементах пам ти (триггерах ) , При этом выходы запоминающих триггеров скоммутированы через схем совпадени  таким образом, что при поступлении сигналов синхронизации

20

2562254

с оценкой качества ниже, чем ранее запомненные, последние не пропускаютс  на выход формировател  15, вследствие чего при ухудшении условий св 5 зи или частичных перерывах в работе, когда оценки качества имеют тенденцию к снижению, выработанные в этих услови х сигналы сброса не имеют возможности переустановить ранее запом 0 ненную фазу делител  частоты блока . 16. Период поступлени  сигнала с выхода блока 16 равен длине кодового слова, при этом коэффициент делени  делител  блока Z Т fonopK ;где Т длина кодового слова; fonopB. опорна  частота.

Сигнал с выхода блока 16 поступает в формирователь 17, в котором формируетс  синхросигнал дл  работы оконечной аппаратуры.

Claims (1)

1. Формула изобретени 

   Устройство синхронизации двоичных сигналов в приемной аппаратуре системы св зи, содержащее последовательно соединенные линию задержки, узел определени  фронтов и блок подсчета фронтов, последовательно соединенные дешифратор, формирователь сброса, блок запоминани  фазы и формирователь синхросигнала, а также дополнительную линию задержки и пороговый блок, причем первый вход линии задержки  вл етс  информационным входом устройства, объединенные первый вход дополнительной линии задержки и второй вход линии задержки  вл ютс  первым тактовым входом устройства, соответствующий -вход блока подсчета фронтов  вл етс  вторым тактовым входом устройства,первый и последний выходы узла определени  фронтов подключены соответственно к первому и второму входам дешифратора, при этом соответствующие входы порогового блока  вл ютс  вxoдa и многоуровневых сигналов, а второй вход блока запоминани  фазы - входом сигнала опорной частоты, при этом выход формировател  синхросигнала  вл етс  выходом устройства, отличающеес  тем, что, с целью повьш1ени  помехоустойчивости и уменьшени  времени вхождени  в синхронизм в него введены блоки весовых множителей, выходы которых соединены с соответствующими входами

   5 1256225

   первого и второго сумматоров, выходытора, выход которого через делитель

   которых подключены к объединеннымподключен к соответствунлцему входу

   первым и вторым входам третьего сум-порогового блока, п выходов которого

   матора и компаратора, выход которогоподключены к соответствующим п вхочерез блок регистрации смены состо -j дешифратора, при этом выход

   ни  подключен к третьему входу да-третьего сумматора подключен к второшифратора , причем входы блоков весо-му входу делител , выход блока подвых множителей подключены к объеди-счета фронтов подключен к второму

   ненным выходам дополнительной линиивходу дополнительной линии за задержки и входам четвертого сумма-10 держки.