SU913521A1 - Устройство для уравнивания частот при синхронизации синхронных генераторов1 - Google Patents

Description

Изобретение относится к технике регулирования частоты синхронных генераторов и используется при синхронизации судовых синхронных генераторов.

Известны устройства для уравнивания частот синхронных генераторов в процессе их синхронизации, в которых определение знака разности частот и формирование импульса на уравнивание частот производится при определенной разности фаз один раз за период разностной частоты, что приводит к затягиванию процесса синхронизации [1] и (2].

Наиболее близким к предлагаемому по технической сущности является устройство для уравнивания частот при синхронизации синхронных генераторов, содержащее формирователи импульсов с входами для подключения на напряжение синхронных генераторов, блок коммутации, один вход которого соединен с выходом первого формирователя импульсов, генератор высокочастотных импульсов, схему совпадения, один вход которой подключен к первому входу коммутатора, реверсивный счетчик, схему нулевой установки, цифровой реша2

югций блок, в котором осуществляется сравнение текущего значения разности частот с минимальным и максимальным уровнем разности частот (3).

Однако устройство имеет невысокое быстродействие,так как сигнал на уравнивание частот производится один раз за период разностной частоты. Кроме того, при подключения ненагруженного генератора с отрицательной частотой скольжения может быть нарушен процесс синхронизации, поскольку подключаемый генератор переходит в двигательный режим, нагружая дополнительно работающий генератор и потребляя мощность, достаточную для срабатывания защиты от обратной мощности. Для устранения этого явления целесообразно осуществлять синхронизацию при положительной частоте скольжения.

Цель изобретения — повышение быстродействия устройства и качества процесса синхронизацйи.

Эта цель достигается тем, что устройство

для уравнивания частот при сонхронизации

синхронных генераторов, содержащее форми3 913521

рователи импульсов с входами для подключения на напряжение синхронных генераторов, блок коммутации, один вход которого соединен с выходом первого формирователя импульсов, генератор высокочастотных импульсов, ₅ схему совпадения, один вход которой подключен к первому выходу коммутатора, реверсивный счетчик и схему нулевой установки, снабжено вторым коммутатором, схемами совпадения, дешифратором, 'блоком логики, ю триггерами, схемой задержки, схемой ИЛИ, инвертором и генератором низкочастотных импульсов, причем выход второго формирователя подключен к входу второй схемы совпадения, второй вход которой соединен со вто- 15 рым выходом первого коммутатора, а выход подключен к первому входу второго коммутатора, вторые входы коммутаторов подключены к выходу схемы ИЛИ, входы которой подсоединены соответственно к схеме нулевой ₂₀ установки и через схему задержки — к одному из выходов второго коммутатора, второй выход которого подключен к первому входу третьей схемы совпадения, вторые входы первой и третьей схем совпадения объединены 25 и подключены к входу генератора высокочастотных импульсов, выходы схемы ИЛИ, первой и третьей схем совпадения подключены к входам реверсивного счетчика, причем первый выход схемы совпадения соединен с ши- ₃θ ной "Сложение” счетчика, а выход третьей схемы совпадения·— с шиной "Вычитание' счетчика, выходы счетчика соединены с входами дешифратора, три входа которого подключены к входам блока логики, четвертый вход которого подключен к второму выходу вто- ³⁵ рого блока коммутации, а пятый — к схеме нулевой установки, выходы блока логики подключены к входам первого и второго триггеров и к входу четвертой схемы совпадения,

- 40

второй вход которого подключен к генератору низкочастотных импульсов, выходы триггеров подключены соответственно к входам соответственно пятой и шестой схем совпадения, вторые входы каждой из которых объединены и через инвертор соединены с выходом четвертой схемы совпадения.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 и 3 — временные диаграммы, поясняющие работу устройства.

Устройство состоит из блоков формирования ⁵⁰ 1 и 2, ко входам которых подключены напряжения синхронизируемых генераторов, выход первого блока формирования подключен ко второму входу блока 3 коммутации, выход второго блока формирования через схему ^5

совпадения 4 подключен ко второму входу блока коммутации 5. Второй вход схемы совпадения 4 подключен ко второму выходу блока коммутации 3. Первые входы блоков коммутации 3 и 5 объединены и подключены к выходу схемы ИЛИ 6 и к входу реверсивного счетчика 7. Первый вход схемы ИЛИ 6 подключен к выходу схемы нулевой установки 8 и к пятому входу блока логики 9, а второй вход схемы ИЛИ 6 подключен к выходу схемы задержки 10, вход которой подключен ко второму выходу блока коммутации 5 и к четвертому входу блока логики 9. Первый выход блока коммутации 3 подключен к первому входу схемы совпадения 11, второй вход которой подключен к первому входу схемы совпадения 12 и к выходу генератора высокочастотных импульсов 13, второй вход схемы совпадения 12 подключен к первому выходу блока коммутации 5. Выход схемы совпадения 11 подключен к входу "Сложение” реверсивного счетчика 7, а выход схемы совпадения 12 подключен к входу "Вычитание” реверсивного счетчика 7. Разрядные выходы счетчика 7 подключены к соответствующим входам дешифратора уставок 14, три входа которого подключены соответственно к первому, второму и третьему входам блока логики 9. Первые два выхода блока логики 9 подключены ко входам 5 и В триггера 15, третий и четвертый выходы блока логики 9 подключены ко входам 5 и В триггера 16, а пятый выход блока логики 9 подключен к первому входу схемы совпадения 17, ко второму входу которой подключен выход низкочастотного генератора 18. Выход схемы совпадения 17 через инвертор 19 подключен ко вторым входам двух выходных схем совпадения 20 и 21, причем, первый вход схемы совпадения 20 подключен к выходу триггера 15, а первый вход схемы совпадения 21 - к выходу триггера 16. Выходы схем совпадения 20 и 21 подключаются на увеличение и уменьшение частоты подключаемого генератора.

Устройство работает следующим образом.

При включении питания схема нулевой установки 8 вырабатывает импульс, который непосредственно, а также через схему ИЛИ 6 и через блок логики 9, устанавливает в положение ”0” все элементы памяти, входящие в устройство. При этом с выходов триггеров 15 и 16 на входы схем совпадения 20 и 21 поступают логические ”0”, и поэтому на выходах схем 20 и 21 сигналы на уравнивание частот отсутствуют.

Синусоидальные входные напряжения работающего и подключаемого генераторов поступают соответственно на идентичные формирователи импульсов 1 и 2, на выходах которых имеют место последовательности коротких импульсов с периодом повторения, равным периоду входного напряжения.

913521

5

В исходном положении после импульса установки и до появления первого импульса на выходе формирователя 1 на обоих выходах блоков коммутации 3 и 5 имеют место логические ”0”. С приходом первого импульса на второй вход блока коммутации 3 на его первом выходе возникает логическая ”1”. При этом импульсы генератора высокочастотных импульсов 13 через схему совпадения 11 поступают на шину "Сложение” реверсивного счетчика 7. В момент прихода второго импульса с выхода формирователя 1 на вход блока коммутации 3 на первом выходе последнего возникает логический ”0”, а на втором выходе логическая ”1”, поступающая на вход схемы совпадения 4. В этом состоянии блок коммутации 3 остается до конца цикла работы. В результате доступ импульсов от генератора 13 на шину "Сложение” реверсивного счетчика 7 прекращается и на счетчике оказывается записанным число, соответствующее периоду (частоте) работающего генератора. После этого первый же импульс с выхода формирователя 2 через схему совпадения 4 поступает на второй вход блока коммутации 5, на первом выходе которого появляется логическая ”1”, поступающая на вход схемы совпадения 12. При этом импульсы генератора 13 поступают на шину "Вычитание” реверсивного счетчика 7.

В момент прихода второго импульса с выхода формирователя 2 через схему совпадения 4 на вход блока коммутации 5 на его первом выходе появляется логический ”0”, а на втором выходе — логическая ”1”, поступающая на вход схемы задержки 10 и на пятый . вход блока логики 9. В результате прекращается доступ импульсов высокочастотного генератора 13 на шину "Вычитание” реверсивного счетчика 7 и на нем оказывается записанным число, соответствующее разности частот подключаемого и работающего генераторов.

С помощью дешифратора 14 полученный результат анализируется на соответствие заданным уставкам. В то же время логическая ”1”, поступающая со второго выхода блока коммутации 5 на пятый вход блока логики 9, снимает запрет на выработку последним выходных управляющих сигналов. В результате устройство вырабатывает сигнал на уравнивание частот подключаемого и работающего генераторов, если разность частот Δΐ = ΐ_π где ΐπ - частота подключаемого, а ΐρ - частота работающего генератора, находится вне интервала + Δΐ₂ < Δΐ < + Δΐ₃. Если Δΐ< -Δΐ, или Δΐ>+Δΐ₄, то на третьем выходе дешифратора 14 остается логический ”0”, который вызовет появление на пятом выходе блока логики 9 логического ”0”, который через схему совпадения 17 поступает на вход инвер6

тора 19, на выходе которого появится логическая ”1”, поступающая затем на входы выходных схем совпадения 20 и 21. Если же — Δΐ<Δί + Δί₄, то на третьем выходе дешифратора 14 возникнет логическая ”1”, которая вызывает появление на пятом выходе блока 9 логической ”1”. При этом импульсы с выхода генератора 18, являющиеся разновидностью выходного сигнала устройства, через схемы 17 и 19 поступают на вторые входы выходных схем совпадения 20 и 21.

В то же время,если Δί^+Δΐ₄ ηπηΔϊ₃<Δϊ<

< Δΐ₄, то на втором выходе дешифратора 14 возникает логическая ”1”, которая вызывает появление логической ”1” на первом и четвертом выходах блока 9. При этом триггер 15 установится в положение ”1”, а триггер 16 — в положение ”0”. В результате при Δΐ Δί₄ на выходе схемы совпадения 20, т.е. на выходе устройства, имеется постоянный сигнал на понижение частоты в виде логической ”1”.

Если же +Δΐ < Δΐ < +Δί₄, то на выходе схемы 20 имеется импульсный сигнал на понижение частоты. В случае, когда Δΐ - Δίι или -Δΐ < Δΐ<+ ί₂ на третьем выходе дешифратора 14 возникает логическая ”1”, которая вызывает появление логической ”1” на втором и третьем выходах блока 9. При этом триггер 15 устанавливается в положение ”0”, а триггер 16 — в ”1”. В результате при Δΐ <

< -Δίι на выходе схемы совпадения 21, т.е. на выходе устройства, имеется постоянный сигнал на повышение частоты в виде логической ”1”. Если же —Δίι < Δΐ < +Δΐ₂, то на выходе схемы 21 имеется импульсный сигнал на повышение частоты.

Наконец, когда Δΐ находится в норме, т.е. при Δΐ₂ < Δΐ < Δΐ₃, на втором и третьем .выходах дешифратора 14 имеются логические ”0”, вследствие чего на втором и четвертом выходах блока логики 9 образуются логические ”1”, которые устанавливают триггеры 15 и 16 в положение ”0”. При этом на пер вых входах схем совпадения 20, 21 имеются логические ”0”, следовательно и на выходах устройства сигналы управления отсутствуют

После выработки выходного сигнала логическая ”1” со второго выхода блока коммутации 5, пройдя через схему задержки и схему ИЛИ 6, установит устройство в исходное состояние, подготовив его к следующему циклу работы. При этом информация на выходах устройства сохраняется до окончания следующего цикла работы, по данным которого она либо сохраняется прежней, либо корректируется.

Таким образом, устройство позволяет производить уравнивание частот работающего и подключаемого генераторов, так что частота менее

7 913521 8

загруженного, подключаемого генератора всегда оказывается выше частоты работающего, а скорость уравнивания частот оказывается выше скорости известного вследствие использования оптимального алгоритма регулирова- 5 ния.

Claims (1)

1. Формула изобретения

   »0

   Устройство для уравнивания частот при синхронизации синхронных генераторов, содержащее формирователи импульсов с входами для подключения на напряжение синхронных генераторов, блок коммутации, один вход которого 15 соединен с выходом первого формирователя импульсов, генератор высокочастотных импульсов, схему совпадения, один вход которой подключен к первому выходу коммутатора, реверсивный счетчик, схему нулевой установки, 20 отличающееся тем,что, с целью повышения быстродействия устройства и качества Процесса уравнивания частот, устройство снабжено вторым коммутатором, схемами совпадения, дешифратором, блоком логики, тригге- 25 рами, схемой задержки, схемой ИЛИ, инвертором и генератором низкочастотных импульсов, причем выход второго формирователя подключен к входу второй схемы совпадения, второй вход которой соединен со вторым вы- ₃₀ ходом первого коммутатора, а выхо^ подключен к первому входу второго коммутатора, вторые входы коммутаторов подключены к выходу схемы ИЛИ, входы которой подсоединены соответственно к схеме нулевой установки и через схему задержки — к одному из выходов второго коммутатора, второй выход которого подключен к первому входу третьей схемы совпадения, вторые входы первой и третьей схем совпадения объединены и подключены к входу генератора высокочастотных импульсов, выходы схемы ИЛИ, первой и третьей схем совпадения подключены к входам реверсивного счетчика, причем первый выход схемы совпадения соединен с шиной "Сложение” счетчика, а выход третьей схемы совпадения — с шиной "Вычитание” счетчика, выходы счетчика соединены с входами . дешифратора, три выхода которого подключены к входам блока логики, четвертый вход которого подключен к второму выходу второго блока коммутации, а пятый — к схеме нулевой установки, выходы блока логики подключены к входам первого и второго триггеров и к входу четвертой схемы совпадения, второй вход которого подключен к генератору низкочастотных импульсов, выходы триггеров подключены соответственно к входам соответственно пятой и шестой схем совпадения, вторые входы каждой из которых объединены и через инвертор соединены с выходом четвертой схемы совпадения.