SU771873A1 - Распределитель импульсов - Google Patents

Description

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано в качестве формировател  сигналов управлени  и синхронизации в системах обработки информации. Известны распределители, содержащие триггеры, логические элементы и управл ющее устройство l. Их недостаток - невозможность бло кировани  кода настройки в процессе работы. Кроме того, .известны распределители импульсов, .содержащие триггеры по числу разр дов, элементы И ввода и опроса, дешифратор, причем первые входы элементов И ввода подключены к клеммам кода настройки, вторые входы объединены и подключены к шине записи , а выходы соединены со входами со ответствующих триггеров, первые вход элементов И опроса объединены и подключены к шине тактовых импульсов 2 Их недостаток состоит в том, что эти устройства не позвол ют осуществл ть прерывани  заданной кодом настройки программы и проводить ее кор рекцию в процессе распределени . Цель изобретени  - расширение фун-. кциональных возможностей распределител  импульсов. Цель достигаетс  тем, что в распределитель импульсов, содержащий входные элементы И, первые входы которых соединены с входными шинами, а выходы - с первыми входами соответствующих разр дных треггеров, выходные элементы И и дешифратор, введены дополнительные триггеры, элементы И, ИЛИ, 2И-2ИЛИ, инверторы и комг гутатор,причем единичные выходы каждого разр дного триггера соединены с первыми входами соответствующих выходных элементов И, вторые входы которых подключены к выходу первого элемента И, а выходы - к выходным шинам, ко входам коммутатора и к вторым входам соответствующих разр дньох триггеров, нулевые выходы которых соединены с третьими,четвертыми и п тыми входами выходных элементов И последующих разр дов и входами дешифратора, при этом выход последнего подключен к первому входу первого элемента ИЛИ, второй вход которого соединен со вторыми входами входных элементов И и выходом второго элемента И, первый

вход которого подключен к выходу первого элемента ИЛИ и через первый инвертор к первому входу первого элемента И, а второй - к первому входу третьего элемента И и выходу элемент 2И-2ИЛИг первый, второй, третий, подключенный через второй инвертор, и четвертый входы которого соединены с соответствующими шинами управлени  при этом четвертый вход элемента 2Й-2ИЛИ подключен к первому входу четвертого элемента И и второму входу первого элемента И, третий вход которого соединен с единичным выходом первого дополнительного триггера , его- нулевой выход подключен ко второму входу третьего элемента И, выход которого соединен с первым входом упом нутого триггера, а его второй вход соединен с выходом второ го элемента ИЛИ, первый вход которого подключен к первому входу третьег элемента ИЛИ, а второй вход - к выходу коммутатора и первому входу п того элемента И, второй вход которого соединен с другой управл ющей шиной, при этом выход п того элемента И подключен к первому входу второго дополнительного триггера, второй его вход соединен с выходом третьего элемента ИЛИ и третьими входами разр дных триггеров, кроме того, нулевой выход второго дополнительного триггера соединен с управл ющим входом дешифратора, а единичный выход - со вторым входом четвертого элемента И, выход которого подключен ко второму входу третьего элемента ИЛИ.

На чертеже представлена функциональна  схема распределител .

Распределитель содержит разр дные триггеры , элементы и , дешифратор 4, элемент ИЛИ 5, элемент И б, инверторы 7,8, элемент 2И-2ИЛИ 9, элемент И 10, элемент, ИЛИ 11, триггер 12, элемент И 13,14, элемент ИЛИ 15, триггер 16, элемент И 17, коммутатор 18, входные шины , шины управлени  коммутатором, шины 21-25 управлени  соответственно импульсом пуска режимом работы, тактовых импульсов, разрешением сброса прерывани  и начального сброса, выходные шины 26 1-26 4 .

Устройство работает следующим образом.

Перед началом работы подаетс  импульс .начального сброса на шину 25. Импульс сброса через элементы ИЛИ 11 15 устанавливает в нулевое состо ние триггеры распределител  по переднему фронту, а триггеры 12,16 - по заднему фронту импульса. При этом ка выходе дешифратора 4 формируетс  единичный потенциал, который через элементИЛИ 5 поступает на вход элемента И б, разреша  прохождение сигналов на входы элементов И . На вход элемента И 13 поступают нулевые потенциалы с выхода инвертора 7 и триггера 12, запрещающие (блокирующие ) прохождение импульсов тактовой частоты на входы выходных элементов И , а нулевой потенциал с выхода триггера 16 блокирует прохождение импульсов через элементы И 17 и ИЛИ 15 на сброс триггеров распределител . При установке на шине 22 единичного потенциала распределитель работает в ждущем режиме: в. этом случае через элемент 2И-2ИЛМ 9 проходит импульс пуска с шины 21, а при установке нулевого потенциала в циклическом режиме, в этом случае через элемент 2И-2ИЛИ 9 проход т импульсы тактовой частоты с шины 23.

Рассмотрим ждущий режим работы рапределител  импульсов.-Поданный на шину 21 импульс пуска, синхронный с импульсом тактовой частоты, поступает через элементы 2И-2ИЛИ 9 и И б на входы элементов И и осуществл ет запись кода настройки (программы ) с шин в триггеры распределител  по своему переднему фронту, а поступа  с выхода элемента И б на вход элемента ИЛИ 5, поддерживает на ее выходе единичный потенциал на врем  существовани  импульса записи, тем самым обеспечива  наличие всего импульса на шине записи , осуществл   надежную запись кода настройки. Потенциал с выхода элемента ИЛИ 5 через инвертор 7 блокирует прохождение импульсов тактовой частоты на опрос распределител  при наличии программы в триггерах 1 , равной нулю, и на врем  записи кода настройки. Импульс с выхода элемента 2И-2ИЛИ 9 поступает также на вход элемента И 10 и при наличии разрешени  на ее втором входе проходит на S-вход триггера 12, устанавлива  его в единичное состо ние по заднему фронту импульса.

По окончании импульса пуска наличии кода настройки, отличного от нул , на входе элемента И б по вл етс  нулевой потенциал, блокирующий изменение программы р.аспр.еделител , а на входе элемента И 13 формируютс  единичные потенциалы, разрешающие прохождению импульсов тактовой частоты на опрос распределител  импульсов .

В этом случае импульс тактовой частоты с шины 23, поступа  на входы элементов И через элемент И 13,формирует выходной импульс лишь на выходе элемента И , разр д триггера которого находитс  в единичном состо нии, так как элементы И 3 всех предьщущих каналов блокированы нулевыми потенци-элами с пр мьтх выходов триггеров 1 соответствующих разр дов, а все элементы И 3

йоследующих каналов блокированы нулевым потенциалом с инверсного выхода триггера 1 данного разр да. Импульс с выхода элемента И 3 поступает на выходные шины и на счетный вход соответствующего триггера 1, переключа  его задним фронтом в нулевое состо ние.

При нулевом значении кода прерывани , поступающего на шину 20,блокировано прохождение импульсов с выхода элементов 3 на входы коммутатора 18,

Второй импульс тактовой частоты формирует выходной импульс на выходе элемента И следующего значащего канала, выходной импульс поступает на шину и .на счетный вход соответствующего триггера 1, переключа  его задним фронтом в нулевое состо ние и т.д.

Таким образом устройство распредел ет импульсы тактовой частоты в соответствии с заданным кодом настройки .

Окончание выполнени  программы, заданной кодом настройки, определ етс  по нулевому состо нию всех триггеров распределител  с помощью дешифратора 4 нул . При-нулевом состо нии всех триггеров 1 распределител  и триггера 16 на выходе дешифратора 4 нул  формируетс  единичный потенциал, поступающий через элемент ИЛИ 5 на вход элемента И 6, деблокиру  прохождение импульсов на запись, а через элемент ИЛИ 5 и инвертор 7 - на вход элемента И 13, блокиру  прохождение импульсов на опрос. При этом следующий импульс пуска, поступаюодий на шину 21, установит в триггеры распределител  новый код настройки с шин , и процесс работы распределител  повторитс .

Дл  установки циклического режима работы распределител  импульсов необходимо осуществить смену потенциала на шине 22 с единичного на нулевой , синхронно с задним фронтом импульсов тактовой частоты. При этом на выход элемента 9 2И-2ИЛИ будут поступать импульсы тактовой частоты, прохождение которых на шину записи ерез элемент И 6 блокировано при наличие ненулевой программы в триггерах распределител . При выполнении программы (все триггеры 1 распределител  в нулевом состо нии) единичный потенциал с выхода дешифратора 4 нул  деблокирует прохождение сигналов на запись, а через инвертор 7 блокирует прохождение их на опрос. Следующий импульс проходит на запись нового кода настройки с шин в триггеры . По заднему фронту импульса записи на выходе дешифратора 4 нул  формируетс  нулевой потенциал, который через элементы ИЛИ 5 и инвертор 7 осуществит блокировку элемента И 6 и деблокировку элемента И 13 на прохождение импульсов тактовой частоты. Дальнейша  работа аналогична вьпиеописанной.

При ненулевом значении кода прерывани  импульс с выхода элементов проходит через соответствующий канал коммутатора 18 на его выход, а с выхода через элемент ИЛИ 11 на R-вход триггера 12, устанавлива  его

0 в нулевое состо ние по згзднему $ронту импульса. При этом нулевой потенциал с пр мого выхода триггера 12 блокирует прохождение импульсов тактовой частоты на опрос распределител ,

5 а единичный потенциал с инверсного выхода деблокирует элемент И 10. Таким образом происходит прерывание в выполнении программы.

При ждущем режиме работы продолжение выполнени  программы осуществ0 л етс  после прихода очередного импульса пуска на шину 21. Импульс пуска , проход  через элементы 2И-2ИЛИ 9 и 10, поступает на S-вход триггера 12, устанавлива  его в единичное со5 сто ние по заднему фронту. Происходит деблокировка элемента И 13, и импульсы тактовой, частоты проход т на опрос программы распределител . При циклическом режиме работы триг0 гер 12 установитс  в единичное состо ние по заднему фронту следующего после выполнени  команды прерывани  импульса тактовой частоты.

Следовательно,при задании кода

5 прерывани , не равного нулю, осуществл етс  прерывание в выполнении заданной rtpoгpa 1мы распределени  импульсов на врем  до следующего импульса пуска в ждущем режиме и на один период тактовой частоты в ци1с0 лическом режиме работы.

При задании ненулевого кода прерывани  на изины 20 и единичного потенциала на шину 24 импульс с выхода коммутатора 18 поступает через эле5 мент И 14 на S-вход триггера 16, устанавлива  его в единичное состо ние по заднему фронту. В этом случае единичный потенциал с пр мого выхода триггера 16 деблокирует элемент И 17

0 на прохождение импульсов тактовой частоты, а нулевой потенциал с инверсного выхода треггера 16 поступает на дополнительный вход дешифратора 4 нул ,- поддержива  на его выходе

Claims (2)

1. 5 нулевой потенциал на врем  своего существовани . Импульс с выхода коммутатора 18, одновременно поступа  на R-вход триггера 12 через элементы ИЛИ 11, обеспечивает прерывание в выполнении nporpaMNM (блокировка О1и0 ны опроса).Следующий импульс тактовой частоты с шнны 23 проходит на выход элемента И 17, а с ее выхода через элемент ИЛИ 15 - на R-входы триггеров распределител . устанавлива  их в нулевое состо ние по переднему фронту, и на R-вход триггера 16, устанавлива  его в нулевое состо ние по заднему фронту импульса. По окончании импульса сбро са деблокируетс  элемент И 17, и на дополнительный вход дешифратора 4 нул  поступает разрешающий (единичный ) сигнал. Следовательно, при задании единичного потенциала на шину 24 происходит сброс программы при выполнении команды прерывани . Рабо та по выполнению команды прерывани  аналогична вышеописанной. Таким образом, распределитель импульсов позвол ет осуществл ть по соответствующим командам прерыва ние в выполнении программы с последующим продолжением либо изменение циклического выполнени  программ бе использовани  специального импульса пуска, что расшир ет его функционал ные возможности в формировании и распределении импульсов. Формула изобретени  Распределитель импульсов, содержащий входные элементы И, первые входы которых соединены с входными шинами,а выходы - с первЕлми входами соответствуюгдих разр дных триггеров выходные элементы И и дешифратор, отличающийс  тем, что, с целью расширени  функциональных возможностей, в него введены дополнительные триггеры, Элементы И, ИЛИ 2И-2ИЛИ, инверторы и коммутатор,, причем единичные выходы каждого раз р дного триггера соединены с первыми входами соответствующих выходных элементов И, вторые входы которых подключены к выходу первого элемента И , а выходы - к выходным шинам, ко входам коммутатора и к вторым входам соответствующих разр  цных триггеров, нулевые выходы которых соединены с третьими, четвертыми и п тыми входами выходных элементов И последующих разр дов и входами дешифратора , при этом выход последнего подключен к первому входу первого элемента ИЛИ, второй вход которого соединен со вторыми входами входных элементов И и выходом второго элемента И, первый вход которого подключен к выходу первого элемента ИЛИ и через первый инвертор - к первому входу первого элемента И, а второй к первому входу третьего элемента И и выходу элемента 2И-2ИЛИ, первый, второй, третий, подключенный через второй инвертор, и четвертый входы которого соединены с соответствующими шинами управлени , при этом четвертый вход элемента 2И-2ИЛИ подключен к первому входу четвертого элемента И и второму входу первого элемента И, третий вход которого соединен с единичным выходом первого дополнительного триггера, его нулевой выход подключен ко второму входу третьего элемента И, выход которого соединен с первым входом упом нутого триггера, а его второй вход соединен с выходом второго элемента ИЛИ, первый вход которого подключен к первому входу третьего элемента ИЛИ, а второй вход - к выходу ко1 1мутатора и первому входу п того элемента И,второй вход которого соединен с другой управл ющей шиной, при этом выход п того элемента И подключен к первому входу второго дополнительного триггера, второй его вход соединен с вЕлходом третьего элемента ИЛИ и третьими входами разр дных триггеров, кроме того, нулевой выход второго дополнительного триггера соединен с управл ющим входом дешифратора, а единичный выход - со вторым входом четвертого элемента И, выход которого подключен ко второму входу третьего элемевта ИЛИ. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 432480, кл. G 06 F 1/04, 1970.
2. 2.Авторское свидетельство СССР № 581594, кл. Н 04 L 13/14,25.08.75.