SU744526A1 - Формирователь равновесных кодов - Google Patents

Формирователь равновесных кодов Download PDF

Info

Publication number
SU744526A1
SU744526A1 SU762379702A SU2379702A SU744526A1 SU 744526 A1 SU744526 A1 SU 744526A1 SU 762379702 A SU762379702 A SU 762379702A SU 2379702 A SU2379702 A SU 2379702A SU 744526 A1 SU744526 A1 SU 744526A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
outputs
elements
output
decoder
Prior art date
Application number
SU762379702A
Other languages
English (en)
Inventor
Анатолий Александрович Самусев
Владимир Николаевич Снисарь
Original Assignee
Предприятие П/Я А-3327
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3327 filed Critical Предприятие П/Я А-3327
Priority to SU762379702A priority Critical patent/SU744526A1/ru
Application granted granted Critical
Publication of SU744526A1 publication Critical patent/SU744526A1/ru

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

даментальный симметрический многополюсник 5, входные клеммы 6 управлени , дешифратор 7, вторую группу элементов И 8, многовходовый элемент ИЛИ 9.
Схема на фиг. 2 содержит выходы 10, дешифратор И, комбинационные сумматоры 12, входы 13 фундаментального симметрического многополюсника, выходы 14 суммы комбинационных сумматоров, выходы 15 переноса комбинационных сумматоров.
Фундаментальный симметрический многополюсник 5 дл  л переменных имеет в качестве своих выходных функций все фундаментальные симметрические фуикции п переменных .
Фундаментальна  симметрическа  функци  принимает значение, равное единице, на всех тех и только тех наборах аргументов, которые содержат определенное число единиц .
Такнм образом, на соответстЕуюш,ем выходе фундаментального симметрического многополюсника и только на нем устанавливаетс  высокий уровень напр жени  только при тех входных кодах, которые содержат определенное количество единиц.
Ко входам элементов И 8 подключены выходы многонолюсника 5 и дешифратора 7, на которых устанавливаютс  единичные уровни напр жени  только при установках на входах многополюсника кодов, содержащих определенное количество единиц , а на входах дешифратора - двоичиого числа, выражающего это количество единиц .
Формирователь работает следующим образом .
Предварительно на входных клеммах 6 управлени  устанавливаетс  двоичное число , равное весу равновесных кодов, последовательность которых предполагаетс  формнровать . Прн этом на соответствующем выходе дешифратора установитс  высокий уровень напр жени , который поступает также на второй вход одного из элементов И 8 второй группы.
На входную клемму 1 подаютс  тактовые импульсы. Счетчик 2 считает тактовые импульсы . При этом на выходах счетчика и на входах многонолюсннка 5 и элементов И 4 первой группы формируетс  полна  последовательность двончных кодов.
На соответствующем выходе многополюсника 5 будет по вл тьс  высокий уровень напр жени  вс кий раз, когда на его входах будет сформирован двоичный код, содержащий оиределеннЪе количество единиц. При этом высокий уровень напр жени  подаетс  на первый вход одного из элементов И 8 второй группы. Высокий уровень напр жени  с выхода открытого элемента И 8 через многовходовый элемент ИЛИ открывает элементы И 4 первой группы, разреша  прохождение кода с онределенным заданным количеством единиц (весом), сформ;;рованным на выходах счетчика 2, на вьгходные шины 3. Выходы дешифратора 11  вл ютс  выходами 10 многополюсника, а входы соединены с выходами комбииациониых сумматоров 12, соединением которых собой обеснечивают параллельный счет количества единиц, подаииых на входы 13 многонолюсника . При этом выход 14 суммы второго сумматора соединен с одним из входовнервого сумматора, выход 15 иеренсса которого вместе с выходом переноса второго сумматора св зан со входами третьего сумматора , выход суммы и нереиоса которого вместе с выходом суммы первого сумматора соединены со входами дешифратора 11. Свободные входы первого и второго сумматоров соединены со входами 13 многополюсника .
Фундаментальный симметрический многбполю ,сник 5 работает следующим образом.
На входы 13 подаетс  произвольное двоичное число, напрнмер 10100. На выходе 14 суммы второго и, следовательно, на входе первого сумматора установитс  логическа  единица. Так как на входах первого сумматора будет уже две логические единицы, то на его выходе 15 переноса и на одном из входов третьего сумматора устаиовитс  логическа  единица, благодар  которой на выходе 14 третьего сумматора установитс  тоже логическа  единица. На входах же дешифратора II установитс  двоичное число 010. Такое двоичное число будет по вл тьс  на входах дешифратора каждый раз, когда в двоичном числе, подаваемом на входы 13, содержатс  только две логические единицы (как в приведенном примере - 10100) независимо от расположени  логических единиц и, следовательно, только на одной и той же выходиой шине дешифратора и на одном н томже выходе ,10 многонолюсннка каледый раз будет по вл тьс  высокий уровень напр жени  (логическа  единица).
Формирователь может быть построен дл  формировани  кодов любой разр дности. Дл  построени  формировател  кодов с посто нным весом схема существенно упрощаетс . В этом случае выходной функцией фундаментального симметрического многополюсника должна быть только одна фундаментальна  симметрическа  функци  п неременных, принимающа  значение, равное единице на всех тех наборах аргументов, которые содержат число едиииц, равное весу кода. Вместо фундаментального симметрического многополюсника в этом случае можио использовать пороговую схему или, в простейшем случае, пороговый элемент, реализующий ту же функцию. При этом выход пороговой схемы можно соединить, мину  элементы 8 и 9, с первыми входами элементов И 4. Дешифратор, элементы И 8 н элемент ИЛИ 9 можно не использовать,
Таким образом, формирователь обеспечивает формирование кодов с любым: (управл емым ) весом, что расшир ет круг решаемых задач, а именно: например, дает возможность формировать Tect( или; имитационные коды не .только дл ГбднЬгоопрёделенного типа устройств, но и дл  устройств других типов.
Известные формирователи позвол ют формировать коды с посто нным заданным весом, что дает возможность, например, провер ть работоспособность устройств толькЬ одного типа. При этом колич.ество элементов и соединени  в схеме завис т от веса кодов. При другом весе кода количество элементов и соединени  в схеме будут другими . То есть дл  формировани  последовательности кодов с другим весом необходимо по суш,еству строить новый фЬрмирователь, что требует значительных материальных затрат и затрат времени. Построить формирователь с управл емым весом, использу  структуру (способ построени ) известных формирователей, затруднительно.
Благодар  такой структуре и простоте схемы повышаетс  надежность работы и помехоустойчивость . При ложном срабатывании счетчика невозможна выдача ложных кодов, так как выдача кода на выходные шины происходит тогда, когда на выходах счетчика сформирован этот код. В известных формировател х при ложном срабатьь вании триггера регистра сдвига формируетс  последовательность ложных кодов.
Ф о р м у л а и 3 о б р е т е н и  

Claims (2)

1. Формирователь равновесных кодов, содержащий счетчик импульсов, первую группу элементов И, первые входы которыхподключены к выходам сЧетчика соответственно , дешифратор, отличающийс  тем, .что, с целью расширени  функциональных возможностей путем обеспечени  возможности формировани  последовательности равНовеснь1х кодов с управл емым весом и повыпГёние помехоустойчивости, он содержит фундаментальный симметрический многополюсник; входы которого соединены с выходами счетчика, вторую группу элементов И
ймноговходовыйэлемент ИЛИ, входы которого соединены с выходами элементов И второй группы, а выход соединен с вторыми входами элементов И первой группы, вторые э.лементов И второй группы соединены с соответствующими выходами дешифратора .
2. Формирователь по п. 1, отличающийс  тем , что фундаментальный симметрический многополюсник содержит дешифратор й комбинационные сумматоры, входы первого и второго комбинационных сумматоров  вл ютс  входами фундаментального симметрического многополюсника, выходы переносов которых подключены ко входам
третьего комбинационного сумматора, выход суммы второго комбинационного сумматора соединен с одним из входов первого комбинационного сумматора, выход суммы первого комбинационного сумматора, выход
суммы и переноса третьего комбинационного сумматора соединены со входами дешифратора , выходы которого  вл ютс  выходами фундаментального симметрического многополюсника .
. Источники информации,
прин тые во внимание при экспертизе
1.Авторское свидетельство СССР № 419883, кл. G 06F 1/02, 1972.
2.Авторское свидетельство СССР № 238886, кл. G 06F 5/00, 1969 (прототип).
±, JL L JL t
i лГ / ГЖ / Л / /TV
, N
о
SU762379702A 1976-07-07 1976-07-07 Формирователь равновесных кодов SU744526A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU762379702A SU744526A1 (ru) 1976-07-07 1976-07-07 Формирователь равновесных кодов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762379702A SU744526A1 (ru) 1976-07-07 1976-07-07 Формирователь равновесных кодов

Publications (1)

Publication Number Publication Date
SU744526A1 true SU744526A1 (ru) 1980-06-30

Family

ID=20668235

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762379702A SU744526A1 (ru) 1976-07-07 1976-07-07 Формирователь равновесных кодов

Country Status (1)

Country Link
SU (1) SU744526A1 (ru)

Similar Documents

Publication Publication Date Title
JPS5483341A (en) Digital integrated circuit
SU744526A1 (ru) Формирователь равновесных кодов
JPS5381061A (en) Logical circuit
SU534875A1 (ru) Реверсивный счетчик
SU593323A1 (ru) Устройство дл контрол и анализа двоичной информации
JPS535549A (en) Voltage comparison circuit
SU780195A1 (ru) Кодовый трансмиттер
SU535568A1 (ru) Устройство дл формировани временных интервалов
SU395987A1 (ru) К АВТОРСКОМУ СВИДЕТЕЛЬСТВУМ. Кл. Н 03k 23/00УДК 681.3.055(088.8)
SU497718A1 (ru) Устройство формировани псевдослучайных сигналов сложной структуры
SU632065A1 (ru) Частотно-импульсный функциональный генератор
SU430372A1 (ru) Устройство формирования временной последовательности импульсов
SU855980A1 (ru) Устройство формировани сигналов
SU680177A1 (ru) Функциональный счетчик
SU387353A1 (ru) УСТРОЙСТВО дл СТАТИСТИЧЕСКОГО КОДИРОВАНИЯ
SU944098A1 (ru) Широтно-импульсный модул тор
SU690470A1 (ru) Веро тностный распределитель импульсов
JPS5267667A (en) Electronic timepiece
SU982198A1 (ru) Реверсивный счетчик
JPS5674746A (en) Data processing unit
SU769745A1 (ru) Делитель частоты импульсов с переменным коэффициентом делени
SU702393A1 (ru) Устройство дл индикации
SU736138A1 (ru) Устройство дл индикации
SU451199A1 (ru) Делитель частоты с автоматически измен ющимс коэффициентом делени
SU600614A1 (ru) Однотактный регистр сдвига