SU966864A1 - Устройство дл формировани сдвинутых копий псевдослучайной последовательности - Google Patents

Устройство дл формировани сдвинутых копий псевдослучайной последовательности Download PDF

Info

Publication number
SU966864A1
SU966864A1 SU803210981A SU3210981A SU966864A1 SU 966864 A1 SU966864 A1 SU 966864A1 SU 803210981 A SU803210981 A SU 803210981A SU 3210981 A SU3210981 A SU 3210981A SU 966864 A1 SU966864 A1 SU 966864A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
modulo
shift register
elements
Prior art date
Application number
SU803210981A
Other languages
English (en)
Inventor
Вячеслав Николаевич Ярмолик
Игорь Петрович Кобяк
Original Assignee
Минский радиотехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Минский радиотехнический институт filed Critical Минский радиотехнический институт
Priority to SU803210981A priority Critical patent/SU966864A1/ru
Application granted granted Critical
Publication of SU966864A1 publication Critical patent/SU966864A1/ru

Links

Description

С5Ю УСТРОЙСТВО дл  ФОРМИРОВАНИЯ СДВИНУТЫХ

Claims (2)

  1. КОПИЙ ПСЕВДОСЛУЧАЙНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ Изобретение относитс  к Импульсной технике и может быть использовано в автономных устройствах дл  гене рировани  случайных процессов с зада ными характеристиками. Известен генератор псевдослучайны чисел, .содержащий регистр сдвига с сумматором по модулю два в цепи обра ной св зи 1 . Недостатком этого устройства  вл  етс  невозможность получени  копий псевдослучайной последовательности сдвинутых более чем на m тактов, где m -f разр дность регистра сдвига. Наиболее близким техническим решением к изобретению  вл етс  устройство дл  формировани  сдвинутых копий псевдослучайного сигнала, состо щее из генератора тактовых импульсов , первого элемента ЗАПРЕТ, регистра сдвига с обратной св зью, дешифратора , второго элемента ЗАПРЕТ, счетчика , блоков пам ти, сумматоров по модулю два и индикатора 2, Недостатком данного устройства  вл етс  сложность аппаратурного построени , котора  в основном определ етс  наличием большого количества элементов пам ти, и соответственно уменьшенное быстродействие. Цель изобретени  - повышение надежности устройства и быстродействи . Поставленна  цель достигаетс  тем, что устройство дл  формировани  сдвинутых копий псевдослучайной последовательности , содержащее последовательно соединенные генератор тактовых импульсов, первый элемент ЗАПРЕТ, счетчик импульсов, второй элемент ЗАПРЕТ и п-разр дный регистр сдвига с сумматором по модулю два в цепи обратной св зи, разр дные нулевые выходы которого, кроме первого, соединены с входами дешифратора, выход которого подключен к второму входу первого элемента ЗАПРЕТ, выход генератора тактовых импульсов соединен с вторым входом второго элемента ЗАПРЕТ, третий вход первого элемента ЗАПРЕТ подключен к выходу счетчика импульсов, разр дные единичные выходы п-разр дного регистра сдвига с сумматором по модулю даа в цепи обратной св зи, кро ме первого, подключены к первым входа сумматоров по модулю два соответствен но, введены (.п-1) блоков элементов И по (n-j) элементов И, где j 1.... ...(п-1), причем разр дные единичные выходы п-разр дного регистра сдвига с сумматором по модулю два в цепи обратной св зи, кроме последнего, соеди нены с первыми входами элементов И (п-1) блоков элементов И соответствен но, выход каждого элемента И |п-1) блоков элементов И подключены к входам соответствующего сумматора по модулю два, второй вход каждого элемента И первого блока элементов И, кроме первого, подключен к второму входу соответствующего элемента И соответствующего блока элементов И и к шине задани  посто нных коэффициентов при этом дополнительный вход дешифратора подключен к первому разр дному единичному выходу п-разр диого регистра сдвига с сумматором по модулю два в цепи обратной) св зи, а второй вход первого элемента И первого блока элементов И подключен к шине задани  посто нных коэффициентов. На чертеже приведена функциональна  схема устройства дл  формировани  сдвинутых копий псевдослучайной после довательности. Устройство содержит генератор 1 та товых импульсов, элементы 2,3 ЗАПРЕТ, счетчик k импульсов, п-разр дный регистр 5 сдвига с сумматором по модулю два в цепи обратной св зи, дешифратор 6, сумматоры 7 по модулю два, блоки 8 элементов И, шину 9 задани  посто нных коэффициентов. Устройство работает следующим образом . Предложим, что на выходе сумматора по модулю два в цепи обратной св зи п тиразр дного регистра 5 сдвига формируетс  псевдослучайна  последова- . тельность ац, и надо получить копию данной последовательности, опережающую исходную на 10 символов . Дл  этого в регистр 5 сдвига записывают комбинацию 10000, При этом на выходе дешифратора 6 сформируетс  сигнал 1 Это происходит за счет того, что дешифратор представл ет собой п-входовой элемент И-, к первому входу которо ГО подключен пр мой выход первой  чейки регистра 5 сдвига, а к остальным входам - инверсные выходы остальных  чеек регистра 5 сдвига. Сигнал, вырабатываем й дешифратором 6, поступает на элемент 3 ЗАПРЕТ. Элемент 3 ЗАПРЕТ может состо ть, например,из RS-триггера , к S-входу которого подключаетс  выход дешифратора 6, а к R-входу выход инвертора, соединенный с выходом счетчика k, а выход RS-триггера подключен к первому входу элемента И, на второй вход которого поступают импульсы с выхода генератора 1 тактовых импульсов. После того, как RS-триггер элемента 3 ЗАПРЕТ установлен в едини чное состо ние сигналом дешифратора 6„ импульсы счета с генератора 1 через элемент И элемента 3 ЗАПРЕТ поступают. на вход счетчика 4, выполненного, например , на триггерах, инверсные выходы которых подключены к многовходовому элементу ИЛИ, Перед началом работы в счетчик записываетс  комбинаци , соответствующа  числу , где S - величина сдвига. Данному числу соответствует комбинаци  10101, Это означает, что 1,3 и триггеры счетчика 4 предварительно должны быть, установлены в единичное состо ние . После того, как в счетчик k поступит последний S-й сигнал, все триггеры его устанавливаютс  в единичное состо ние, и по окончании счета счетчик 4 бырабауывает запрещающий сигнал , поступающий на инвертор элемента 3 ЗАПРЕТ и элемент 2 ЗАПРЕТ, который в данном случае представл ет собой элемент И, к первому входу которого подключен выход счетчика k, а к второму выход генератора 1, и на вход регистра 5 сдвига тактовые импульсы не поступают, как и на вход счетчика 4, Содержимое регистра 5 умножаетс  в блоках 8 на элементах И, к первому входу которых подключены выходы  чеек регистра 5 сдвига, а на вторые входы подаютс  значени  посто нных коэффициентов Ы, поступающих по шине S, и поступает на входы сумматоров 7, в которых полученный набор символов суммируетс  по модулю два,На выходах сумматоров 7 по модулю два формируютс  коэффициенты (, определ ющие топологию св зей регистра 5 сдвига и сумматора по модулю два, на выходе которого получаетс  опережающа  копи  псевдослучайной последовательности на S тактов. Таким, образом, в данном устройстве формируютс  сдвинутые псевдослучайные последовательности с более высокой надежностью и быстродействием по срав нению С известными устройствами. Формула изобретени  Устройство дл  формировани  сдвинутых копий псевдослучайной последовательности , содержащее последователь но соединенные генератор тактовых импульсов , первый элемент ЗАПРЕТ, счетчик импульсов, второй элемент ЗАПРЕТ и п-разр дный регистр сдвига с сумматором по модулю два в цепи обратной СВЯЗИ, разр дные нулевые выходы которого , кроме первого, соединены с входами дешифратора, выход которого подключен к второму входу первого элемен . та ЗАПРЕТ, выход генератора тактовых импульсов соединен с вторым входом второго элемента ЗАПРЕТ, третий вход первого элемента ЗАПРЕТ подключен к выходу счетчика импульсов, разр дные единичные выходы п-разр дного регистра сдвига с сумматором по модулю два в цепи обратной св зи, кроме первого , подключены к первым входам сумматоров по модулю два соответственно, отличающеес  тем, что, с целью повышени  надежности устройст-1 ва и быстродействи , в него введены (п-1) блоков элементов И по (n-j) элементов И, где j Ь «, (.п-1) , причем разр дные единичные выходы п-разр дного регистра сдвига с сумматором по модулю два в цепи обратной св зи, кроме последнего, соединены с первыми входами элементов И (п-1) блоков элементов И соответственно, выход каждого элемента И (п-1) блоков эле-. ментов И подключены к входам соответствующего сумматора по модулю два, второй вход каждого элемента И первого блока элементов И, кроме первого , подключен к второму входу соответствующего элемента И соответствующего блока элементов И и к шине задани  посто нных коэффициентов, при Этом дополнительный вход дешифратора подключен к первому разр дному единичному выходу п-разр дного регистра сдвига с сумматором по модулю два в цепи обратной св зи, а второй вход первого элемента И первого блока элементов И П9дключен к шине задани  посто нных коэффициентов. Источники информации, прин тые во внимание при экспертизе 1.Яковлев В.В. и др. Веро тностные вычислительные машины. Л., Машиностроение , Э7, с, З.
  2. 2.Авторское свидетельство СССР № 527012, кл. Н 03 К 3/00, 1976.
SU803210981A 1980-12-02 1980-12-02 Устройство дл формировани сдвинутых копий псевдослучайной последовательности SU966864A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU803210981A SU966864A1 (ru) 1980-12-02 1980-12-02 Устройство дл формировани сдвинутых копий псевдослучайной последовательности

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU803210981A SU966864A1 (ru) 1980-12-02 1980-12-02 Устройство дл формировани сдвинутых копий псевдослучайной последовательности

Publications (1)

Publication Number Publication Date
SU966864A1 true SU966864A1 (ru) 1982-10-15

Family

ID=20929341

Family Applications (1)

Application Number Title Priority Date Filing Date
SU803210981A SU966864A1 (ru) 1980-12-02 1980-12-02 Устройство дл формировани сдвинутых копий псевдослучайной последовательности

Country Status (1)

Country Link
SU (1) SU966864A1 (ru)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8787181B2 (en) 2008-01-14 2014-07-22 Qualcomm Incorporated Resource allocation randomization
US8848913B2 (en) 2007-10-04 2014-09-30 Qualcomm Incorporated Scrambling sequence generation in a communication system
US8923249B2 (en) 2008-03-26 2014-12-30 Qualcomm Incorporated Method and apparatus for scrambling sequence generation in a communication system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8848913B2 (en) 2007-10-04 2014-09-30 Qualcomm Incorporated Scrambling sequence generation in a communication system
US9622246B2 (en) 2007-10-04 2017-04-11 Qualcomm Incorporated Scrambling sequence generation in a communication system
US8787181B2 (en) 2008-01-14 2014-07-22 Qualcomm Incorporated Resource allocation randomization
US8923249B2 (en) 2008-03-26 2014-12-30 Qualcomm Incorporated Method and apparatus for scrambling sequence generation in a communication system

Similar Documents

Publication Publication Date Title
SU966864A1 (ru) Устройство дл формировани сдвинутых копий псевдослучайной последовательности
US2840306A (en) Di-function multiplexers and multipliers
SU667966A1 (ru) Устройство дл сравнени чисел
RU2022332C1 (ru) Генератор дискретных ортогональных сигналов
SU622070A1 (ru) Цифровой генератор функций
SU535568A1 (ru) Устройство дл формировани временных интервалов
SU944105A1 (ru) Коммутатор
SU568158A1 (ru) Формирователь последовательности импульсов
SU557394A1 (ru) Датчик случайных чисел
SU842775A1 (ru) Устройство дл сопр жени
SU392494A1 (ru) I ВСЕСОЮЗНАЯ|j;rn-:-fVi|O.TF)inHMFnMMАвторыЗа вительКиевска экспедици Украинского научно-исследовательскогогеологоразведоуного институтаSHSJiHOTEKA
SU690608A1 (ru) Умножитель частоты
SU576574A1 (ru) Устройство дл перебора сочетаний
SU444317A1 (ru) Селектор минимальной длительности
SU605229A1 (ru) Формирователь адреса системы передач информации
SU418857A1 (ru)
SU491129A1 (ru) Устройство дл возведени двоичных чисел в третью степень
SU752331A1 (ru) Устройство дл определени знака приращени сигнала
SU982198A1 (ru) Реверсивный счетчик
SU627597A1 (ru) Устройство дл приема синхронизирующей реккурентной последовательности
SU702539A1 (ru) Декодирующее устройство
SU894720A1 (ru) Устройство дл вычислени функций
SU1023325A1 (ru) Генератор псевдослучайных последовательностей
SU669354A1 (ru) Сумматор по модулю три
SU585608A1 (ru) Делитель частоты