SU702539A1 - Декодирующее устройство - Google Patents
Декодирующее устройствоInfo
- Publication number
- SU702539A1 SU702539A1 SU782604231A SU2604231A SU702539A1 SU 702539 A1 SU702539 A1 SU 702539A1 SU 782604231 A SU782604231 A SU 782604231A SU 2604231 A SU2604231 A SU 2604231A SU 702539 A1 SU702539 A1 SU 702539A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- additional
- input
- inputs
- outputs
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
I
Изобретение относитс к технике св зи, может использоватьс при декодировании импульсных сигналов.
Известно декодирующее устройство, содержащее генератор сдвигающих импульсов, выход которого подключен ко входу делител частоты и к сдвигающим входам первого и второго регистров сдвига, а также первый сумматор по модулю два и последовательно соединенные второй сумматор по модулю два и первый мажоритарный элемент , вцход которого подключен ко входу второго регистра сдвига, выходы разр дов которого подключены к одним входам конъюнкторов , к-другим входам которых подключен выход делител частоты, а выходы конъюнкторов подключены ко входам второго мажоритарного элемента; при этом вход и выход первого сумматора по модулю два подключены ко входу и выходу первого регистра сдвига 1.
Однако данное устройство имеет невысокую помехоустойчивость.
Цель изобретени - повышение помехоустойчивости схемы.
Дл этого в декодирующее устройство, содержащее генератор сдвигающих импульсов , выход которого подключен ко входу делител частоты и к сдвигающим входам первого и второго регистров сдвига, а также
первый сумматор по модулю два и последовательно соединенные второй сумматор по модулю два и первый мажоритарный элемент , выход которого подключен ко входу второго регистра сдвига, выходы разр дов которого подключены кодним входам конъюнкторов , к другим входам которых подключен выход делител частоты, а выходы конъюнкторов подключены ко входам второго мажоритарного элемента, причем вход и выход первого сумматора по модулю два подключены ко входу и выходу первого регистра сдвига, введены последовательно соединенные дополнительный сумматор по модулю два, дополнительный регистр сдвига и первый блок ключей, а также второй блок ключей, дополнительный конъюнктор и счетчик , вход которого подключен к сдвигающим входам дополнительного регистра сдвига и к выходу делител частоты, а выход счетчика подключен ко входу дополнительного
коыьюнкторп и к сдвигающим входам первог ,; и F5Toporo б iOKOB ключсй, прнчсм к друп1 входам вт( рого блока ключей подсоедииеШ ) выходы разр дов первого peiiunра сдвиг;, а выходы BTOpoio блока ключей, объединенные с соответствующими выходами первого блока ключей, подсоединены соответственно ко входам второго сумматора по модулю два и первого мажоритарного элемента; другой вход дополнительно; о конъюнктора подключен к выходу перпого мажоритарного элемента, а выход дополнительного регистра сдвига подключен к другому входу дополнительного сумматора по модулю два.
На чертеже изображена структурна электрическа схема предложенного устройства .
.Декодирующее устройство, содержит генератор I сдвигающих импульсов, делитель 2 частоты, регистры 3-5 сдвига, сумматоры 6-8 по модулю два, мажоритарные элементы 9, 10, конъюнкторы И, 12 блоки ключей 13, 14 и счетчик 15.
Устройство работает следующим образом.
Частота сдвигающих импульсов с генератора 1 в К раз превышает входную частоту импульсной последовательносгм,поэтому каждой позиции кодовой комбинации отводитс К разр дов регистра 3, счетчик 15 открь1вает блок ключей 13 и запирает блок ключей 14. Сумматор 7 выполн ет К проверок Дл каждой позиции. Сигнал с мажоритарного .элемента 9 записываетс в ретистр 5. Спуст К тактов от начала декодирова .ни в регистр 5 записываетс выходной сигнал мажоритарного элемента 9 по первой позиции кода. В это врем сигнал с делител 2 поступает на конъюнктор 11, содержи .мое регистра 5 одновременно приходит на мажоритарный 10 и записываетс в первый разр д. Спуст Кп-тактов , где п -- длина кода, в регистр 4 занисьшаетс комбинаци . В это врем сигнал со счетчика 15 запирает блок ключей 13 и .открывает блок ключей 14 и конъюнктор 12. Сумматор 7 провер ет кодовую комбинацию , и мажоритарный элемент 9 решает по большинству «1 или «0 соответствие данной позиции, после чего комбинаци проходит через конъюнктор 12. Введение новых
rvioKdii значительно повышает помехоустойiii iocTb схемы.
Claims (1)
- Формула изобретениДекодирующее устройстве, содержащее генератор сдвигающих импульсов, выход которого нодк.т-очен KCI делител , часто ты и к сдвигающим входам первого и второго регисгров сллша, а также первый сум .матор по модулю два и последовательно соединенные второй сумматор по модулю два и первый мажоритарн,1Й э.лемент, выход которого нодключен ко входу второго регистрасдвига, выход,. разр дов которого ПОДКЛ Очены к одним входам конъюнкторов, к другим входам которых нодключен выход делител частоты, а выходы конъюн торов подключены ко входам второго мажоритарного элемента, при этом входи выход первого сумматора по 1Одул О два подключе 1ы ко пходу и к выходу первого регистра сдвига, отличающеес тем, что, с целью повышени помехоустойчивости декодировани информации , в схему введены последовательно соединённые дополнительный сумматор по модулю два, дог олнительнь1Й регистр сдвига иг первый 6vTOK ключей, а также второй блок , дополнительный конъюнктор и счетчик , вход которого подключен к сдвигающим входам дополнительного регистра сдвига и к выходу делител частоты, а выход счетчика подключен ко входу дополнительного конъюнктора и к сдвигающим входам первого и второго блоков ключей, причем к другим входам второго блока ключей подсоединены выходы разр дов первого регистра сдвига, а вы.ходы второго блока ключей, объединенные с соответствующими выходами нервого блока лючей, подсоединены соотS ветственно ко входам второго сумматора по .модулю два и нервого мажоритарного элемента, при этом другой вход дополнительного конъюнктора подключен к выходу первого мажоритарного элемента, а выход дополнительного регистра сдвига подключен к другому входу дополнительного сумматора но модулю два.Источники и 1формации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССРS № 559388, кл. Н 03 К 13/258, 1976 (прототип). Л ....-IA: к/5 п п/Гп т,тXт J- ГГ1 I TI I rzni: ,--..-I- -I г УТЛ Jчi1юi СИ// I - 3 - о -- I Z
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782604231A SU702539A1 (ru) | 1978-04-03 | 1978-04-03 | Декодирующее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782604231A SU702539A1 (ru) | 1978-04-03 | 1978-04-03 | Декодирующее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU702539A1 true SU702539A1 (ru) | 1979-12-05 |
Family
ID=20759582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782604231A SU702539A1 (ru) | 1978-04-03 | 1978-04-03 | Декодирующее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU702539A1 (ru) |
-
1978
- 1978-04-03 SU SU782604231A patent/SU702539A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU702539A1 (ru) | Декодирующее устройство | |
SU966864A1 (ru) | Устройство дл формировани сдвинутых копий псевдослучайной последовательности | |
SU559416A1 (ru) | Устройство дл многоуровневой кодоимпульсной модул ции | |
SU1603360A1 (ru) | Генератор систем базисных функций Аристова | |
SU568158A1 (ru) | Формирователь последовательности импульсов | |
SU566377A1 (ru) | Устройство синхронизации м-последовательности | |
SU944105A1 (ru) | Коммутатор | |
SU1441388A1 (ru) | Устройство дл делени чисел | |
SU661836A1 (ru) | Устройство цикловой синхронизации | |
SU746505A2 (ru) | Устройство дл возведени двоичных чисел в третью степень | |
SU1019655A1 (ru) | Устройство дл приема двоичных сигналов | |
SU1541785A1 (ru) | Устройство дл цикловой синхронизации и декодировани информации | |
SU881731A1 (ru) | Шифратор двоично-дес тичного кода | |
SU936402A2 (ru) | Генератор псевдослучайных последовательностей импульсов | |
SU734870A1 (ru) | Устройство дл формировани импульсных кодов псевдослучайных последовательностей | |
SU1262736A1 (ru) | Устройство дл двухсторонней передачи и приема информации | |
SU604152A1 (ru) | Устройство дл анализа комбинаций двоичного кода | |
SU1262477A1 (ru) | Устройство дл вычислени обратной величины | |
SU576574A1 (ru) | Устройство дл перебора сочетаний | |
SU418857A1 (ru) | ||
SU716037A1 (ru) | Вычитатель частот | |
SU1160563A1 (ru) | Устройство для счета импульсов | |
SU869065A1 (ru) | Делитель частоты | |
SU794742A1 (ru) | Устройство подавлени шумов вТЕлЕфОННОМ СлужЕбНОМ КАНАлЕ | |
SU834853A2 (ru) | Генератор м-последовательности |