SU1043675A1 - Устройство дл определени первой разности частотно-импульсного сигнала - Google Patents

Description

равлени  содержит п ть элементов И, два счетных триггера, RS-триггер, формирователь импульсов и рлемент ИЛ при этом первый вход первого, элемента И  вл етс  первым входом блока , выход первого элемента И соединен с первым входом первого счетного триггера и с 5-входом RS-триггера, пр мой выход первого счетного триггера соединен с первыми входами второго и третьего элементов И, инверсный выход первого счетного триггера соединен с первым входом второго счетного триггера и с первым входом четвертого элемента И, вторые входы счетных триггеров соединены с шиной пуска, соединенной с первым управл ющим выходом блока, второй вход блока соединен с вторыми входами третьего и четвертого элементов И,

пр мой выход второго счетного триггера соединен с вторым входом второго элемента И, выход которого,  вл ющийс  вторым управл ющим выходом блока , соединен с вторым входом первого элемента И, с R-входом RS-триггера и с первым входом п того элемента И, второй вход которого соединен со знаковым входом блока, выход RS-триггера соединен с третьими входами третьего и четвертого элементов И, выход третьего элемента И соединен с первым информационным выходом блока, выход четвертого элемента И соединен с первым входом, а выход п того элемента И через формирователь импульсов - с вторым ,входом элемента ИЛИ, выход которого  вл етс  вторым информационным входом блока .

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в дискретных системах контрол  и управлени  с частотно-импульсными входными сигналами . Известно устройство дл  определе измерени  скорости, представленной частотой следовани  импульсов, которое определ ет ускорение или заме ление как разность первого пор дка между конечными суммами импульсов входной частоты в соседних интервал дискретизации. Устройство содержит вентиль, реверсивный счетчик, задат ки интервалов и пауз, блок индикаци и источник частотно-импульсного сиг нала 1 . Недостатком устройства  вл етс  противоречие между статической точностью и динамической погрешностью. Дл  высокоточного определени  конеч ной разности в этом случае следует увеличивать интервал дискретизации. Естественно, что при этом динамичес кие погрешности усредн ютс . Кроме того, дл  использовани  такого устройства в быстродействующих системах необходимо иметь достаточно высокий уровень частоты, что в подавл ющем большинстве случаев достигаетс  за счет значительного усложнени  первичных датчиков, либо введени  сложных устройств - умножителей частоты . Наиболее близким по технической сущности к предлагаемому  вл етс  устройство, содержащее входную шину , соединенную со входом блока управлени , и три счетчика, ко входам обнулени  которых подключены управл ющие выходы блока управлени , а к счетному первого из счетчиков подключен информационный выход блока управлени . Кроме того, устройство содержит генератор стабильной частоты, регистры, счетчики, группы кодовых вентилей, распределитель и устройство вычитани  частот С2 . Сущность работы устройства заключаетс  в квантовании соседних периодов входной частоты и обратно пропорциональном преобразовании каждого . из результатов квантовани  с последующим вычитанием результатов преобразований . Недостатками устройства  вл ютс  ограниченный сверху диапазон входных частот, поскольку дл  повышени 

рутизны преобразовани  в цепь час- оты, квантующей период, введен делиель частоты с коэффициентом делени  ; сложность устройства, обусловлена  применением одного счетчика л  квантовани  соседних периодов входной частоты. Следствием этого вл етс  необходимость передачи результатов квантовани  периодов в параллельных кодах, что требует шести групп кодовых вентилей, значительно усложн ет блок управлени  и увеличивает объем св зей между элементами устройства. Указанные обсто тельства не могут не снижать надежности работы устройства; кроме того, дл  получени  разности в виде кода, например дл  ввода в ЭВМ, необходимо еще более усложнить устройство.

Цель изобретени  - расширение диапазона входных частот, упрощение и представление результата в числовой форме.

Цель достигаетс  тем, что устройство дл  определени  первой разности частотно-импульсного сигнала, содержащее блок управлени , первый вход которого соединен с входной шиной устройства, три счетчика, входы обнулени  которых подключены к пер-вому управл ющему выходу блока управлени , а счетный вход первого счетчика соединен с первым информационным выходом блока управлени , генератор опорной частоты и делитель частоты, содержит реверсивный счетчик , три двоичных умножител , дискриминатор , две группы ключей, группу элементов ИЛИ, RS-триггер и ключ, при этом первый информационный выход блока управлени  соединен с суммирующим входом реверсивного счетчика, а второй информационный выход - с вычитающим входом реверсивного счетчика и со счетным входом второго счетчика, разр дные выходы первого и второго счетчиков соединены с кодовыми входами соответственно первого и второго двоичных умножителей, выход генератора опорной частоты соединен с вторым входом блока управлег ни  и с частотными входами первого и третьего двоичных умножителей, выход первого двоичного умножител  соединен с частотным входом второго двоичного умножител , выход которого соединен с S-входом RS-триггера и черед делитель частоты - с R-входом RS-триггера, пр мой выход которого

соединен, с управл ющим входом ключа, инверсные разр дные выходы реверсивного счетчика соединены с соответствующими входами дискриминатора и через первую группу ключзй - с первой группой входов- группы элементов ИЛИ, пр мые разр дные выходы реверсивного счетчика через вторую группу ключей соединены с второй группой входов

группы элементов ИЛИ, группа выходов которой соединена с кодовым входом третьего двоичного умножител , выход которого через ключ соединен со счетным входом третьего счетчика, первый управл ющий выход блока управлени 

5 соединен с входом обнулени  реверсивного счетчика, второй управл ющий выход блока управлени  соединен с входами обнулени  первого, второго и третьего двоичных умножителей, пр 0 мой выход дискриминатора соединен с управл ющим входом первой группы ключей и со знаковым входом- блока управлени , инверсный выход дискриминатора соединен с управл ющим входом вто5 рой группы ключей.

Блок управлени  содержит п ть элементов И, два счетных триггера, RS-триггер, формирователь импульсов и элемент ИЛИ, при этом первый вход

0 первого элемента И  вл етс  первым входом блока, выход первого элемента И соединен с первым входом первого счетного триггера и с S-входом RS-триггера, пр мой выход первого

5 счетного триггера соединен с первыми входами второго и третьего элементов И, инверсный выход первого счетного триггера соединен с первым входом второго счетного триггера и с

0 первым входом четвертого элемента И, вторые входы счетных триггеров соединены с шиной пуска, соединенной с первым управл ющим выходом блока, второй вход блока соединен с вторыми

5 входами третьего и четвертого элементов И, пр мой выход второго счетного триггера соединен с вторым входом второго элемента И, выход которого ,  вл ющийс  вторым управл ющим выходом блока, соединен с вторым входом первого элемента И, с R-входом RS-триггера и с первым входом п того элемента И, второй вход которого соединен со знаковым входом блока, выход RS-триггера соединен с третьими входами третьего и четвертого элементов И, выход третьего элемента И соединен с первым информационным выходом блока, выход четвертого элеме та И соединен с первым входом, а вы ход п того элемента И через формиро ватель импульсов - с вторым входом элемента ИЛИ, выход которого  вл ет с  вторым информационным выходом бл ка. На фиг. 1 приведена структурна  схема устройства; на фиг. 2 - выпол нение блока управлени . Устройство содержит генератор 1 опорной частоты, блок 2 управлени , двоичные умножители 3 и 4, счетчики 5 и 6, .реверсивный счетчик 7. дискриминатор 8, группы ключей 9 и 10, группу элементов ИЛИ 11, двоичный умножитель 12, делитель 13 част ты, RS-триггер И, ключ 15 и счетМик 16. Блок 2 управлени  содержит элемент И 17. счетные триггеры 18 и 19,элементы И 20-22, формирователь 23 импульсов, элемент ИЛИ 2k, RS-триггер 25, элемент И 2б. Работа блока 2 управлени  зак ючаетс  в следующем. С подачей сигнала на шину Пуск триггеры 18 и 19 устанавливаютс  в нулевое состо ние. При этом потенциалом выхода элемента И 2б открыва етс  элемент И 17. Одновременно сиг налом по шине Пуск в нулевое сост ние устанавливаютс  счетчики 5, 6, 7, 16, а потенциал выхода элемента И 26 блокирует работу двоичных умножителей 3, . 12. Первый же импульс F (t) через открытый элемент И 17 устанавливает триггеры 18 и 25 в единичное состо ние. При этом открываетс  элемент И 20 и импульсы генератора 1 поступают на су мирующий вход счетчика 7 и вход счетчика 5- Следующим импульсом F (t) триггер 18 устанавливаетс  в нулевое состо ние, а триггер 19 в единичное. При этом открываетс  элемент И 2 и импульсы генератора 1 поступают на вычитающий вход счетчика 7 и вхо счетчика 6. По окончании (i+l)-neриодаF (t), т.е. с поступлением тре тьего импульсаF (t), триггеры 18 и 19 устанавливаютс  в единичное состо ние , на выходе элемента И 26 по вл етс  потенциал, закрывающий элемент И 17, разблокирующий двоичныв умножители 3, , 12 и устанавливающий триггер 25 в нулевое сос56 то ние. Если дискриминатор 8 на пр мом выходе имеет единичное состо ние по окончании П+1 )-периода, на выходе элемента И 22 по витс  единичный сигнал, который, будучи сформированным по длительности формирователем 23, поступает через элемент ИЛИ на вычитающий вход счетчика 7. Устройство работает следующим об-i разом. В исходном состо нии счетчики 5, 6, 7 и двоичные умножители 3, 12 заблокированы сигналом управл ющего выхода блока 2 управлени , триггер 1 находитс  в состо нии О., в счетчике 16 записан код предыдущей разности первого пор дка сигнала f (t) С поступлением на вход блока управлени  2 очередного импульса Г (t)последний осуществл ет кодирование i-ro и i+1-го периодов. При этом результаты кодировани  числоимпульсные коды поступают соответственно на вход счетчиков 5 и 6, а также на входы реверсивного счетчика 7. В результате по окончании f+1-го периода коды в указанных счетчиках имеют значени  V oTi(1) Nj, foTi + i (2) (,) (3) где fg - частота генератора 1. Очевидно, что возможны два случа : , в первом случае обнуление реверсивного счетчика 7 в процессе вычитани  не происходит и дискриминатор 8 не срабатывает. Тем самым разрешающии потенциал, присутствующий на инверсном выходе дискриминатора 8, разрешает выдачу пр мого кода из реверсивного счетчика 7 через ключи 10 и элементы ИЛИ 11 на кодовые входы двоичного умножител  12. Во втором случае в процессе вычитани  реверсивный счетчик обнул етс , срабатывает дискриминатор 8 и на его пр мом выходе по вл етс  потенциал, открывающий ключи 9. Этот же потенциал подаетс  на блок 2 управлени  и по окончании (i+1) периода - на вход вычитани  реверсивного счетчика 7, тем самым осуществл етс  инкремент обратного кода в реверсивном счетчике 7, т.е. на кодовые входы 7 двоичного умножител  12 через ключи 9 и элементы ИЛИ 11 подаетс  дополнительный код числа, характеризующий разность соседних (i) и (i+1) периодов . По окончании (i+1) периода разблокировываютс  двоичные умножители 3. . 12. На выходе двоичного умножител  3 имеет место последовательность импульсов , средн   частота следовани  которых может быть выражена в виде З о где п - число разр дов счетчиков 5,6, 7 и двоичных умножителей 3, t, 12. С учетом (1) последнее выражение приобретает вид f - f о т; Э- 2 Выходна  частота двоичного умножители 3  вл етс  входной дл  двоичного умножител  k, поэтому выходна  частота последнего равна f - f OTj.TU-r Первый импульс f. устанавливает триггер l в состо ние 1 и выходные импульсы двоичного умножител  12 : поступают через открытый ключ 15 в счетчик 1б. Среднее значение частоты двоичного умножител  12 определ етс  выражением f- f о()/ts f,2 . Импульсом переполнени  делител  частоты триггер 1 устанавливаетс  в состо ние тем самым прекращаетс  подача импульсов f-,2 счетчик 1б. Очевидно, что ключ 15 открыт в течение переменного интервала Т- -l где К - коэффициент делени  делител 113 частоты. Последнее выражение с учетом ( 5) .принимает вид 75 Т. .Т. Число в счетчике 16 определитс  выражением , С учетом (6) и (7) , п ., .. N - (F:,, -F,) С8) Таким образом, код в счетчике 16 по окончании цикла пропорционален разности первого пор дка решетчатой функции. Знак разности определ етс  состо нием выходов дискриминатора 8. Все элементы устройства возвратились в исходное состо ние и оно готово к очередному циклу. 2 КРУИз (8) следует, что при К тизна преобразовани  (точность) предлагаемого и известного устройства одинакова и равна . Вместе с тем, в предлагаемом устройстве периоды Т- и Т- квантуютс  частотой f , а в известном - , т.е. при прочих равных услови х предлагаемое устройство допускает повышение частоты в К раз по сравнению с известным. Кроме того, техническа  реализаци  предлагаемого устройства проще за счет использовани  двоичных умножителей и отдельных счетчиков дл  квантовани  периодов. При этом существенно сокращаетс  объем св зей между элементами, а также число элементов . В насто щее врем  известна реализаци  двоичных умножителей в интегральном исполнении (К 155 ИЕ8), в то врем , как дл  реализации двоичного делител  нужен счетчик, п-кодовых ключей и, естественно, св зи между ними. Все это обуславливает более высокую надежность предлагаемого устройство по сравнению с известным.

Claims (2)

1. , 1. УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ПЕРВОЙ РАЗНОСТИ ЧАСТОТНО-ИМПУЛЬСНОГО СИГНАЛА, содержащее блок управ- !

   iления, первый вход которого соединён с входной шиной устройства, три счетчика, входы обнуления которых подклю-. чены к первому управляющему выходу ‘ блока управления, а счетный вход первого счетчика соединен с первым информационным выходом блока управления, генератор опорной частоты и делитель частоты, отличающееся тем, что, с целью расширения диапазона входных частот, упрощения и представления результата в числовой форме, ^тройство содержит реверсивный счетчик, три двоичных умножителя, дискриминатор, две группы ключей, группу элементов ИЛИ, RS-триггер и ключ, при этом первый информационный выход блока управления соединен с суммирующим входом реверсивного счетчика, а второй информационный выход с вычитающим входом реверсивного счетчика и со счетным входом второго счетчика, разрядные выходы первого и второго счетчиков соединены с кодо выми входами соответственно первого и второго двоичных умножителей, выход генератора опорной частоты соединен с вторым входом блока управления и с частотными входами первого и третьего двоичных умножителей, выход первого двоичного умножителя соединен с частотным входом второго двоичного умножителя, выход которого соединен с S-входом RS-триггера и через делитель частоты - с R-входом RS-триггера, прямой выход которого соединен с управляющим входом ключа, инверсные разрядные выходы реверсивного счетчика соединены с соответствующими входами дискриминатора и через пер- § вую группу ключей - с первой группой ~ входов группы элементов ИЛИ, прямые разрядные выходы реверсивного счетчика через вторую группу ключей соединены с второй группой входов группы элементов ИЛИ, группа выходов которой соединена с кодовым входом . Третьего двоичного умножителя, выход которого через' ключ соединен > со счетным входом третьего счетчика, первый управляющий выход блока управления соединен с входом обнуления реверсивного счтечика, второй управляющий выход блока управления соединен с входами обнуления первого, второго и третьего двоичных умножитепей, прямой выход дискриминатора· соединен с управляющим входом первой группы ключей и со знаковым входом блока управления, инверсный выход дискриминатора соединен с управляющим входом второй группы ключей .
2. 2. Устройство по π. 1, отличающееся тем, что блок уп

   SU J °<3675 равления содержит пять элементов И, два счетных триггера, RS-триггер, формирователь импульсов и элемент ИЛИ при этом первый вход первого, элемента И является первым входом блока, выход первого элемента И соединен с первым входом первого счетного триггера и с S-входом RS-триггера, прямой выход первого счетного триггера соединен с первыми входами второго и третьего элементов И, инверсный выход первого счетного триггера соединен с первым входом второго счетного триггера и с первым входом четвертого элемента И, вторые входы счетных триггеров соединены с шиной пуска, соединенной с первым управляющим выходом блока, второй вход блока соединен с вторыми входами третьего и четвертого элементов И, · прямой выход второго счетного триггера соединен с вторым входом второго элемента И, выход которого, являющийся вторым управляющим выходом блока, соединен с вторым входом первого элемента И, с R-входом RS-триггера и с первым входом пятого элемента И, второй вход которого соединен со знаковым входом блока, выход RS-триггера соединен с третьими входами третьего и четвертого элементов И, выход третьего элемента И соединен с первым информационным выходом блока, выход четвертого элемента И соединен с первым входом, а выход пятого элемента И через формирователь импульсов - с вторым входом элемента ИЛИ, выход которого является вторым информационным входом блока.