SU1145323A1 - Устройство дл функционального контрол систем управлени - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ФУНКВДОНАЛЬНОГО КОНТРОЛЯ СИСТЕМ УПРАВЛЕНИЯ., содержащее генератор импульсов, первый и второй аналого-цифровые преобразователи , блок вычитани , блок индикации и первый пороговый блок, выход которого подключен к входу блока индикации, информационные входы первого и второго аналого-цифровых преобразователей  вл ютс  первым и вторым информационными входами устройства соответственно, первый выход генератора импульсов соединен с тактовыми входами первого и второ- го аналого-цифровых преобразователей, отличающеес  тем, что, с целью повьппени  точности устройства , в него введены блок задержки, второй пороговый блок, ключ, блок делени , блок посто нной пам ти, . регистры первой и второй групп, умножитель , умножители первой и второй групп, сумматор, выход первого аналого-цифрового преобразовател  соединен с первым входом умножител  и с информационным входом одного из регистров первой группы, выходы и информационные входы регистров первой группы соответственно соединены и подключены к первым входам умножителей первой группы, выход умножител  и выходы умножителей первой группы соединены с входами первого слагаемого сумматора, второй выход генератора импульсов соединен со стробирующими входами регистров первой и второй групп и с входом Чтение блока посто нной пам ти, выходы которого подключены соответственно к вторым входам умножител  и умножителей первой группы и к первым входам умно э телей второй группы, выходы которых соединены с входами второго слагаемого сумматора, выход которого подклюkn чен к первому входу блока вычитани , к входу делител  блока делени , к входу второго порогового блока и к информационному входу одного регистра второй группы, выходы и входы регистров второй группы соответственно соединены и подключены к вторым входам умножителей второй группы , выход второго аналого-цифрового преобразовател  через блок задержки соединен с вторым входом блока вычитани , выход которого подключен к входу делимого блока делени , выход которого соединен с входом первого порогового блока, выход второго порогового блока соединен с управл ющим входом ключа, коммутируемый вход которого  вл етс  синхровходом уст- ройства, а выход соединен с управл ющим входом блока делени , объединённые входы Сброс регистров первой и второй групп  вл ютс  входом Сброс устройства.

Description

Изобретение относитс  к автомати ке и вычислительной технике и может быть использовано дл  функционально го контрол  линейных динамических систем, например систем управлени  летательных аппаратов в режиме их нормального функционировани . Известно устройство дл  функционального контрол  систем управлени  содержащее динамическую модель сиетем управлени ,блоки упреждени ,сум маторы, контур компенсации рассогла совани  упрежденных значений сигналов модели и системы, содержащий ограничитель и интегратор Cl. В пороговом блоке производитс  сравнение величины рассогласовани  упрежденных значений сигналов системы управлени  и эталонной модели, которое обусловлено отклонением пара метров системы, с предельным допусти мым значением этой величины. Недостаток этого устройства заклю чаетс  в снижении точности в услови  действи  помех, поскольку при этом точность определени  значений производных сигналов существенно понижает с . Наиболее близким по технической сущности к предлагаемому  вл етс  устройство дл  функционального контрол  систем управлени , содержащее генератор импульсов, первый и второй аналого-цифровые преобразователи, эталонную модель, блок вычитани , ограничитель, интегратор, пороговый блок и блок индикации, выход генератора импульсов соединен с тактовыми входами первого и второго аналогоцифровых преобразователей, информацнонный вход первого аналого-цифрово го преобразовател   вл етс  первым входом устройства и подключен к входу контролируемой системы управлени  выход которой соединен с информацион ным входом второго аналого-цифрового преобразовател ,  вл ющимс  вторым входом устройства, выход первого аналого-цифрового преобразовател  соединен с входом модели, выход которой подключен к первому входу блока вычитани , второй вход которого соединен с выходом второго аналогоцифрового преобразовател , выход блока вычитани  соединен с входами ограничител  и порогового блока, выход которого подключен к входу бло ка индикации. Выход ограничител  соединен с входом интегратора, выход которого подключен к I третьему входу блока вычитани , замыка  тем самым контур компенсации t2. Недостатком этого Iустройства  вл етс  невысока  точность устройства вследствие невозможности обнаружени  медленных изменений параметров контролируемой систе |1Ы. Цель изобретени  -г повьцпение точности устройства. I Указанна  цель достигаетс  тем, что в устройство, содержащее генератор импульсов, первый и второй аналого-цифровые преобразователи, блок вычитани , блок инди1|:ации и первый пороговый блок, выхо4 которого подключен к входу индикации, информационные входы первого и второго аналого-цифровых преобразователей  вл ютс  первым и вторым информационными входами устройства соответственно, первый выход генератора импульсов соединен с тактовыми входами первого и второго аналого-цифровьк преобразователей , введены блок задержки, второй пороговый блок, ключ, блок делени , блок посто ннойiпам ти, регистры первой и второй групп, умножитель, умножители первой и фторой групп, сумматор, выход первого аналого-цифрового преобразовател  соединен с первым входом умножител  и с информационным входом однфго из регистров первой группы, вфходы и информационные входы регистров первой группы соответственно соединены и подключены к первым входам умножителей первой группы, выход умйожител  и выходы умножителей перво группы соединены с входами nepBoj o слагаемого сумматора, второй генератора импульсов соединен с стробирующими входами регистров первой и второй групп и с входом Чтение блока посто нной пам ти, выходы которого подключены соответственно к вторым входам умножител  и умножителей первой группы и к первым входам умножителей второй группы, выход которых соединен с входами второго слагаемого сумматора , выход которого подключен к первому входу блока вычитани , к входу делител  блока делени , к входу второго порогового блок и к информационному входу одного регистра второй группы, выходы и вхоАы регистров второй группы соответственно соединены и подключены к вторым входам умнолсителей второй группы, выход второго аналого-цифрового преобразовател  через блок задержки соединен с вторым входом блока вычитани , выход которого подключен к выходу делимого блока делени , выход которого соединен с входом первого порогового блока, выход второго порогового блока соединен с управл ющим входом ключа, коммутируемый вход которого  вл етс  синхровходом устройства, а выход соединен с управл ющим входом блока делени ,объединенные входы Сброс регистров первой и второй групп  в лютс  входом Сброс устройства.

На чертеже изображена схема устройства .

На схеме обозначены генератор 1 импульсов, первый 2 и второй 3 аналого-цифровые преобразователи, блок вычитани , блок 5 индикации, первый пороговый блок 6, блок 7 задержки, второй пороговый блок 8, ключ 9, блок 10 делени , блок 11 посто нной пам ти, регистры первой 12 и второй 13 групп, умножитель 14, умножители первой 15 и второй 16 групп, сумматор 17 и контролируема  система 18 управлени .

Устройство работает следующим образом.

При включении питани  на вход Сброс устройства: поступает одиночный импульс, привод щий в исходное состо ние регистры первой 12 и второй 13 групп. С первого выхода генератора 1 импульсов на тактовые входы первого 2 и второго 3 аналого-цифровых преобразователей начинают поступать . тактовые импульсы. Текугцие значени  входного x(t) и выходного y(t) сигналов контролируемой системы управлени  преобразуютс  соответственно первым 5 и вторым 6 аналогоцифровыми преобразовател ми в цифровую форму и представл ют собой последовательность дискретных значений x(iT) и у (1Т), где i - номер такта Т - период квантовани , определ емый частотой следовани  тактовых импульсов с генератора 1 импульсов. С второго выхода генератора 1 импульсов импульсы поступают на вход Чтение блока 11 посто нной пам ти и на стро бирующие входы регистров первой 12 и второй 13 групп, синхронизиру  их работу. Дл  воспроизведени  эталонного сигнала, который должен быть на выходе контролируемой системы 18 управлени , в дискретные моменты времени 1Т используетс  ее дискретный аналог, передаточна  функци  которого V(Z) определ етс  с помощью операции Z-преобразовани 

oi.z

V{Z),2)W(P) JiO-i

(1)

z

1

.(К) (Z-1)

A,(PJ (2) (Р,Г 7

оператор интерпол ционного фильтра;

.-. /KU.ir WiPJ

передаточна  функци  эталонной контролируемой системы.

Коэффициенты d к р, в вьфажении (1) завис т от величины периода квантовани  Т, оператора интерпол ционного фильтра и коэффициентов ,и /5- передаточной функции контролируемой системы.

Расчет коэффициентов oi- и рдл  эталонной системы выполн етс  аналитически, их значени  занос тс  в блок 11 посто нной пам ти.

В соответствии с (1) сигнал на выходе дискретного аналога контролируемой системы в момент времени пТ

определ етс  соотношением S . п

ДпТ) ci. x(n.S-i)T + .)T

-° М4) Решение (4) при наличии накопленной информации о значени х х(1Т) и у (JT) в предшествукмцие моменты времени позвол ет определ ть эталонное значение сигнала на выходе контролируемой системы управлени  в данный момент времени.

По каждому тактовому импульсу, поступающему с первого выхода генератора 1 импульсов, цифровой код входного сигнала контролируемой системы с выхода первого аналого-цифрового преобразовател  2 поступает на первый вход умножител  14 и информационный вход одного регистра первой группы 12; по стробирующему импульсу , поступающему с второго выхода .генератора 1 импульсов, со всех регистров первой 12 и второй 13 групп считываетс  хран ща- с  информаци  в предшествукхцих значени х x(i Т) и у (j Т), записываетс  на последующие регистры и поступает на первые входы умножителей первой 15 и вторые входы умножителей второй 16 групп; по команде того же стробирун цего импульса с выходов блока 11 посто нной пам ти поступают на вторые входы умножител  14 и умножителей первой группы 15 и на первые входы умножителей второй группы 16 значени  cL и соответственно. Результаты пере множени  0 (т-1)т с выходов умножител  14 и умножителей первой группы 15 поступают на входы первого слагаемого еуммматора 17, а значени  /i-y (m-j)Tj с выходов умножителей второй, группы 16 поступают на входы второго слагаемого сумматора 17, на выходе которого оказываетс  определенным эталонное значение выходного сигнала контролируемой системы 18 у () в данный момент времени, записываемое в один из регистров второй группы 13. Сразу после включени  устройства регистры первой 12 и второй 13 групп обнул ютс , поэтому в первый такт работы сигнал на выходе сумматора 17 определ етс  лишь произведением значени  входного сигнала х(тТ) в данный момент на соответствующий коэффициент Ы,; в следующий такт работы УЗ(т Т) дл  вычислени  у (,т т; используютс  текущие значени  х(т Т) и записанные в одном из регистров первой группы 12 - значение х(т-1)Т, в одном из регистров второй группы 13 - значение у, (т-1) т. Результат на выхо де сумматора 17 определ етс  уже как сумма двух ненулевых значений, поступивших на входы первого слагаемого , и одного ненулевого значени , поступившего на один из входов второго слагаемого сумматора 17. По мере поступлени  стробируюпщх импульсов с генератора 1 импульсов все регистры первой 12 и второй -13 групп оказываютс  заполненными кодами дискретных значений x(iT) и ), определение значений у (тТ) осуществ л етс  с использованием всех составл ющих первого и второго слагаемого в соотношении (4). Так как на вход одного из.регистров первой группы 12 продолжают поступать коды дискретных значений x(iT), а на .вход одного из регистров второй 13 - значений ), регистры йервой 12 и второй 13 групп образуют IB устройстве две стековые пам ти, информаци  в которых посто нно обновл етс . В результате при работе устройства в каждый дискретный момент|времени 1Т на выходе сумматора 17 определ етс  эталонное значение выгодного сигнала контролируемой системы 18 yj(iT), которое в блоке 4 вычитани  сравниваетс  со значением реального выходного сигнала контр6лируе1 ой системы 1 8 управлени  у (1Т) в TOf же момент времени , поступающим на второй вход блока 4 вычитани  с выхода второго аналого-цифрового преобразрвател  3 через блок 7 задержки. задержки осуществл ет задержку сигнала y(i-T) на временной интервал 7, затрачиваемый на вычисление соответствующего значени  у(1Т). С вывода блока 4 вычитани  величина рассогласовани  4y(i-T) поступает на ход делимого блока 10 делени , на фход делител  которого поступает значение у (iT) дл  вычислени  в дискретные моменты времени относительной величины рассогласовани  . /(iTl-s а) ,..,(а) - ) Чтобы исключить некорректную операцию делени  на избежать по влени  больших погрешностей в определении cAy(iT) по ($) , выходной сигнал сумматора 17 yJ(iT) сравниваетс  во Втором пороговом блоке 8 с заданным значением - , и лишь в случае выполнени  услови  y,iT) I (6) с его выхода на управ: г ющий вход ключа 9 поступает сипал , открывающий ключ 9, который замьткс ет цепь синхровхода блока 10 дел4ни , разреша  тем самым выполнение с|перации делени  . Вычисленное в блоке 10 делени  значение относительного рассогласовани  (iT) характеризует количественно величину отклонени параметров контролируемой системы 18 управлени  от эталонных значений Оно поступает на вход первого порогового блока 6, где сравниваетс  с допустимым значением Результат {функционального контрол  в виде об исправности или неисправностей контротгаруемой системы 18 управлени  отражаетс  на блоке 5 индикации.

В предлагаемом устройстве повьшение точности функционального контрол  систем управлени  достигаетс  в резуль .тате исключени  аналоговой модели контролируемой системы и контура компенсации параметры которых подвержены дрейфу. Использование дискретного аналога дл  определени  эталонных значений на выходе контролируемой системы управлени  при соответствующем выборе периода квантовани  по времени входного сигнала Т обеспечивает более высокую точность функционального контрол .

В отличие от известных устройств контроль состо ни  систем управлени 

осуществл етс  не по абсолютной величине рассогласовани  реального и эталонного выходных сигналов системы , а по относительной величине рассогласовани  JV(5) . Эта величина несет информацию о количественных изменени х параметров контролируемой системы управлени  независимо от амплитуды входного сигнала. Кроме того, использование относительной величины рассогласовани  сигналов ofy(iT) позвол ет производить функциональный контроль систем управлени  и интегрирующими свойствами без применени  контура компенсации , поскольку относительна  величина оказьюаетс  ограниченной .

Claims (1)

1. УСТРОЙСТВО ДЛЯ ФУНКЦИОНАЛЬНОГО КОНТРОЛЯ СИСТЕМ УПРАВЛЕНИЯ., содержащее генератор импульсов, первый и второй аналого-цифровые преобразователи, блок вычитания, блок индикации и первый пороговый блок, выход которого подключен к входу блока индикации, информационные входы первого и второго аналого-цифровых преобразователей являются первым и вторым информационными входами устройства соответственно, первый выход генератора импульсов соединен с тактовыми входами первого и второго аналого-цифровых преобразователей, отличающееся тем, что, с целью повышения точности устройства, в него введены блок задержки, второй пороговый блок, ключ, блок деления, блок постоянной памяти, , регистры первой и второй групп, умножитель, умножители первой и второй групп, сумматор, выход первого аналого-цифрового преобразователя соединен с первым входом умножителя и с информационным входом одного из регистров первой группы, выходы и информационные входы регистров первой группы соответственно соединены и подключены к первым входам умножителей первой группы, выход умножителя и выходы умножителей первой группы соединены с входами первого слагаемого сумматора, второй выход генератора импульсов соединен со стробирующими входами регистров первой и второй групп и с входом Чтение блока постоянной памяти, выходы которого подключены соответственно к вторым входам умножителя и умножителей первой группы и к первым входам умножителей второй группы, выходы которых соединены с входами второго слагаемого сумматора, выход которого подключен к первому входу блока вычитания, к входу делителя блока деления, к входу второго порогового блока и к информационному входу одного регистра второй группы, выходы и входы регистров второй группы соответственно соединены и подключены к вторым входам умножителей второй группы, выход второго аналого-цифрового преобразователя через блок задержки соединен с вторым входом блока вычитания, выход которого подключен к входу делимого блока деления, выход которого соединен с входом первого порогового блока, выход второго порогового блока соединен с управляющим входом ключа, коммутируемый вход которого является синхровходом устройства, а выход соединен с управляющим входом блока деления, объединённые входы Сброс регистров первой и второй групп являются входом Сброс устройства.

   SU .... 1145323

   1 ι145323