SU1425644A1 - Устройство дл ввода аналоговой информации - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано дл  регистрации кривых при различных исследовани х. Цель изобд)етени  - повышение надежности устройства за счет синхронного накоплени  полезного сигнала. Устройство содержит блок дифференцировани  1, два аналого-цифровых преобразовател 

Description

(Л

выме

и1

to сл

О5 4

NJ

ьпуск

1

2,3, управл емый делитель частоты 4, элемент И 5, генератор импульсов 6 два счетчика 7,8, блок оперативной пам ти (ОЗУ) 9, делитель частоты 10 с переменным коэффициентом делени , сумматор 11, компаратор 12, элемен г ИЛИ 13, триггер 14, делитель часто ты 15, При первой реализации стационарного процесса в ОЗУ 9 записываю .- с  оцифрованные отсчеты аналого -ци Ь- рового преобразовател  2 и моменты времени, соответствующие этим отсчетам . Шаг квантовани  мен етс  в зависимости от производной по времени входной аналоговой величин с помощь

блока дифференцировани  аналого-цифрового преобразовател  3 и управл емого делител  частоты 4. Полное число отсчетов, записываемых в ОЗУ 9 при одной реализации, определ етс  емкостью счетчика 8, При повторных реализаци х шаг квантовани  первой реализации не измен етс  . Отсчеты раз.- личных реализаций, относ щиес  к одному и тому же моменту времени, накапливаютс  в ОЗУ 9 и усредн ютс  делителем частоты 10 с переменным коэффициентом делени . Синхронное накопление полезного сигнала снижает уровень шума при регистрации. 1 ил.

; 1

Изобретение относитс  к вычисли- тельной технике и может быть исполь|зовано дл  регистрации кривых при I различных исследовани х, i : Целью изобретени   вл етс  повышение надежности устройства за счет синхронного накоплени  полезного сигнала.

На чертеже показана функциональ- на  схема устройства, ; Устройство дл  ввода аналоговой .информации содержит блок 1 дифференцировани , первый 2 и второй 3 аналого-цифровые преобразователи, управл емый делитель 4 частоты, элемент И 5, генератор 6 импульсов, два счетчика 7 и 8, блок 9 оперативной пам ти Делитель 10 частоты с переменным коэффициентом делени , сумматор 11, компаратор 12, элемент ИЛИ 13, триг гер 14, делитель 15 частоты.

Устройство работает следующим образом .

Сигнал Запуск поступает на установочный вход триггера 14, выход которого разрешает запуск генератора 6 импульсов. Сигнал Запуск поступает также на вход делител  15 час тоты.

Регистрируемый аналоговый сигнал поступает одновременно на вход Первого аналого-цифрового преобразовател  2 и на вход блока 1 дифференцирова0

5

0

5

0

ни . с блока 1 дифференцировани  снимаетс  сигнал, пропорциональный скорости изменени  входного сигнала, Сигнал с выхода блока 1 дифференцировани  поступает на вход второго аналого-цифрового преобразовател  3.

В зависимости от величины производной входного сигнала измен етс  выходной код второго аналого-цифрового преобразовател  3, который поступает на вход управл емого делител  4 гастоты и определ ет коэффициент делени  последнего.

Импульсы генератора 6 импульсов поступают рЧерез элемент И 5 на счетный вход управл емого делител - 4 частоты Имп гльсы с управл емого делител  4 через элемент ИЛИ 13 поступают на вход запуска первого аналого-цифрового преобразовател  2, кроме того, импульсы с управл емого делител  4 частоты поступают на вход первого счетчика 8. Первый счетчик 8 обеспечивает формирование очередного адреса блока 9. С выходов первого аналого- цифрового преобразовател  2 информационный сигнал поступает на входы делител  10 частоты. Коэффициент делени  делител  10 частоты устанавливаетс  в зависимости от числа реализаций . С выхода делител  10 частоты сигнал поступает на вход сумматора 11. На другой вход сумматора 11 поступает

второе слагаемое из  чейки указанного адреса в блоке 9, При регистрации первой реализации в этой  чейке величина сигнала равна нулю. Просуммированный сигнал с выхода сумматора 11 записываетс  в ту же  чейку блока 9 оперативной пам ти Кроме того, по этому адресу в блок 9 записываетс  текущее врем  с выхода второго счет- чика 7, на вход которого поступает импульсна  последовательность с выхода генератора 6 импульсов

Таким образом записываетс  перва  реализаци  входного процесса с при- в зкой к времени. Причем в зависимости от крутизны входного сигнала мен етс  шаг квантовани .

Запись реализации прекращаетс  по заполнению первого счетчика 8, сиг нал переполнени  которого поступает на вход сброса триггера 14 и на вход обнулени  второго счетчика 7, Триггер 14 и делитель 15 частоты возвращаютс  в исходное состо ние. Выходной сиг нал триггера 14 запрещает работу генератора 6 импульсов,

По второму импульсу запуск а, по ступающему на вход делител  15 частоты,на его выходе по вл етс  сигнал запрета, который поступает На входы блока 9 и элемента И 5.

Элемент И 5 прекращает поступление импульсной последовательности на. управл емый делитель 4 часто гы. Запись текущего времени в блок 9 прекращаетс ,

В момент начала регистрации второй реализации из блока 9 в сумматор 11 подаютс  значени  величин сигнала первой реализации. Одновременно в компаратор 12 с выхода блока 9 подаетс  код времени, в который произведена запись сигнала, наход щегос  в  чейке по этому же адресу в блоке 9,

В сумматоре 11 происходит суммирование сигналов регистрируемой реализации с предыдущими. После этого регистрируемый сигнал с выхода сумматора 11 поступает в ту же  чейку па- м ти. Кроме того, с выхода делител  10 частоты поступает код амплитуды предыдущих реализаций в сумматор 11 и код времени в компаратор 12, На второй вход компаратора 12 поступает текущее врем  с выхода второго счетчика 7, Как только текущей врем  совпадает с кодом времени из блока 9 вырабатываетс  импульс-, который через элемент ИЛИ 13 стробирует первый аналого-цифровой преобразователь 2, Оцифрованное значение входного сигнала с выхода первого аналого-цифрового преобразовател  2 проходит через делитель 10 частоты и поступает на один из входов сумматора I1, Затем процесс повтор етс  вновь, но запись производитс  по следующему адресу. Так будет записана сумма нескольких реализаций во временных точках, закодированных по первой реализации. После окончани  регистрации в блоке 9 зафиксирована усредненна  реализаци  и ее временной код.

Таким образом, при регистрации стационарных процессов в зависимости от изменени  крутизны входного сигнала мен етс  шаг квантовани . Ошибки , обусловленные шумом, уменьшены за счет синхронного накоплени  и усреднени  сигналов в точках квантовани .

Claims (1)

1. Формула изобретени 

   Уст,ройство дл  ввода аналоговой информации, содержащее блок дифференцировани , два аналого-цифровых преобразовател , блок оперативной пам ти, управл емый делитель частоты, два счетчика и генератор импульсов, выход которого соединен со счетным входом второго счетчика, выходы которого соединены с информационными входами первой группы блока оперативной пам ти., выходы первой и второй групп которого  вл ютс  информационными выходами устройства, информационный вход первого аналого-цифрового преобразовател  объединен с входом блока дифференцировани  и  вл етг с  информационным входом устройства, выход блока дифференцировани  соедине с входом второго аналого-цифрового преобразовател , выходы которого соединены с управл ющими входами управл емого делител  частоты, выход которого соединен с суммирующим входом первого счетчика, выходы которого соединены с адресными входами блока оперативной пам ти, отлич аю- щ е е с   тем, что, с целью повышени  надежности за счет синхронного накоплени  полезного сигнала, в устройство введены делитель частоты, сумматор, компаратор, триггер, элемент И, делитель частоты с перемен-

   ным коэффициентом делени  и элемент ИЛИ, выход которого соединен с входом запуска первого аналого-цифрового преобразовател , информационные вы ходы и выход готовности которого соединены соответственно с информадион - ными входами и управл юЕим входом де/1ител  частоты с переменным коэффи-

   И, выход которого соединен с тактирующим входом управл емого делител  частоты, выход триггера соединен с входом генератора импульсов, выход

   циентон делени , информационные выхог ной пам ти и первым входом элемента ды групп которого соединены с инфор мАционнымн входа1 1и первой группы сумматора , выходы которого соединены с информационныг-ш входами второй группы

   блока оперативной пам ти, информацион-.| которого соединен с вторым входом ные вькоды первой и второй группы ко-i элемента И, первый информационный торого соединены соответственно с информационными входами второй rpynniw сумматора и входами первой группы ксм паратор , вьглод которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом упвыход делител  частоты с переменным коэффициентом делени  соединен с входом записи блока оперативной пам ти, 2Q второй информационный выход делител  частоты с переменным .коэффициентом делени  соединен с управл ющим входом первого счетчика.

   равл емого делител  частоты, выход переполнени  первого счетчика соед

   нен с входами сброса триггера и второго счетчика, выходы которого соединены с входами второй группы компаратора , установочный вход триггера объединен с входом делител  частоты и  вл етс  входом запуска устройства, выход делител  частоты соединен со стробирующим входом блока оператив-

   И, выход которого соединен с тактирующим входом управл емого делител  частоты, выход триггера соединен с входом генератора импульсов, выход

   ной пам ти и первым входом элемента

   которого соединен с вторым входом элемента И, первый информационный

   которого соединен с вторым входом элемента И, первый информационный

   выход делител  частоты с переменным коэффициентом делени  соединен с входом записи блока оперативной пам ти, второй информационный выход делител  частоты с переменным .коэффициентом делени  соединен с управл ющим входом первого счетчика.