SU1474848A1 - Преобразователь кода во временной интервал - Google Patents

Abstract

Изобретение относитс  к цифровым системам автоматического управлени  и обработки информации. Цель изобретени  - повышение точности преобразовани  за счет устранени  временной задержки начала преобразовани  относительно момента поступлени  тактового импульса. Преобразователь содержит генератор эталонной частоты 1,фазовый детектор 2, временной дискриминатор 3, фильтр нижних частот 4, управл емый генератор 5, делитель частоты 6, триггер 7, счетчик импульсов 8, блок сравнени  кодов 9, регистр 10. Поставленна  цель достигаетс  применением управл емого генератора, запускаемого стартовым импульсом, со стабилизацией частоты генерации. Преобразователь формирует прецизионный временной интервал, пропорциональный входному коду и начинающийс  в момент прихода стартового импульса. 5 ил.

Description

Јь к

Изобретение относитс  к цифровым системам автоматического управлени  и обработки информаци  и может быть использовано в радиолокационных и радионавигационных системах, в частности в цифровых генераторах опорных сигналов систем автосопровождени  объектов по дальности.

Цель изобретени  - повышение точ ности преобразовани .

На фиг.1 изображена функциональна  схема преобразовател  кода во временной интервал; на фиг.2 - временные диаграммы его работы; на фиг.З - функциональна  схема фазово- го детектора и график его рабочей характеристики; на фиг.4 - функциональна  схема временного дискриминатора; на фиг.З - функциональна  схема управл емого генератора.

Преобразователь шда во временной интервал содержит генератор 1 эталонной частоты, фазовый детектор 2, временной дискриминатор 3, фильтр 4 нижних частот, управл емый генера- тор (УГ) 5, делитель 6 частоты, триггер 7, счетчик 8 импульсов, блок 9 сравнени  кодов, регистр I0f входную 11 и выходную 12 шины, ,

Преобразователь кода во времен- ной интервал работает следующим образом .

Исходное состо ние преобразовател  кода во временной интервал определ етс  выходным напр жением триггера 7, уровень логической 1 с инверсного выхода которого (фиг.26) поддерживает нулевые данные на выходе делител  6 частоты (фиг.2е), временного дискриминатора 3 (фиг.2п), счетчика 8 импульсов (фиг.2с), блокиру  работу перечисленных блоков, а уровень логического О с пр мого выхода триггера 7 (фиг.2в) блокирует работу УГ 5 (фиг.2д). Момент начала преобразовав ни  кода во временной интервал соответствует моменту прихода стартового импульса, поступающего на входную шину 11 (фиг.2а), а момент окон- чани  преобразовани  (момент формировани  выходного импульса схемы 9 сравнени ) (фиг.2т) задаетс  величиной кода, поступающего на входы блока 9 сравнени  кодов из задатчика кода - регистра 10.

Стартовый импульс измен ет состо ни  выходов триггера 7 на про- тивоположные, снима  блокировку с

делител  6 частоты, временного дискриминатора 3,счетчика 8 импульсов, и запускает УГ 5.

Импульсы УГ 5 (фиг.2д) заполн ют счетчик 8 импульсов,поступа  на его счетный вход (фиг.2с). В то же врем  система ФАПЧ, состо ща  из делител  6 частоты, фазового детектора 2, временного дискриминатора 3, фильтра 4 нижних частот, УГ 5, поддерживает посто нными величину и знак рассогласовани  фазы импульсов эталонного генератора 1 и фазы импульсов УГ 5.

Фаза импульсов УГ 5 отражаетс  временным положением импульсов,снимаемых с выхода делител  6 частоты, фаза импульсов эталонного генератора 1 - временным положением его выходных импульсов.

Фазовый детектор 2, сравнива  временное положение импульсов эталонного генератора 1 (фиг.2г) и временное положение импульсов с выхода делител  6 частоты (фиг.2е), формирует на первом выходе импульсы, длительность которых пропорциональч на времени совпадени  сравниваемых входных импульсов (фиг.2ж).

Возникающее под действием различных факторов (например, климатических ) фазовое рассогласование импульсов эталонного генератора 1 и УГ 5 пропорционально измен ет длительности импульсов на первом выходе фазового детектора 2, т.е. отражает величину фазового рассогла- совани , отрабатываемого ФАПЧ. Поэтому формируемые на первом выходе фазового детектора 2 импульсы условно названы импульсами рассогласовани . Знак рассогласовани  определ етс  уровнем напр жени  на втором выходе фазового детектора 2 (фиг.2з). Случаю опережени  импульсами делител  6 частоты импульсов эталонного генератора 1 соответству . ет уровень логической 1, а случаю отставани  импульсов делител  6 частоты от импульсов эталонного генератора - уровень логического О на втором выходе фазового детектора 2. Термин опережение употребл етс  дл  случа , когда фронты импульсов эталонного генератора 1 совпадают с импульсами уровн  логической 1 на выходе делител  6 частоты, термин отставание - когда фронты импульсов эталонного генератора 1 совпадают с импульсами уровн  логического О на выходе делител  6 частоты .

Информаци  о длительности первого из выходных импульсов фазового детектора 2 (первоначальное рассогласование ) хранитс  в пам ти временного дискриминатора 3. Длительность каждого из последующих импуль- сов с первого выхода фазового детектора 2 сравниваетс  во временном дискриминаторе 3 с первоначальным рассогласованием.

Пропорционально разности длитель- ности первого и текущего импульсов и в соответствии со знаком рассогласовани  измен етс  уровень напр жени  на выходе временного дискриминатора 3 (фиг.2п):

ивь..вд к м -4-г.(-1)2,

АЪ „ - Of

де

„ 25

длительность импульсов первоначального рассогласовани ;

Јt - длительность импульса текущего рассогласовани ; ,п К Вд - коэфициент передачи временного дискриминатора; Z - показатель степени, соответствующий знаку рассогласовани  (принимает значение О или 1).

35

Соответственно изменению уровн  напр жени  на выходе временного дискриминатора 3 измен етс  уровень напр жени  на выходе фильтра 4 нижних частот (входное напр жение УГ 5) (фиг.2р)

45

50

иф(р)-ъ u6A (t)3J,

выходное напр жение

фильтра 4 нижних частот; передаточна  функци  фильтра 4 нижних частот;

изображение по Лапласу выходного напр жени  временного дискриминатора; операци  обратного 55

преобразовани  Лапласа, змен ютс  частоты ге- ьсов УГ 5, приближа 

текущее временное рассогласование импульсов на первом и втором входах фазового детектора 2 к первоначальному:

fvr(t) f

О 1Г

+ КоГ lUCt),

Q

5 0

5

п

5

5

0

5

где К vr - коэффициент передачи

УГ 5;

U(t) - выходное напр жение фильтра 4 нижних частот; f о УГ частота генерации импульсов УГ 5, соответствующа  нулевому напр жению на его входе. В момент равенства значений выходного кода счетчика 8 импульсов и входного преобразуемого кода, хран щегос  в регистре 10, блок 9 сравнени  кодов вырабатывает выходной импульс (фиг.2т), который устанавливает в исходное состо ние триггер 7, блокиру  тем самым работу преобразовател  кода во временной интервал до прихода очередного стартового импульса и формиру  на выходной шине 12 сигнал окончани  временного интервала.

Таким образом, преобразователь кода во временной интервал обеспечивает повышение точности преобразовани  кода во временной интервал за счет ликвидации погрешностей преобразовани , вызванных во-первых , нестабильностью частоты импульсов управл емого генератора, заполн ющих преобразуемый временной интервал между импульсами запуска и окончани  преобразовател , во-вторых, отсутствием синхронизации стартового импульса и момента запуска управл емого генератора Точность преобразовани  кода во временной интервал определ етс  стабильностью частоты эталонного генератора 1„

Один из вариантов технической реализации вход щих блоков преобразовател  кода во временной интервал показан на фиг.З. Фазовый детектор 2 (фиг.За) включает элемент 13 совпадени  и D-триггер 14, при этом первый вход фазового детектора 2  вл етс  первым входом элемента 13 совпадени , а второй вход фазовогй детектора 2 - вторым входом элемента 13 совпадени . Длительность выходных импульсов элемента 13 совпадеи  отражает рассогласование фаз талонного генератора 1 и УГ 5. Знак ассогласовани  определ емс  уровнем апр жени  на выходе D-триггера 14 азового детектора 2„ Рабоча  харакеристика фазового детектора в кооринатах И , АИ изображена на фиг„3б, де 1 - длительность импульсов на ыходе элемента 13 совпадени , д - ременной сдвиг между импульсами этаонного генератора 1 и импульсами елител  6 частоты на входе элеента 13 совпадени , отражающий расогласование фаз, Т о - период имульсов эталонного генератора 1«

Т На участке характеристики О...-r

оложительным приращени м временноо сдвига ДФ соответствуют отрицаельные приращени  нтельности импульсов на выходе з кента 13 совпадени  фазового детектора 2. На

гр

участке характеристики ..вТ0 поожительным приращени м временного сдвига иЪ соответствуют положительные приращени  длительности импульсов на выходе элемента 13 совпадени  фазового детектора 2. Дл  устранени  неоднозначности преобразовани  используетс  D-триггер 14, с помощью которого фиксируетс  заданный участок характеристики, на котором производитс  преобразование дЈ в . При работе на участке

Тл

характеристики О...-j- производитс  инверси  знака выходного напр жени  временного дискриминатора 3 управл ющим напр жением с выхода D-триггера 14 фазового детектора 2.

Временной дискриминатор 3 преобразовател  кода во временной интервал (фиг.4) включает интегратор 15, аналого-цифровой преобразователь 16, регистры 17 и 18, триггер 19, блок 20 вычитани , цифроанало- говый преобразователь 21.

Интегратор 15 временного дискриминатора 3 может быть выполнен по схеме аналогового интегратора со сбросом. Вход сброса интегратора 15 объединен с его аналоговым входом. Передаточна  функци  интегратора описьюаетс  следующим уравнением:

1474848 где

10

15

20

25

30

40

50

K

где

16 п напр соот расс фазо

перв реги согл ет у реги

гист 35 мина ходи Назв сигн ра 7 гера тово ров 19 п

са п пре ( фи раз рас 17 спа сбр чив сти гла пос гер

45

55

W(p)

Ј« Р

коэффициент передачи интегратора ,

I Ti I То lUtf-Dt

5

0

5

0

0

0

где

U

О АЦП

U

срО

тл посто нна  времени интегрировани  интегратора 15;

опорное напр жение аналого-цифрового преобразовател  16; амплитуда импульсов рассогласовани  на выходе фазового детектора 2;

период следовани  импульсов эталонного генератора 1,

Аналого-цифровой преобразователь 16 производит квантование выходного напр жени  интегратора 15 в моменты, соответствующие спадам импульсов рассогласовани  с первого выхода фазового детектора 2.

Регистр 18 служит дл  хранени  первоначального рассогласовани , регистр 17 - дл  записи текущего рассогласовани  .Триггер 19 обеспечива- . ет управление записью информации в регистр 18.

В исходном состо нии  чейки регистров 17 и 18 временного дискри- 5 минатора обнулены, а триггер 19 находитс  в состо нии логической 1. Названные элементы заблокированы сигналом Лог.1 с выхода триггера 7. При измейении состо ни  триггера 7 на обратное (по приходу стартового импульса) блокировка регистров 17 и 18 по R-входам и триггера 19 по S-входу снимаетс .

Информаци  о длительности импульса первоначального рассогласовани , преобразуемого интегратором 15 (фиг02и) и аналого-цифровым преобразователем 16, по спаду импульса рассогласовани  заноситс  в регистр 17 временного дискриминатора 3. По спаду этого же импульса триггер 19 сбрасываетс  в О (фиг.2к), обеспечива  запись информации о длительности импульса первоначального рассогласовани  в регистр 18 и запреща  последующие срабатывани  этого триггера по тактовому С-входу.

Все последующие выходные импульсы фазового детектора 2, тактирующие

5

5

71

триггер 19, подтверждают состо ние логического О на его выходе, обеспечива  тем самым хранение занесенной в регистр 18 информации о длительности первоначального рассогласовани  (фиг.2л). Информаци  о длительности каждого из последующих импульсов рассогласовани  с выхода аналого-цифрового преобразовател  1 заноситс  в регистр 17 (фиг.2м), тактируемый выходными импульсами фазового детектора 2„

Блок 20 вычитани  вычисл ет разность со знаком длительностей первоначального (с выхода регистра 18) и текущего (с выхода регистра 17) рассогласований (фиг.2н).

Цифроаналоговый преобразователь 21 (фиг.2п) формирует выходное напр жение временного дискриминатора, уровень которого измен етс  в соответствии с изменением выходного код блока 20 вычитани , а направление изменени  определ етс  уровнем нала на входе управлени  цифроана- логового преобразовател  21 (с выхода триггера 14 фазового детекто- тора 2).

Управл емый генератор 5 пр моугольных импульсов (фиг.5) включает в свой состав стабилизатор 22 напр жени , элемент 23 совпадени , дроссель 24, конденсатор 25. Частота генерации счетных импульсов определ етс  параметрами дроссел  24 и конденсатора 25, а также типом микросхемы, используемой в качестве элемента 23 совпадени .

Стартовый импульс, преобразуемый триггером 7 в уровень напр же

ни  логической 1 (фиг.2в), поступает на второй вход УГ 5, создава  тем самым услови  дл  генерации пр моугольных импульсов на выходе УГ 50 Изменение уровн  напр жени  на первом входе УГ 5, вызываемое фазовым рассогласованием импульсов эталонно8

0

0

5

0

5

0

5

Claims (1)

1. го генератора 1 и УГ 5, вызывает пропорциональное изменение напр жени  на выходе стабилизатора 22 напр жени , а значит, измен етс  и уровень напр жени  питани  элемента 23 совпадени . Соответственно значению и направлению изменени  напр жени  питани  элемента 23 совпадени  измен етс  и частота генерации счетных импульсов УГ 5. Формула изобретени 

   Преобразователь кода во временной интервал, содержащий генератор эталонной частоты, выход которого соединен с первым входом фазового детектора, фильтр нижних частот, выход которого соединен с первым входом управл емого генератора, выход которого подключен к первому входу делител  частоты, выход которого соединен с вторым входом фазового детектора , счетчик импульсов,выходы которого соединены с соответствующими первыми входами блока сравнени  кодов, вторые входы которого подключены к соответствующим выходам регистра, а выход соединен с первым входом триггера, первый выход которого  вл етс  выходной шиной, отличающийс  тем, что, с целью повышени  точности преобразовани , в него введен временной дискриминатор, выход которого соединен с входом фильтра нижних частот, первый и второй входы соединены соответственно с первым и вторым выходами фазового детектора, а третий вход временного дискриминатора объединен с входом обнулени  счетчика импульсов и вторым входом делител  частоты и подключен к второму выходу триггера, второй вход которого  вл етс  входной шиной,а первый выход подключен к второму входу управл емого генератора, выход которого подключен к счетному входу счетчика импульсов.

   Bi

   s а

   7 н

   ч

   ог

   ДГ «

   Г

   л

   /

   h i

   s

   Фиг. 5