SU781708A1 - Преобразователь сдвига фаз в цифровой код - Google Patents

Description

(54) ПРЕОБРАЗОВАТЕЛЬ СДВИГА ФАЗ В ЦИФРОВОЙ КОД

1

.Изобретение относитс  к цифровой измерительной технике и может быть использовано в автоматизированных контрольно-испытательных системах дл  измерени  сдвига фаз в цеп х радиоэлектронных устройств и систем автоматики.

Известен цифровой фазометр, содержащий формирующие устройства, логические элементы, счетчики, генератор квантукндих импульсов, делители час тоты и блок управлени . Фазометр обеспечивает одновременное измерение периода и временного сдвига исследуемых колебаний с последующим автоматическим преобразованием этих двух измерений в непосредственный отсчет измер емого фазового сдвига. Ё Градусах с помощью двоичных умножителей частоты 1.

Недостатками устройства  вл ютс  сложность схемной реализации и дополнительна  погрешность измерений, обусловленна  погрешностью работы двоичных умножителей частоты, реальное врем  измерени  существенно превы шает период исследуемых колебаний.

Известно также цифровое устройство дл  измерени  сдвига фаз, содержат щее формирователи импульсов опорного

и фазоманипулированного. сигналов, два счетчика, три логических элемента И, логический элемент ИЛИ, генератор образцовой частоты, схему задержки,

5 блок управлени , делитель частоты, два управл емых делител  частоты и две вентильные группы, причем генератор образцовой частоты через первый и второй логические элементы И соеди 0 нен с двум  управл емыми делител ми частоты   одновременно через делитель частоты и первый счетчик - с первыми . входами вентильных групп, выход каждой из которых соединен с управл емым

tS делителем частоты, выходы делителей подключены через последовательно соединенные логический элемент ИЛИ и третий логический элемент И, второй вход которого через схему задержки

20 подключен к выходам формирователей импульсов, ко второму счетчику, а блок управлени  соединен с формирова- телем импульсов опорного сигнала, со вторыми входами вентильных групп,

25 входами управл еюлх делителей частоты , с первым и вторым логическими элементами И и с двум  счетчиками 12.

Недостаткс1МИ устройства  вл ютс  сравнительно большое реальное врем 

30 измерени , составл ющее до двух периодов исследуемого напр жени , и сложность схемной реализации, обусловленна  двухтактным режимом работы устройства и необходимостью применени  широкополосной схемы задержки . Кроме того, устройство имеет дополнительную погрешность преобразовани , завис щую от параметров схемы задержки, частоты исследуемого напр жени  и величины сдвига фаз.

11ель изобретени  - повышение точности измерени  и быстродействи .

Цель достигаетс  тем, что в преобразователь сдвига фаз в цифровой

код, содержащий два формировател 

импульсов, первый из которых соединен с первым входом блока управлени , три логических элемента И, генератор образцовой частоты, выход которого через делитель частоты и первый счетчик соединен с первым входом вентильной группы, соединенной по входу с управл емым делителем частоты, и второй счётчик, вход которого подключен к выходу одного из логических элементов И, св занного по входу с выходом блока управлени , введены реверсивный счетчик и выходной регистр, причем первый выход первого формировател  импульсов подключен к управл ющим входам первого счетчика и реверсивного счетчика, второй выход первого формировател  импульсов подключен ко второму входу вентильнойгруппы и к упра зл ю1дему входу второго счетчика, первый и второй выходы второго формировател  импульсов соединены соот BeTCfBeHHO с третьим и четвертым входами блока управлени , первый и второй выходы которого подключены к первым вход ciM второго и третьего ло1сических элементов И, соединенных вто1 ь1Ми своими входами с выходом делител  частоты, а выходами - со входами пр мого и обратного счёта рёверсивнОго счетчика, выход которого подключен ко второму входу первого логического элемента И, третий вход которого соединен через управл емый делитель частоты с выходом генератора образцовой частоты, четвертый и- п ты вьпсбда блдка управлени  ПОйКЛйчёны ко входам вьисодногО регистра, соединённого с выходом второго счетчика.

На чертеже приведена функционгшьна  рхема преобразовател .

Преобразователь сдвига фаз в цифрово;й код содержит первый формирователь 1 1 импульсов, второй формирователь 12 импульсов, блок 3 управлени , логическ ие элементы 4-6 И, генератор 7 образцовой частоты, делитель 8 частоты, первый счетчик 9, вентильную группу 10, управл емый делитель 11 частоты, второй счетчик 12, реверсивный счетчик 13 и выходной рёгистр 14.

Преобразователь работает следующим образом.

Опорное напр жение и подаетс  на вход формировател  1, на первом выходе которого формируетс  последовательность А коротких импульсов, соответствующих моментам положительных , переходов напр жени  Ug через ноль, на втором выходе - последовательность В коротких импульсов, соответствую1цих моментам отрицательных переходов напр жени  Ug через ноль. Исследуемое напр жение U, фазовый сдвиг Vj,

которого измер етс , подаетс  на вход формировател  2, на первом и втором выходах которого формируютс  соответственно- последовательности С и D коротких импульсов, аналогичные последовательност м А и в.

Каждый импульс последовательности А сбрасывает в ноль счетчик 9,. который подсчитывает число импульсов частоты счета f за интервал времени,

0 равный периоду Т опорного напр жени . Одновременно импульс последовательности А сбрасывает в ноль реверсивный счетчик 13, который подсчитывает число импульсов частоты счета f

5 за интервал времени t, пропорциональный фазовому сдвигу Ч . Частота счета f в п раз Меньше образцовой частоты fp генератора 7 (п - коэффициент делени  делител  8 частоты) . В ин тервале между очередными импульсами

последовательностей А и .В на первом выходе блока 3 управлени  формируетс  управл ющий импульс, длительность которого равна t. Этот импульс разрешает прохождение через логический

5 элемент И импульсов частоты счёта f на вход пр мого счета реверсивного счетчика 13, при нулевом содержании которого на первый вход логического элемента И 6 поступает сигнал запрета.

Таким образом, в течение положительного полупериода U счетчик 9 подсчитывает число импульсов N частоты f , а реверсивный счетчик 13 -

5 число импульсов N той же частоты, пропорциональное Ч . С приходом оче7 рёдного импульса последовательности В содержимое второго счетчика 12 переноситс  в выходной регистр 14.

Q Одновременно через вентильную группу 10 в управл емом делителе 11 устанавливаетс  коэффициент делени  равный N , а со второго и третьего выходов блока 3 на логические элементы 5 и 6 И поступают разрешающие сигналы. При этом на вход второго счетчика 12 проход т импульсы частоты счета fj fp/N, а на вход обратного счета реверсивного счетчика 13 проход т импульсы частоты счета f .

0 Логический элемент б И закрываетс  при достижении реверсивным счетчиком 13 нулевого состо ни , т.е. когда на вход обратного счета этого счетчика поступает число импульсов

Claims (2)

1. 5 частоты счета f равное N,j. Поскольку обратный счет осуществл етс  в реверсивном счетчике 13 с той же час тотой f , что и пр мой счет, то состо ние , счетчика от N,j до нул  измен етс  за врем  t. Поэтому число им пульсов, подсчитанное счетчиком 12, пропорционально фазовому сдвигу Чх и не зависит от частоты исследуемых напр жений. vt-t; При коэффициенте делени  делител  8 число импульсов N, подсчитанное счетчиком 12, соответствует фазовому сдвигу исследуемых напр жений в градусах. Информаци  о знаке фазового сдвиг поступает в выходной регистр с четвертого и п того выходов блока 3. Реальное врем  преобразовани  сдв га фаз в цифровой код не превышает одного опорного напр жени , а дополнительна  погрешность преобра зовани , обусловленна  задержкой импульса , длительность которого пропор циональна сдвигу фаз, отсутствует. Схемна  реализаци  преобразовател  существенно упрощаетс  благодар  ис ,ключению сложной схемы задержки и уп равл емого делител  с вентильной гру пой, содержащих около половины общег числа элементов. Введение новых элементов - реверсивного счетчика и выходного регистра , и новыхсв зей выгодно отличает предлагаемый преобразователь сдвига фаз в цифровой код от известного уст ройства, так как позвол ет вдвое уве личить быстродействие преобразовател уменьшить погрешность измерени  и, примерно в два раза, снизить стоимость преобразовател , благодар  упрощению его схемной реализации. Кроме того, в предлагаемом преобразователе код фазового сдвига при Кс1ждом измерении хранитс  в выходном регист ре в течение периода опорного напр жени , что позвол ет существенно улучшить процесс вывода информации. Предлагаемый преобразователь используетс  как при создании высокоточных цифровых фазометров, так и в составе автоматизированных испытательных сие тем дл  контрол  и исследовани  фазо вых характеристик сложных радиоэлектронных устройств и систем автоматики при существенном непосто нстве периода исследуемых напр жений. Формула изобретени  Преобразователь сдвига фаз в цифровой код, содержащий два формировател  импульсов, первый из которых соединен с первым входом блока управлени /три логических элемента И, генератор образцовой частоты, выход которого через делитель частоты и первый счетчик соединен с первщл входом-вентильной группы, соединенной по входу с управл емым делителем частоты , и второй счетчик, вход которого подключен к выходу одного из логических элементов И, св занного по входу с выходом блока управлени , отличающийс  тем, JTO, с целью повышени  точности измерени  и быстродействи , в него введены реверсивный счетчик и выходной регистр, причем первый выход первого формировател  импульсов подключен к управл ющим входам первого счетчика и реверсивного счетчика, второй выход первого формировател  импульсов подключен ко второму входу вентильной группы и к управл ющему входу второго счетчика, первый и второй выходы второго формировател  импульсов соединены соответственно с третьим и четвертым входами блока управлени , первый и второй выходы которого подключены к первым входам второго и третьего логических элементов И, соединенных вторыми своими входами с выходом делител  частоты, а выходами - со входами пр мого и обратного счета реверсивного счетчика, выход которого подключен ко второму входу первого логического элемента И, третий вход которого соединен через управл емый делитель частоты с выходом генератора образцовой частоты, четвертый и п тый выходы блока управлени  подключены ко входам выходного регистра, соединенного с выходом второго счетчика. Источники информации, прин тые 9О внимание при экспертизе 1. Метальников В.В. и др. Быстроействующий цифровой фазометр. - Автоетри , 1971, № 4 с. 116-121.
2. 2. Авторское свидетельство СССР 532059 кл. G 01 R 25/08, 1974.