SU819955A1 - Быстродействующий аналого-цифровойпРЕОбРАзОВАТЕль - Google Patents

Быстродействующий аналого-цифровойпРЕОбРАзОВАТЕль Download PDF

Info

Publication number
SU819955A1
SU819955A1 SU792764672A SU2764672A SU819955A1 SU 819955 A1 SU819955 A1 SU 819955A1 SU 792764672 A SU792764672 A SU 792764672A SU 2764672 A SU2764672 A SU 2764672A SU 819955 A1 SU819955 A1 SU 819955A1
Authority
SU
USSR - Soviet Union
Prior art keywords
axis
comparators
inputs
outputs
digital converter
Prior art date
Application number
SU792764672A
Other languages
English (en)
Inventor
Роман Вячеславович Боднар
Александр Федорович Денисов
Original Assignee
Предприятие П/Я Р-6856
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6856 filed Critical Предприятие П/Я Р-6856
Priority to SU792764672A priority Critical patent/SU819955A1/ru
Application granted granted Critical
Publication of SU819955A1 publication Critical patent/SU819955A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

(54) ББ1СТРОДЕЙСТВУЮЩИЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ
1
Изобретение относитс  к области радиоэлектроники и может быть использовано в измерительной и вычислительной технике.
Известен аналого-цифровой преобразователь (АЦП), в котором аналоговый сигнал записываетс  на мишени запоминающей электроннолучевой трубки (ЗЭЛТ), с которой затем считываетс  растром телевизионного типа и преобразуетс  в код. Использование ЗЭЛТ в АЦП позвол ет преобразовывать в код однократные процессы мксек и нсек диапазонов 1. Недостатками данного АДП  вл ютс  невысокие быстродействие и надежность.
Целью изобретени   вл етс  повышение быстродействи  и надежности АЦП.
Поставленна  цель достигаетс  тем, что в предложенный АЦП, содержащий согласующий блок, вычислительный блок, дополнительно введены п компараторов, соответствующих оси ординат на туннельных диодах п блоков управлени  соответствующих оси ординат, п шифраторов, генератор пилообразного напр жени , m компараторов, соответствующих оси абцисс на туннельных диодах , m блоков управлени , соответствующих
оси абцисс, m групп линий задержек по К линий задержек в каждой m (1 + к) п элементов И, т(1+к) регистров оперативной пам ти и блок перезаписи. Первые входы компараторов, соответствующих оси ординат
объединены и подключены к выходу согласующего блока, BTOpbie входы компараторов, соответствующих оси ординат, подключены к первым выходам соответствующих блоков управлени , вторые выходы которых подключены к управл ющим входам соответствующих шифраторов, а входы блоков управлени  подключены к управл ющим выходам блока перезаписи. Первые входы компараторов , соответствующих оси абцисс, объединены и подключены к выходу генератора пилообразного напр жени , запускающий вход которого подключен д выходу синхроимпульсов согласующего блока. Вторые входы компараторов, соответствующих оси абцисс , подключены к соответствующим блокам управлени , соответствующим оси абцисс , а выходы компараторов, соответствующих оси абцисс, подключены к входам соответствук )щих групп линий задержек, выходы которых, а также выход каждого компаратора , соответствующего оси абцисс, подключены к соответствующим оси абцисс входам соответствующих элементов И. п входы соответствующие оси ординат, объединены и подключены к выходам компараторов, соответствующих оси ординат, а п управл ющих выходов элементов И подключены к п управл ющим входам соответствующих регистров оперативной пам ти, п информационных входов которых подключены к выходам соотг ветствующих щифраторов. Информационные выходы регистров подключены к соответствующим входам блока перезаписи, сигнальные выходы которого подключены к входу вычислительного блока, m (1+к) информационных выхода блока перезаписи подключены к группам информационных входов блока перезаписи регистров оперативной пам ти . Управл ющий вход конца записи подключен к управл ющему входу генератора пилообразного напр жени .
На чертеже приведена структурна  схема устройства.
Быстродействующий АЦП содержит согласующий блок 1, компараторов 2, 3, соответствующих оси ординат, на туннельных диодах п блоков управлени  4, 5, соответствующих оси ординат, п схем щифраторов 6, 7, генератор пилообразного напр жени  8, m компараторов 9, 10, соответствующих оси абцисс на туннельных диодах, ш блоков управлени  11, 12, соответствующих оси абцисс m групп линий задержек 13-18 по К линий задержки, в каждой, m (1+К) « элементов И 19-22, т(1+/С) регистров оперативной пам ти 23-26, блок перезаписи 27 и вычислительный блок 28.
Исследуемый сигнал с выхода согласующего устройства поступает на первые входы компараторов, соответствующих оси ординат . Ранее сформированный в согласующем устройстве синхроимпульс запускает генератор 8. Генератор 8 формирует пилообразные импульсы, врем  нарастани  которых равно времени спада и которые подаютс  на входы компараторов, соответствующих оси абцисс. Опорные напр жени  компараторов соответствующих оси абцисс, также как и компараторов, соответствующих оси ординат , с увеличением номера компаратора увеличиваетс  на посто нную величину (щаг дискретизации). Дл  уменьщени  временного масщтаба используютс  высокочастотные линии задержки, которые объединены в группы таким образом, что задержки последующей линии задержки больще задержки предыдущей линии задержки на выбранный временный щаг (щаг дискретизации по оси X). Входы групп линий задержек подключены к выходам соответствующих компараторов . Генератор 8 компараторы, соответствующие оси абцисс, на туннельных диодах и высокочастотные линии задержки позвол ют получать минимальный щаг дискретизации на прот жении любого времени.
т. е. преобразовывать в код любые длительности исследуемых импульсов. При достижении исследуемого сигнала на входе компараторов , соответствующего оси ординаты по амплитуде уровн  срабатывани  компараторов , импульсы срабатывани  с выходов соответствующих компараторов поступают на входы элементов И и при совпадении по времени с одним из импульсов, поступающих с выходов компараторов, соответствующих оси абцисс, или линий задержек на вторые
входы элементов И, срабатывает соответствующий элемент И, который в регистре данной временной метки открывает входной коммутатор данного компаратора, соответствующий оси ординат, , и код мгновенного
значени  амплитуды исследуемого сигнала, фиксируемый данным компаратором, из щифратора этого компаратора переписываетс  в данный регистр. При срабатывании какогонибудь элемента И импульсом срабатывани , который по вл етс  на выходе этого
элемента, блокируютс  все остальные элементы и, таким образом, в регистр может быть записан только код одного щифратора . Длительность импульсов компарации, которые формируютс  на выходах компараJ торов, соответствующих оси абцисс и ординат и временные интервалы, формируемые лини ми задержки, выбираютс  с таким расчетом , что импульс компарации, всегда совпадает по времени, если не с последующим импульсом временной щкалы, то с предыдущим. Провалы исключены. Это, обеспечивает регистрацию кода каждого мгновенного значени  исследуемого сигнала, фиксируемого компараторами, соответствующими оси ординат. Коды регистров оперативной пам ти контролируютс  блоком перезаписи. После срабатывани  какого-нибудь компаратора соответствующего оси ординат или группы компараторов, соответствующих оси ординаты и записи соответствующих кодов мгновенных значений напр жений исследуемого
0 сигнала в регистры оперативной пам ти, этот компаратор или группа компараторов, соответствующих оси ординат, перевод тс  на новый уровень срабатывани  при помощи соответствующих блоков управлени , на управл ющие входы которых от блока nepes записи поступают сигналы, указывающие характер изменени  исследуемого сигнала , (рост или спад мгновенных значений напр жени ). Блоком управлени  также измен етс  и код соответствующего щифратора.
Новый код щифратора соответствует новому уровню срабатывани  соответствующего компаратора. Таким же образом измен ютс  и уровни срабатывани  компараторов, соответствующих оси абцисс, при помощи соответствующих блоков управлени  соответствующих оси абцисс. Только здесь не указываетс  характер изменени  сигнала на входах компараторов. Коды временных меток в регистры оперативной пам ти заносит
блок перезаписи, который измен ет их в соответствии с количеством сформированных пилообразных импульсов. После записи кодов исследуемого сигнала во все  чейки пам ти внешнего вычислительного блока, блок перезаписи вырабатывает импульс «Конец записи, который переводит генератор 8 в ждущий режим. АПЦ готово к следующему преобразованию.
Перед преобразованием и записью кодов исследуемого сигнала в пам ть вычислительного блока и после его записи производитс  калибровка АЦП калибровочными импульсами от внешнего калибратора. Вычислительный блок на основании преобразовани  АЦП калибровочных импульсов производ т коррекцию преобразовани  исследуемого сигнала и необходимого дл  оператора или последующих устройств обработку записанной и скорректированной информации.
Врем  переключени  туннельных диодов находитс  в пикосекундном диапазоне, что позвол ет преобразовывать сигналы нанои микросекундного диапазонв.
Исключение ЗЭЛТ повышает быстродействие и надежность АЦП.

Claims (1)

1. Измеритель переходных процессов R 79 12 АД - Каталог фирма Tektronix, 1979 (прототип).
fji
SU792764672A 1979-05-10 1979-05-10 Быстродействующий аналого-цифровойпРЕОбРАзОВАТЕль SU819955A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792764672A SU819955A1 (ru) 1979-05-10 1979-05-10 Быстродействующий аналого-цифровойпРЕОбРАзОВАТЕль

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792764672A SU819955A1 (ru) 1979-05-10 1979-05-10 Быстродействующий аналого-цифровойпРЕОбРАзОВАТЕль

Publications (1)

Publication Number Publication Date
SU819955A1 true SU819955A1 (ru) 1981-04-07

Family

ID=20827093

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792764672A SU819955A1 (ru) 1979-05-10 1979-05-10 Быстродействующий аналого-цифровойпРЕОбРАзОВАТЕль

Country Status (1)

Country Link
SU (1) SU819955A1 (ru)

Similar Documents

Publication Publication Date Title
US4283713A (en) Waveform acquisition circuit
US3662380A (en) Transient recorder
US4736189A (en) Method and apparatus for calibrating an analog-to-digital conversion apparatus
US4129864A (en) High speed, wide dynamic range analog-to-digital conversion
US4755951A (en) Method and apparatus for digitizing a waveform
US4833445A (en) Fiso sampling system
US4962380A (en) Method and apparatus for calibrating an interleaved digitizer
US4143365A (en) Device for the acquisition and storage of an electrical signal
US3733600A (en) Analog-to-digital converter circuits
US4799165A (en) Level detecting waveform sampling system
US5200933A (en) High resolution data acquisition
US4791404A (en) Predictive time base control circuit for a waveform system
US3818246A (en) Switching circuits particularly useful for analog-to-digital converters
EP0191478B1 (en) Measurement circuit for evaluating a digital-to-analog converter
SU819955A1 (ru) Быстродействующий аналого-цифровойпРЕОбРАзОВАТЕль
EP0145312B1 (en) Precision voltage reference for systems such as analog to digital converters
US4725748A (en) High speed data acquisition utilizing multiple charge transfer delay lines
US4535318A (en) Calibration apparatus for systems such as analog to digital converters
US5717349A (en) Wideband digital peak detector
EP0235899B1 (en) Predictive time base control circuit for a waveform sampling system
US4555692A (en) Error correcting apparatus for systems such as analog to digital converters
SU1014137A1 (ru) Аналого-цифровой преобразователь
SU773926A1 (ru) Устройство аналого-цифрового преобразовани
Althaus et al. Large-scale digitizer system, analog converters.[For use with drift chambers or scintillator-photodiode detectors]
EP0142298B1 (en) Calibration apparatus for systems such as analog to digital converters