SU781822A1 - Функциональный преобразователь - Google Patents
Функциональный преобразователь Download PDFInfo
- Publication number
- SU781822A1 SU781822A1 SU782719920A SU2719920A SU781822A1 SU 781822 A1 SU781822 A1 SU 781822A1 SU 782719920 A SU782719920 A SU 782719920A SU 2719920 A SU2719920 A SU 2719920A SU 781822 A1 SU781822 A1 SU 781822A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- inputs
- outputs
- elements
- encoder
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
(54) ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ
I
Изобретение относитс к автоматике и вычислительной технике и предназначу но дл механизации ручных методов синтеза логических схем в автоматизированных системах проектировани .
Известен функциональный преобразователь , содержащий дешифратор, триггер, элементы И, ИЛИ 1.
Недостаток устройства - невозможность представлени функции в виде полинома Жегалкина.
Наиболее близким к предлагаемому вл етс функциональный преобразователь , содержащий счетчик, триггер, элементы И, ИЛИ {2,
ч Недостатком устройства вл етс то, что оно не преобразует все функции в полиномиальную форму.
Цель изобретени - расширение функциональных возможностей за счет преобразовани любой функции в полином Жегалкина,
Поставленна цель достигаетс тем, что преобразователь содержит коммутатор, шифратор, 2 .счетныхтриггеров , где п - число аргументов функции, 2 - 1 элементов И, причем вЁзходы счетчика соединены с входами шифратора и с управл ющими входами
коммутатора, информационные входы которого вл ютс входами преобразовател , а выход соединен е входом первого счетного триггера и с первыми входами элементов И, вторые входы которых подключены к выходам шифратора, выход каждого элемента И соединен с входом соответствующего счетного триггера, выходы счетных
10 триггеров вл ютс выходами преобразовател .
Кроме того, шифратор содержит 2 - 1 элементов И, где 2 - число входов преобразовател , и, п элемен 5 тов НЕ, входы которых вл ютс входами .шифратора, причем входы 1-го (i 1,,,,, ) элемента И соединены с выходами элементов (k - номера нулевых разр довjчисла
20 1).
Блок формировани результата содержит 2 счетных триггера, выходы которых вл ютс выходами блока
25 формировани результата, и 2 - 1 элементов И б, первый вход каждого из которых соединен с управл ющим входом блока и с входом последнего счетного триггера 7, второй вход
30 вл етс входом блока формировани результата, a выход соединен с ВХОДОМ соответствующего триггера. На фиг. 1 представлено предлагаемое устройство; .на фиг. 2 - шифратор . Устройство состоит из преобразовател 1, выходов преобразовател 2, счетчика 3, коммутатора 4, шифратора 5, элементов И б, счетного триггера 1, элементов НЕ 8. Устройствоработает следующим образом. Исходна логическа функци задаетс в виде таблицы истинности.Значе ни функций на двоичных наборах пода ютс на соответствующие входы 1 разр да. Значение функции на 1-м наборе подаетс на 1+1 вход F (х ,xj, .. .х,) АО + AjX..+ -tA,lXn+Anч з -l J An,,. .. nvn-D/2. . , .A2, ,,,, x где А - значени коэффициентов, соответствуннаие вхождению конъюнкции в многочлен (при 1) . Значени выходной информации соот ветствуют значени м коэффициентов {А следующим образом. i-му вькоду ставим в соответствие п-разр дное двоичное число, соответствующее дес тичному эквиваленту чис 1-1 (так как нумераци выводов идет номера 1). В рассматриваемом двоично коде k переменных вход т в пр мой форме и п - ,k в инйерсной (k 0) . Значение сигнала 1 на 1-ом наружном выводе соответствует вхождению в канонический многочлен коньюкции из k букв,вход щих в двоичный код в виде, например, дл п 3, Например, если на шине результа двоичный код 10100101, это соответ ствует каноническому многочлену ви k ,, . Таким образом, двоичный код на выходах 2 однозначно определ ет ви канбнического многочлена дл задан логической функции. . : , Шифратор прои.зводит преобразование двричных кодов, поступающих с выходов двоичного счетчика в промежуточные многочлена. Значени сигналов на выходе шифратора соответствуют значени м выводов результатов, т.е., если 1-му выходу шифратора поставить в соответствие п-разр дное двоичное число, соответствующее дес тич|юму эквиваленту числа 1-1 (так как нумера-, ци вьюодов идет с номеЬа 1), то в двоичном коде k переменных вход т в пр мой,форме и п - k в инверсной ( k б;п) ,K42-- K).YK4i-Yn. Логическа функци на 1-ом выходе шифратора имеет вид Значениесигнала 1 на 1-ом выходе сЬответствует вхождению в канонический многочлен конъюнкции из k букв,, вход щих в двоичный -код в пр мом виде, т.е. Yj,,Y2... ., (где Х X Например, дл п 3 Если на входе дешифратора, например , код 010, то на выходе будет код ООН, 001, что соответствует промежуточному многочлену вида k Xj- XjXg 4. Счетные триггеры предназначены дл сложени по модулю 2 промежуточных многочленов, соответствующих конституентам 1 исходной логической функции. Результат формируетс в 2 такте. Значение исходной функции на всех двоичных наборах (в пор дке возрастани номеров) подаютс на входы 1. Счетчик 3 формирует последовательность двоичных наборов. Дл каждого из них в шифраторе 5 определ етс вид промежуточного многочлена. Если на рассматриваемом наборе исходна функци принимает значение 1 (сигнап на выходе комМутатора 4 С 1), то промежуточный многочлен записываётс в счетные триггё| ы, где производитс его суммирование по модулю 2 с результатом предыдущего суммировани (в исходном состо нии содержимое триггеров 00..,0). По окончании 2 тактов на выходах триггеров получаетс результат преобразовани .
В таблице приведен пример дл п 3 преобразование функции F x XjrXjVЯ, XjXjVic xjx, (сигнал
Claims (3)
1.Функциональный преобразователь содержащий счетчик, о т л и.ч а ющ и и с тем, что, с целью расширени функциональных возможностей за счет преобразовани любой функции в полином Жегалкина, он содержит коммутатор, шифратор, 2 счетных триггера, где п - число аргументов функции, 1 элементов И, причем выходы счетчика соединены с входс1ми .шифратора и с управл кицими входами коммутатора, информационнвге входы которого вл ютс входами преобразовател , а выход соединен с входом первого счетного триггера и с первыми входами элементов И, вторые входы которых подключены к выходам шифратора, выход каждого элетлента И соединен с входом соответствующего счетного триггера, выходы счетн1Ж триггеров вл ютс выходами преобразовател .
2.Преобразователь по п, L, о тличающийс тем, что .шифратор содержит 2 - 1 элементов И,
H.I шинё йУходних данных 00110010) в канонический многочлен F . (сигнал на шине результата 00100001),
Применение функционального преобразовател позвол ет механизировать ручные методы синтеза .логических структур и преобразовывать логические функции: и канонический многочлен, уменьшать трудоемкость преобразований, увеличивать достоверность и надежность.
и п-элементов НЕ, входы которых вл ютс входами шифратора, причем входы i-oro (i 1,...,2 - 1) элемента И соединены с выходами k-тых элементов НЕ (k-номера нулевых раз0 р дов числа i).
3. Преобразователь по п. 1, о тл-ич а ю щ ий с тем, что блок формировани результата содержит 2 счетных 7 триггера, выходы которых
5 вл ютс выходами блока формировани результата, и 2 - 1 элементов И 6,. первый вход каждого из которых соединен с управл ющим входом блока и с входом последнего счетного 7
0 триггера, второй вход вл етс входом блока формировани результата, а выход соединен с входом соответствующего счетного триггера.
Источники информации,
5 при И тые во внимание при экспертизе
1,Селлерс Ф. Методы обнаружени ошибок в работе ЭЦВМ. М., .Мир, 1972, с. 252, фиг. 134.
2.Там же, с. 202, фиг, 11.2 .
0 прототип).
n
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782719920A SU781822A1 (ru) | 1978-12-19 | 1978-12-19 | Функциональный преобразователь |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782719920A SU781822A1 (ru) | 1978-12-19 | 1978-12-19 | Функциональный преобразователь |
Publications (1)
Publication Number | Publication Date |
---|---|
SU781822A1 true SU781822A1 (ru) | 1980-11-23 |
Family
ID=20808195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782719920A SU781822A1 (ru) | 1978-12-19 | 1978-12-19 | Функциональный преобразователь |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU781822A1 (ru) |
-
1978
- 1978-12-19 SU SU782719920A patent/SU781822A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Agrawal et al. | On modulo (2 n+ 1) arithmetic logic | |
SU781822A1 (ru) | Функциональный преобразователь | |
SU437069A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
SU368598A1 (ru) | Преобразователь двоично-десятичного кода «12222» в унитарный код | |
SU758510A1 (ru) | Аналого-цифровой преобразователь | |
SU450162A1 (ru) | Перестраиваемый фазо-импульсный многоустойчивый элемент | |
SU433474A1 (ru) | Устройство для преобразования кодов | |
SU898609A1 (ru) | Преобразователь напр жение-код с коррекцией динамической погрешности | |
SU401994A1 (ru) | УСТРОЙСТВО дл ОПРЕДЕЛЕНИЯ МИНОРАНТ ДВОИЧНЫХ КОДОВ | |
SU752340A1 (ru) | Устройство дл контрол информации | |
SU661548A1 (ru) | Отсчетное устройство | |
GB2149162A (en) | Fixed point to floating point conversion | |
SU374595A1 (ru) | ВСЕСОЮЗН/лЯ I ПАТЕНТКО-ИКьл-- HA": | |
SU367540A1 (ru) | Цифровой функциональный преобразователь последовательного типа | |
RU2248094C2 (ru) | Устройство преобразования из десятичной системы счисления в двоичную | |
SU732853A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный и обратно | |
SU742923A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный код | |
SU406196A1 (ru) | Цифровое центрирующее устройство | |
SU432487A1 (ru) | Преобразователь двоично-десятичного кода в унитарный код | |
SU902248A1 (ru) | Устройство дл преобразовани интервала времени в цифровой код | |
SU525944A1 (ru) | Преобразователь двоичного кода в дес тичный | |
SU750721A1 (ru) | Аналого-цифровой преобразователь | |
SU758171A1 (ru) | Цифровой вычислитель функций синуса и косинуса | |
SU1709302A1 (ru) | Устройство дл выполнени операций над элементами конечных полей | |
SU744544A1 (ru) | Устройство дл преобразовани кодов |