SU1156067A1 - Устройство дл вычислени @ - Google Patents

Abstract

УСТРОЙСТВ) ДЛЯ ВЫЧИСЛЕНИЯ logjZ, содержащее первый, второй и третий регистры сдвига и блок управлени , состо щий из генератора импульсов , вычитающего счетчика, первого и второго R5-триггеров, первого , второго и третьего элементов И, отличающеес  тем, что, с целью повьшени  точности вычислени , в него введены первыр и второй сумматоры-вычитатели, блок сравнени , первый и второй,шифраторы, накапливающий сумматор, группа элементов И и элемент НЕ, в блок управлени  введены дешифратор нул , трехвходовый элемент И, четвертый элемент И, элемент НЕ, первый, второй, третий и четвертый элементы задержки, причем информационный выход первого регистра сдвига соединен с первым информационным входом первого сумматоравычитател , второй, информационный вход которого объединен с первым информационным входом второго регистра сдвига и подключен к входу единичного потенциала устройства, информационные выходы первого регистра сдвига соединены поразр дно с информацион1|ы4и входами элементов И группы, выходы которых подключены к первому информационному входу второго сумматора-вычитател , выход которого соединен с первым информационным входом блока сравнени , второй информационный вход которого подключен к выходу первого cj-мматора-вычитател , выход неравенства блока сравнени  соединен с управл ющими входами первого и второго сумматоров-вычитателей, через элемент НЕ - с разрешающим входом первого шифратора и с разрешающим входом второго шифратора, информационный выход третьего регистра сдвига подключен к информационным входам первого и второго шифраторов, выходы которых соединены с информа (Л ционным входом накапливающего сумматора , выход которого подключен к выходу устройства, информационный второго регистра сдвига соединен с вторым информационным входом второго сумматора-вычитател , информационный вход первого регистра сдвига подключен к входу аргумента устел ройства, причем в блоке управлени  Од выход генератора импульсов соединен о а с nepBbw входом трехвходового элемента И, выход которого подключен к -ч1 первым входам первого и второго элементов И группы,второй вход второго элемента И соединен с инверсным выходом первого RS-триггера, пр мой выход которого подключен к второму входу первого элемента И, выход которого соединен с первыми входами третьего и четвертого элементов И и информационным входом вычитающего счетчика , пр мой выход второго R5-триггера подключен к второму входу четнертого элемента И, выход которого через первый элемент задержки соединен с

Description

входом второго элемента задержки, разр дные выходы вычитающего счетчика подключены к входам дешифратора нул , выход которого соединен с входом третьего элемента задержки и через элемент НЕ - с вторым входом трехвходового элемента И, выход трет его элемента задержки подключен к входам сброса первого и второго R5 -триггеров, выход первого элемента И соединен через четвертый элемент задержки с входом установки вто рого R5-триггера, инверсный выход ко торого подключен к второму входу третьего элемента И, при этом выход четвертого элемента И блока управлени  соединен с входами сдвига вправо первого, второго и третьего регистров сдвига, выход первого элемента 1 7 задержки блока управлени  подключен к входам синхронизации первого и второго сумматоров-вычитателей, выход второго элемента задержки блока управлени  соединен с входом синхронизации накапливающего сумматора, выход второго элемента И блока управлени  подключен к входу сдвига влево первого регистра сдвига и к входу вычитани  накапливающего сумматора, выход третьего элемента И блока управлени  соединен с управл ющими входами элементов И группы, выход старшего разр да первого регистра сдвига подключен к вхбду установки первого R5 -триггера блока управлени , выход равенства блока сравнени  соединен с третьим входом трехвходового элемента И блока управлени .

1

Изобретение относитс  к вычислительной , технике и предназначено дп  вьпшслени  логарифма по основанию два от чисел, представленных параллельным двоичным кодом, и может быть использовано, например, в специапьных технологических электронных расчетных машинах, предназначенных дл  оптимизации и выбора режимов ре .зани  металлорежущих станков.

Известно устройство дл  вычислени  логарифмических функций, содержа щее генератор, делитель аргумента, счетчик аргумента, счетчик результата , степенной делитель, умножитель, регистр сдвига, группу элементов И, триггер и элемент ИЛИ СОНедостатки устройства - невысока точность вычислени  и недостаточно высокое быстродействие.

Наиболее.близким техническим решением к изобретению  вл етс  устройство дл  логарифмировани  двоичных чисел, содержащее блок управлени  с генератором тактовых импульсо первьй, второй и третий регистры, четыре счетчика, управл емый делитель , реверсивный счетчик, три элемента И, элемент 2И-2ИЛИ, ключ, три триггера и два одновибратора 2.

Данное устройство характеризуетс  невысокой точностью работы, таккак погрешность вычислени  около одного процента. .

Цель изобретенн   - повышение точности вычислени .

Поставленна  цель достигаетс  тем, что в устройство дл  вычислени  logjZ, содержащее первый, второй, третий регистры сдвига и блок управ- лени , состо щий из генератора импульсов , вычитающего счетчика, первого и второго RS-триггеров, первого , второго и третьего элементов И, введены первый и второй сумматорывычитатели , блок сравнени , первый и второй щифраторы, накапливающий сумматор, группа элементов И и элемент НЕ, при этом в блок управлени  введены дешифратор нyл j трехвхоДовой элемент .И, четвертый элемент И, элемент НЕ, первый, второй, третий и четвертый- элементы задержки, причем информационный выход первого регистра сдвига соединен с первым информационньм входом первого суммато ра-вычитател , второй информационный вход которого объединен с первым информационным входом второго регистра сдвига и подключен к входу единичного потенциала, устройства, информационные выходы первого регистра сдвига соединены поразр дно с информационными входами элементов И группы. выходы которых подключены к первому информационному входу второго сумматора-вычитател , выход которого соединен с первым информационным входом блока сравнени ,- второй информационный вход которого подключен к выходу первого сумматора-вычитател , выход неравенства блока сравнени  соединен с управл ютцими входами первого и второго сумматоров-вычитателей,через элемент НЕ - с разрешающим входом первого шифратора и с разрешающим входом второго шифратора, информа )ционный выход третьего регистра сдвига подключен к информационным входам t5

первого и второго шифраторов, выходы которых соединены с информационным входом накапливающего сумматора, выход которого подключен к выходу устройства, информационный выход вто роро регистра сдвига соединен с вторым информационным входом второго сумматора-вычитател , информагщонньш вход первого регистра сдвига подключен к входу аргумента устройства, причем в блоке управлени  выход гене ратора импульбоБ соединен с первым входрм трехвходового элемента И, выход которого подключен к первым входам первого и второго элементов И группы, второй вход второго элемента И соединен с инверсным вьпсодом пе вого RS -триггера, пр мой выход кото рого подключен к второму входу перво го элемента И, выход которого соединен с первыми входами третьего и чет вертого элементов И и информационным входом вычитающего счетчика, пр мой выход второго R5-триггера подключен к второму входу четвертого элемента И, выход которого через первьш элемент задержки соединен с входом второго элемента задержки, разр дные выходы вычитающего счетчика подключены к входам дешифратора нул , выход которого соединен с входом третьего элемента задержки и, через элемент НЕ - с вторым входом трехвходового элемента И, выход третьего элемента задержки подключен к вхо

дам сброса первого и второго ЯЗ-триг-О сдвига. геров, выход первого элемента И соединен через четвертьй элемент задержки с входом установки второго RS -триг гера, инверсный выход которого подключен к второму входу третьего эле- 55 мента И, при этом выход четвертого элемента И блока управлени  соединен с входами сдвига вправо первого, вто11

ра сдвига подключен к входу установки первого RS -триггера блока управлени , выход равенства блока сравнени  соединен с третьим входом трех- 7 .4 рого и третьего регистров сдвига, выход первого элемента задержки блока управлени  подключен к входам синхронизации первого и второго сумматоров-вычитателей , выход второго элемента задержки блока управлени  соединей с входом синхронизации накапливающего сумматора, выход второго элемента И блока управлени  подключен к входу сдвига влево первого регистра сдвига и к входу вычитани  накапливающего сумматора, выход третьего элемента И блока управлени  соединен с управл ющими входами элементов И группы, вы- старшего разр да первого региствходового элемента И блока управлеНа фиг. 1 представлена блок-схема устройства дл  вычислени  на фиг. 2-5 - функциональт 1е схемы первого и второго шифраторов, блока управлени  и блока сравнени  соответственно . Предложенное устройство содержит первый и второй сумматоры-вычитатели 1 и 2, первый, второй и третий регистры 3, 4 и 5 сдвига, блок 6 управлени , блок 7 сравнени , элемент НЕ 8, накапливающий сумматор 9, первый и второй шифраторы 10 и 11 и группу 12 элементов И. Причем первый 13 выход блока 6 управлени  св зан с входами сдвига вправо первого, второго и третьего регистров сдвига 3, 4 и 5. Второй 14 выход блока 6 управлени  соединен с входами синхронизации первого и второго сумматороввычитателей 1 и 2. Третий 15 выход блока 6 управлени  подключен к входу синхронизации накапливающего сумматора 9. Первый 16 и второй 17 входы блока 6 управлени  соединены соответственно с вторым 18 выходом блока 7 сравнени  и с выходом 19 старшего разр да первого регистра 3 Первый выход 20 блока 7 сравне ни  св зан с управл ющими входами 21 режима работы первого и второго сумматоров-вычитателей 1 и 2, С входом элемента НЕ 8 и управл ющим входом 22 второго шифратора 1Т. Четвертый выход 23 блока 6 управлени  св зан с входом 24 сдвига влево первого регистра 3 сдши-.ч ii ход(м 23 вычитател  единицы  акаплцпающего сум матора 9. Выход элемента НЕ 8 соединен с управллюи(им входом 26 первого шифратора 10. Выходы обоих шифраторов объединены логически (монтажное ИЛИ) поразр дно и поданы на вход накапливающего сумматора 9, работающего в дополнительном коде. Синхронизаци  его работы осуществл етс  благодар  св зи третьего в.1хода 15 блока 6 управлени  с входом 27 синхронизации накапливающего сумматора 9. Входом аргумента устройства  вл етс  вход 28 первого регистра 3 сдвига, куда заноситс  целое двоичное число ,Z. Кроме того, информационные входы 29 и 30 блока 7 сравнени  св заны с выходами второго 2 и первого 1 сумматоров-вычитателей соответственно . Выходы 31 и 32 первого и второго регистров 3 и 4 сдвига св заны с информационными входами 33 и 34 од поименных сумматоров-вычитателей 1 и .2. Дополнительно выход 35 первого регистра 3 сдвига соединен с входом 36 занесени  второго 2 сумматора-вычитател  через группу 12 элементов И вход управлени  которой св зан с п тым выходом 37 блока 6 управлени ; Первый 10 (фиг. 2) и второй 11 (фиг. 3) шифраторы содержат по одно му элементу И 38 и элементу ИЛИ 39 на каждый разр д, за исключением старших разр дов, соответствующих целым част м логарифма. В первом и втором шифраторах 10 и 11 выход эле мента схемы ИЛИ 39 каждого разр да св зан с одним из входом элемента И 38 этого же разр да. Другие входы этих элементов И 38 объединены между собой и св заны с управл ющими входами 26 и 22 шифраторов соответс венно. Далее выходы всех разр дов первого шифратора 10 кода, кроме целых, св заны с соседним через оди более старшим разр дом, а точнее с одним из входов трехвходовой элемен та ИЛИ 39, его другие же два входы св заны с разр дным входом шифратор 10 и с выходом более младшего через два разр да этого же шифратора соот ветственно. Во втором шифраторе 11 входы каждого разр да, кроме целых, св заны, не только с входом элемента ИЛИ 39 данного разр да, но и соседнего , более младшего разр да. Разр дные выходы целой части логарифма второго шифратора 11 соединены с земл ной шиной, имеющей нулевой потенциБлок 6 управлени  (фиг. 4) содержит генератор 40 импульсов, трехвходовой элемент И 41, первый, второй, третий и четвертый элементы И 38, элемент НЕ 8, первый и второй R5-триггеры 42, вычитающий счетчик 43 с дешифратором 44 нул , первый , второй, третий и четвертый элементы 45 задержки. Блок 7 сравнени  (фиг. 5) содержит на каждьй разр д первьй и второй трехвходовой элемент И 46 с двум  запрещакицими входами, трехвходовой элемент ИЛИ 47, выход которого поступает на вход элемента И.ТТИ 47, но соседнего более младшего разр да, а входысв заны с выходами обоих элементов И 46. Первый и второй выходы 20 и 18 блока 7 сравнени  соединены между собой монтажным ИЛИ. Число разр дов регистров сдвига должно быть больше восьми и равно предельной разр дности h входного числа Z , разр дность сумматороввычитателей - п+1. Число разр дов накапливающего сумматора 9 должно быть равно или больше n+Clog2 1iht включa  log2nj,лi разр дов дл  целой ча:сти результата. Величина задержки элементов 45 задержки больше длительности импульса, но меньше полупериода Следовани  импульсов от генератора 40 импульсов. К работе устройства дл  вычислени  logjZ имеют отношение следующие итерационные алгоритм и математические соотношени : + 1 приХ, ,-Yj.i0 q. sign(X. -Y- ) -1 hxbXj..,-Y.,0, стоп, если у. Y Xj-1 - Yj, Xj- . ., ( n-1) - номер где j 1,2, ... итерации; , n - число разр дов аргумента X и у (предельное); , Y,y.

После выполнени  итерации получаетс  число q,,,q,, q

в минус-двоичной системе, раннпе (х-у)/(х+у). При -1() оно прv V

мерно равно ( - -D/Cy; +1)

logjZ n - К + log, (7/2),

где n - разр дность устройства;

К - наибольшее целое число, такое , как

Z .

Заметим, что v 2/2, т.е. нормированна  мантисса числа Z( ) лежит в диапазоне 0,.

И, наконец, log 7 is-3(v-1)/(v+1) при 0,.

Если в итерационном алгоритме положить X равным Z, а -1,то можно будет вычисл ть величину

 - logj {Z/2 ) , вход щую увеличенной

в 3 раза, в качестве третьего слагаемого величины logjZ.

Работает устройство дл  вычислени  двоичного логарифма следующим образом.

В исходном состо нии, перед началом очередного вычислени  , во второй регистр 4 сдвига и в первьш сумматор-вычитатель 1 заноситс  число , состо щее из единиц во всех разр дах. В третий регистр 5 сдвига , выполн ющий роль программатора, заноситс  единица в самый старший разр д. Кроме того, в целую часть накапливающего сумматора 9 и в вычитающий счетчик 43 блока 6 управлени  должна быть занесена константа n (число разр дов), например дев ть . Первый и второй триггеры 42 блока 6 управлени  должны быть сброшены в О.

Число 2 поступает через вход 28 на первый регистр 3 сдвига. Под управлением блока 6, когда генератор 40 импульсов посылает тактовые импульсы сдвига через трехвходовый элемент И 41 и второй элемент И 38, через выход 3 на вход сдвига 24 влево , производитс  сдвиг содержимого регистра 3 сдвига влево до тех пор, пока в старшем разр де (выходе 19) не по витс  единица, котора  поступает через вход 17 на вход S первого счетчика 42 и устанавливает его в 1 Сигнал с инверсного выхода триггера

42 закрывает второй элемент И 38, прекраща  постуш ение импульсор сдвига на вход 24 первого регистра 3 сдвига. При каждом сдвиге BJTCBO на один разр д содержимого первого регистра 3 с выхода 23 посылаетс  сигнал еще 1. о вычитании 1 из содержимого накапливающего сумматора 9 по входу 25. Это вычитание выполн етс 

столько раз, сколько нулей было в старшей части первого регистра 3. После всех сдвигов содержимое накапливающего сумматора 9 будет равно ().

Сигналом к началу основных вычислений , т.е. вычислени  логарифма нормализованной мантиссы числа Z , служит переброс первого триггера 42 п состо ние 1 после по влени  единицы в старшем разр де регистра 3

сдвига.После этого первый же импульс,. поступивший от генератора 40 импульсов через открытые первый и третий элементы И 38, поступит на выход 37,

а оттуда - на вход управлени  групп 12 элементов И и занесет содержимое первого регистра 3 сдвига во второй сумматор-вычитатель 2 через группу 12 злементов И. Этот же импульс в

блоке 6 управлени , пройд  через

четвертый элемент задержки 45, поступит на вход 5 второго триггера 42, устанавлива  его до кон.ца вычисле- НИИ в состо ние 1. Тем самым закрываетс  третий и открываетс  четвертьп элементы И 38 схемы.

Теперь второй и последующие тактовые импульсы, поступающие от геноратора 40 импульсов, направл ютс  на первый 13, а через цепочку, составленную из первого и второго элементов 45 задержки - на второй 14 и третий 15 выходы блока 6 управлени . Они и создают в каждом такте последовательные во времени действи : выход 13 - сдвиг содержлмых всех трех регистров сдвига вправо на один разр д; выход 14 - суммирование или вычитание содержимого сумматоров-вычитателей и содержимых одноименных .регистров сдвига.

В зависимости от знака разности новых содержимых обоих сумматороввычитателей 1 и 2, поступаю1цих на

входы 30 и 29 блока 7 сравнени , на его первом выходе 20 по витс  сигнал 1 или О, которьй переключит один сумматор-вычитатель в режим сложени . 9 а другой - в режим вычитани , и наоборот дл  следующей итерации; выход 15 производит подсуммирование к содержимому накапливающего сумматора 9 константы с приходом син хросигнала на вход 27. Дл  этого используютс  первый 10 и второй 11 гаиф раторы, управл емые сигналом с первого выхода 20 («Vj-i) блока 7 сравнени , поступающим через элемент НЕ 8 дл  первого 10 и напр мую дл  второго 11 шифраторов. Процесс сравнени  в блоке 7 сравнени . Сравнение начинаетс  со старшего разр да и проводитс  в каждом разр де с помощью элемента И 46 и элементов ИЛИ 47. Причем, если в каком-то разр де первое число больше второго то сравнение в остальных, более млад ших разр дах, не производитс , а сигнал об этом передаетс  на первый выход 20, а если равны, то сигнал в виде напр жени  низкого уровн  подаетс  через второй выход 18 на вход 16 блока 6 управлени . Этот сигнал, запира  элемент И 41, прекращает работу генератора 40 импульсов досрочно .. В общем случае количество итера ций определ етс  вычитающим счетчиком 43 и дешифратором. 44 нул , на выходе которого после (п-1)-ной ите рации возникает сигнал о конце вычислений, который через элемент НЕ 8 отключает с помощью элемента И 41 генератор 40 импульсов, а с участием третьего элемента 45 задержки сбрасывает триггеры 42 в исходное, нулевое состо ние. Формирование констант в каждом такте происходит под управлением со держимого третьего регистра 5 сдвиг Там содержитс  число с одной едини6710 цей, при сдвиге заданнцей позицию единиц в констант.ах. Первый шифратор 10 формирует константу -3-2 с помощью двухвходовых элементов И 38 и трехвходовых элементов ИЛИ 39. Второй шифратор 11 с помощью двухвходовых элементов И 38 и элементов ИЛИ 39 формирует константу +3-2. По вление единицы в каком-то одном разр де, задаваемом третьим регистром 5 сдвига, вызывает автоматическое повторение единиц на выходах всех более старших разр дов, кроме соседнего , дл  первого шифратора 10. Это вызвано необходимостью представлени  отрицательных констант в дополнительном коде. Дл  второго шифратора 11 по вление единицы в каком-то одном разр де на входе от третьего регистра 5 сдвига, приводит за счет св зей входов элементов ИЛИ 39 к по влению в двух подр д сто щих разр дах высокого уровн  напр жени  на выходе второго шифратора 11. Разр дные выходы , соответствующие целой части констант, формируютс  равными либо нулю, либо единице в зависимости от знака константы, реализуемой шифратором . После выполнени  (п-1) итераций, (иногда и раньше), начальное содержимое накапливающего сумматора 9, равное п-к, изменитс , т.к. уменьшитс  на 3(v-1)/(v+1) и станет равным logjZ. Применение изобретени  обеспечивает возможность более точного вычислени  двоичного логарифма, причем абсолютные и относительные погрешности снижаютс  в 3,8-5,0 раза по сравнению с прототипом, и составл ют величины 0,015 и 0,19% соответственно .

.

vl/

Фт.

I

Claims (1)

1. УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ log₂Z, содержащее первый, второй и третий регистры сдвига и блок управления, состоящий из генератора импульсов, вычитающего счетчика, первого и второго R5 -триггеров, первого, второго и третьего элементов И, отличающееся тем, что, с целью повышения точности вычисления, в него введены первый и второй сумматоры-вычитатели, блок сравнения, первый и второй.шифраторы, накапливающий сумматор, группа элементов И и элемент НЕ, в блок управления введены дешифратор нуля, трехвходовый элемент И, четвертый элемент И, элемент НЕ, первый, второй, третий и четвертый элементы задержки, причем информационный выход первого регистра сдвига соединен с первым информационным входом первого сумматоравычитателя, второй информационный вход которого объединен с первым информационным входом второго регистра сдвига и подключен к входу единичного потенциала устройства, информационные выходы первого регистра сдвига соединены поразрядно с информационцьми входами элементов И группы, выходы которых подключены к первому информационному входу второго сумматора-вычитателя, выход которого соединен с первым информационным входом блока сравнения, второй информационный вход которого подключен к выходу первого сумматора-вычитателя, выход неравенства блока сравнения соединен с управляющими входами первого и вто- . рого сумматоров-вычитателей, через элемент НЕ - с разрешающим входом первого шифратора и с разрешающим входом второго шифратора, информационный выход третьего регистра сдвига подключен к' информационным входам первого и второго шифраторов, g выходы которых соединены с информационным входом накапливающего сумматора, выход которого подключен к выходу устройства, информационный выход второго регистра сдвига соединен с вторым информационным входом второго сумматора-вычитателя, информационный вход первого регистра сдвига подключен к входу аргумента устройства, причем в блоке управления выход генератора импульсов соединен с первьм входом трехвходового элемента И, выход которого подключен к первым входам первого и второго элементов И группы,второй вход второго элемента И соединен с инверсным выходом первого RS-триггера, прямой выход которого подключен к второму входу первого элемента И, выход которого соединен с первыми входами третьего и четвертого элементов И и информационным входом вычитающего счетчика, прямой выход второго RS-триггера подключен к второму входу четвертого элемента И, выход которого через первый элемент задержки соединен с

   SU п» 1156067 входом второго элемента задержки, разрядные выходы вычитающего счетчика подключены к входам дешифратора нуля, выход которого соединен с входом третьего элемента задержки и через элемент НЕ - с вторым входом трехвходового элемента И, выход третьего элемента задержки подключен к входам сброса первого и второго R5 -триггеров, выход первого элемента И соединен через четвертый элемент задержки с входом установки второго RS-триггера, инверсный выход которого подключен к второму входу третьего элемента И, при этом выход четвертого элемента И блока управления соединен с входами сдвига вправо первого, второго и третьего регистров сдвига, выход первого элемента задержки блока управления подключен к входам синхронизации первого и второго сумматоров-вычитателей, выход второго элемента задержки блока управления соединен с входом синхронизации накапливающего сумматора, выход второго элемента И блока управления подключен к входу сдвига влево первого регистра сдвига и к входу вычитания накапливающего сумматора, выход третьего элемента И блока управления соединен с управляющими входами элементов И группы, выход старшего разряда первого регистра сдвига подключен к входу установки первого RS -триггера блока управления, выход равенства блока сравнения соединен с третьим входом трехвходового элемента Й блока управления.

   ¹