RU207031U1 - Устройство для селекции признаков структурированных объектов с контрольной суммой - Google Patents
Устройство для селекции признаков структурированных объектов с контрольной суммой Download PDFInfo
- Publication number
- RU207031U1 RU207031U1 RU2021111932U RU2021111932U RU207031U1 RU 207031 U1 RU207031 U1 RU 207031U1 RU 2021111932 U RU2021111932 U RU 2021111932U RU 2021111932 U RU2021111932 U RU 2021111932U RU 207031 U1 RU207031 U1 RU 207031U1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- counter
- register
- inputs
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/20—Image preprocessing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Техническое решение относится к автоматике, в частности к устройству для селекции признаков структурированных информационных объектов, и может использоваться при распознавании стохастических бинарных сигналов, разделенных на кадры с указателем адреса кадра, полем управления и контрольной суммой в каналах передачи данных.Техническим результатом, получаемым в данном техническом решении, является повышение достоверности селекции признаков структурированных информационных объектов с контрольной суммой.Технический результат достигается тем, что в устройство для селекции признаков структурированных объектов с полем управления, содержащее первый счетчик, счетный вход которого является синхронизирующим входом устройства, а выход подключен к одному информационному входу вычислительного блока, другой информационный вход которого соединен с выходом второго счетчика, счетный вход которого подключен к выходу первого элемента И, а выход вычислительного блока соединен с одними информационными входами компараторов, другие информационные входы которых являются пороговыми входами устройства, первый элемент задержки, подключенный к синхронизирующему входу устройства, второй элемент задержки, элемент ИЛИ и инвертор, регистр сдвига, информационный вход которого является информационным входом устройства, а тактирующий вход подключен к синхронизирующему входу устройства, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, входы которого соединены с выходами регистра сдвига, а выход подключен к одному входу первого элемента И, другой вход которого соединен с выходом первого элемента задержки, одновибратор, вход которого подключен к синхронизирующему входу устройства, а выход соединен с входом второго элемента задержки и первым входом элемента ИЛИ, второй вход которого подключен к выходу переполнения первого счетчика, а выход соединен с управляющими входами первого и второго счетчиков, второй элемент И, входы которого подключены к выходам компараторов, а выход соединен с входом инвертора, и группу элементов И, одни входы которых подключены к выходам второго элемента И и инвертора соответственно, другие соединены с выходом второго элемента задержки, а выходы являются выходами устройства, при этом с регистром соединен дешифратор и регистр адреса, а выход дешифратора соединен с входами сброса третьего счетчика и регистра адреса, счетный вход третьего счетчика соединен с входом синхронизации устройства, регистр сдвига соединен с регистром адреса, при этом выход третьего счетчика соединен с входом записи регистра адреса, а выход регистра адреса является адресным выходом устройства, а выход третьего счетчика соединен с входами сброса четвертого счетчика и регистра управления, счетный вход четвертого счетчика соединен с входом синхронизации устройства, регистр сдвига соединен с регистром управления, при этом выход четвертого счетчика соединен с входом записи регистра управления и входами сброса первого и второго счетчиков, а выход регистра управления является выходом управления устройства, введены третий элемент И, пятый регистр контрольной суммы, вход которого соединен с выходом третьего счетчика, а выход дешифратора соединен с первым входом третьего элемента И, второй вход которого соединен с выходом третьего счетчика, регистр сдвига соединен с регистром контрольной суммы, а выход регистра контрольной суммы является выходом контрольной суммы устройства. 2 ил.
Description
Техническое решение относится к автоматике, в частности к устройству для селекции признаков структурированных информационных объектов, и может использоваться при распознавании стохастических бинарных сигналов, разделенных на кадры, с контрольной суммой в каналах передачи данных.
Известно устройство для селекции признаков структурированных объектов (патент RU №191294 от 07.05.2019 г.), работа которого основана на оценке вероятности смены состояний бинарного процесса в структурированных информационных объектах, таких как стохастические бинарные потоки, разделенные на кадры флагами начала кадра и содержащими указатели адреса.
Устройство для селекции признаков структурированных объектов с указателем адреса содержит первый счетчик, счетный вход которого является синхронизирующим входом устройства, а выход подключен к одному информационному входу вычислительного блока, другой информационный вход которого соединен с выходом второго счетчика, счетный вход которого подключен к выходу первого элемента И, а выход вычислительного блока соединен с одними информационными входами компараторов, другие информационные входы которых являются пороговыми входами устройства, первый элемент задержки, подключенный к синхронизирующему входу устройства, второй элемент задержки, элемент ИЛИ и инвертор, регистр сдвига, информационный вход которого является информационным входом устройства, а тактирующий вход подключен к синхронизирующему входу устройства, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, входы которого соединены с выходами регистра сдвига, а выход подключен к одному входу первого элемента И, другой вход которого соединен с выходом первого элемента задержки, одновибратор, вход которого подключен к синхронизирующему входу устройства, а выход соединен с одним входом элемента ИЛИ, другой вход которого подключен к выходу переполнения первого счетчика, а выход соединен с входом второго элемента И и с управляющими входами первого и второго счетчиков, второй элемент И, входы которого подключены к выходам компараторов, а выход соединен с входом инвертора, и группу элементов И, одни входы которых подключены к выходам второго элемента И и инвертора соответственно, другие соединены с выходом второго элемента задержки, а выходы являются выходами устройства, при этом с регистром соединен дешифратор и регистр адреса, а выход дешифратора соединен с входами сброса третьего счетчика и регистра адреса, счетный вход третьего счетчика соединен с входом синхронизации устройства, регистр сдвига соединен с регистром адреса, при этом выход третьего счетчика соединен с входами сброса первого и второго счетчиков, а выход регистра адреса является адресным выходом устройства.
Недостатком устройства, проявляющимся при селекции признаков структурированных объектов, является неспособность устройства выделять из бинарного потока информационного потока указатели поля управления кадров и контрольной суммы, что снижает достоверность селекции структурированных информационных объектов.
Наиболее близким по технической сущности к предлагаемому техническому решению является устройство для селекции признаков структурированных объектов с указателем поля управления (патент RU №198394 от 20.01.2020 г.), работа которого основана на оценке вероятности смены состояний бинарного процесса в структурированных информационных объектах, таких как стохастические бинарные потоки, разделенные на кадры флагами начала кадра и содержащими поле управления.
Устройство для селекции признаков структурированных объектов с полем управления содержащее первый счетчик, счетный вход которого является синхронизирующим входом устройства, а выход подключен к одному информационному входу вычислительного блока, другой информационный вход которого соединен с выходом второго счетчика, счетный вход которого подключен к выходу первого элемента И, а выход вычислительного блока соединен с одними информационными входами компараторов, другие информационные входы которых являются пороговыми входами устройства, первый элемент задержки, подключенный к синхронизирующему входу устройства, второй элемент задержки, элемент ИЛИ и инвертор, регистр сдвига, информационный вход которого является информационным входом устройства, а тактирующий вход подключен к синхронизирующему входу устройства, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, входы которого соединены с выходами регистра сдвига, а выход подключен к одному входу первого элемента И, другой вход которого соединен с выходом первого элемента задержки, одновибратор, вход которого подключен к синхронизирующему входу устройства, а выход соединен с входом второго элемента задержки и первым входом элемента ИЛИ, второй вход которого подключен к выходу переполнения первого счетчика, а выход соединен с управляющими входами первого и второго счетчиков, второй элемент И, входы которого подключены к выходам компараторов, а выход соединен с входом инвертора, и группу элементов И, одни входы которых подключены к выходам второго элемента И и инвертора соответственно, другие соединены с выходом второго элемента задержки, а выходы являются выходами устройства, при этом с регистром соединен дешифратор и регистр адреса, а выход дешифратора соединен с входами сброса третьего счетчика и регистра адреса, счетный вход третьего счетчика соединен с входом синхронизации устройства, регистр сдвига соединен с регистром адреса, при этом выход третьего счетчика соединен с входом записи регистра адреса, а выход регистра адреса является адресным выходом устройства, четвертый счетчик и регистр управления, а выход третьего счетчика соединен с входами сброса четвертого счетчика и регистра управления, счетный вход четвертого счетчика соединен с входом синхронизации устройства, регистр сдвига соединен с регистром управления, при этом выход четвертого счетчика соединен с входом записи регистра управления и входами сброса первого и второго счетчиков, а выход регистра управления является выходом управления устройства.
В каналах связи современных систем информация передается кадрами.
Начало каждого кадра выделяется определенной битовой последовательностью, называемой флагом начала кадра (далее FLAG), указателем адреса (далее LA), полем управления (далее LU) и контрольной суммой (далее FCS). Например, в протоколах уровня семейства LAPB(LAPF) (Битнер В.И. Принципы и протоколы взаимодействия телекоммуникационных сетей. Учебное пособие для вузов. - М: Горячая линия - Телеком. 2008. стр. 42).
Поле контрольной суммы кадра FCS определено в NF разрядов, которое используется системой передачи данных для проверки целостности и достоверности звеном передачи данных при передаче и приеме кадра адресуемому информационному объекту. Прототип предназначен для распознавания стохастических бинарных сигналов, имеющих разделительные флаги, указатели адреса и поля управления. При наличии в потоке стохастических бинарных сигналов разделительных флагов и поля контрольной суммы FCS работа прототипа может привести к ошибочному решению и не позволит контролировать целостность и достоверность кадра звеном передачи данных.
Техническим результатом, получаемым в данном техническом решении, является повышение достоверности селекции признаков структурированных информационных объектов с полем контрольной суммы.
Технический результат достигается тем, что в устройство для селекции признаков структурированных объектов с контрольной суммой, содержащее первый счетчик, счетный вход которого является синхронизирующим входом устройства, а выход подключен к одному информационному входу вычислительного блока, другой информационный вход которого соединен с выходом второго счетчика, счетный вход которого подключен к выходу первого элемента И, а выходы вычислительного блока соединены с одними информационными входами компараторов, другие информационные входы которых являются пороговыми входами устройства, первый элемент задержки, подключенный к синхронизирующему входу устройства, второй элемент задержки, элемент ИЛИ и инвертор, регистр сдвига, информационный вход которого является информационным входом устройства, а тактирующий вход подключен к синхронизирующему входу устройства, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, входы которого соединены с выходами регистра сдвига, а выход подключен к одному входу первого элемента И, другой вход которого соединен с выходом первого элемента задержки, одновибратор, вход которого подключен к синхронизирующему входу устройства, а выход соединен с одним входом элемента ИЛИ, другой вход которого подключен к выходу переполнения первого счетчика, а выход соединен с входом второго элемента И и с управляющими входами первого и второго счетчиков, второй элемент И, входы которого подключены к выходам компараторов, а выход соединен с входом инвертора, и группу элементов И, одни входы которых подключены к выходам второго элемента И и инвертора соответственно, другие соединены с выходом второго элемента задержки, а выходы являются выходами устройства, при этом с регистром соединен дешифратор и регистр адреса, а выход дешифратора соединен с входами сброса третьего счетчика и регистра адреса, счетный вход третьего счетчика соединен с входом синхронизации устройства, регистр сдвига соединен с регистром адреса, при этом выход третьего счетчика соединен с входом записи регистра адреса, а выход регистра адреса является адресным выходом устройства, а выход третьего счетчика соединен с входами сброса четвертого счетчика и регистра управления, счетный вход четвертого счетчика соединен с входом синхронизации устройства, регистр сдвига соединен с регистром управления, при этом выход четвертого счетчика соединен с входом записи регистра управления и входами сброса первого и второго счетчиков, а выход регистра управления является выходом управления устройства введены третий элемент И, пятый регистр контрольной суммы, вход которого соединен с выходом третьего счетчика, а выход дешифратора соединен с первым входом третьего элемента И, второй вход которого соединен с выходом третьего счетчика, регистр сдвига соединен с регистром контрольной суммы, а выход регистра контрольной суммы является выходом контрольной суммы устройства.
Введение новых признаков и связей между ними, отличающих заявленное решение от прототипа, в своей совокупности дает возможность повысить достоверность селекции признаков структурированных информационных объектов, таких как стохастические бинарные потоки, разделенные на кадры флагами начала кадра, содержащими указатель адреса кадра, поле управления и контрольную сумму.
На чертеже (фиг. 1) представлена блок-схема предлагаемого устройства. Устройство содержит регистр 1 сдвига, первый элемент 2 задержки, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 3, одновибратор 4, первый счетчик 5, первый элемент И 6, вычислительный блок 7, включающий схему 8 вычисления обратной величины и перемножитель 9, второй счетчик 10, компараторы 11 и 12, второй элемент И 13, инвертор 14, второй элемент 15 задержки, группу элементов И 16 и 17 и элемент ИЛИ 18, входы 19-21, выходы 22 и 23, дешифратор 24, счетчик 28, регистр адреса 29, адресный выход 30, счетчик 32, регистр управления 33, выход управления 34, третий элемент И 36, регистр контрольной суммы 37, выход контрольной суммы 38.
На чертеже (фиг. 2) представлен структурированный информационный объект с кадровой структурой, включающей кодовую комбинацию начала кадра FLAG 25, стохастический бинарный сигнал 26, указатель адреса кадра LA 27, поле управления LU 31 и поле контрольной суммы FCS 35. Устройство работает следующим образом. Структурированные информационные объекты с кадровой структурой (фиг. 2) с входа 20 поступают на информационный вход регистра 1 сдвига, на тактирующий вход которого поступают импульсы с входа 21. В промежутке времени между двумя произвольными тактами в первом и втором разрядах регистра 1 хранятся значения распознаваемого процесса на смежных тактах. На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 единичный сигнал появляется лишь в том случае, когда в разрядах регистра содержатся разные значения бинарного процессора, что свидетельствует о факте смены значений процесса.
Количество таких событий подсчитывается счетчиком 10 по сигналам, подступающим с выхода элемента 2 задержки через элемент И 6. Одновременно с этим счетчик 5 подсчитывает количество тактов, по отношении к котором оценивается вероятность смены состояний бинарного процесса.
Вычислительный блок 7 вычисляет код оценки вероятности, определяемый как отношение числа событий, зафиксированных счетчиком 10, к общему числу тактов, зафиксированных счетчиком 5. С выхода блока 7 код поступает на одни входы компараторов 11 и 12, на другие входы которых поданы пороговые значения. Компаратор И выдает сигнал, если код на его первом входе превышает величину нижнего порога, подаваемого на его другой вход. Компаратор 12 выдает сигнал, если величина кода на его первом входе меньше величины порога, поданного на его второй вход.
В случае попадания кода оценки вероятностей в заданный диапазон на выходе элемента И 13 появляется сигнал, свидетельствующий о наличии бинарного шума, который поступает через инвертор 14 на вход элемента И 17 и непосредственно на вход элемента И 16. На выходе элементов И 16 и 17 И формируется результат классификации распознаваемого процесса при появлении на других их входах разрешающего сигнала с выхода элемента 15 задержки. Разрешающий сигнал на вход элемента 15 подается с одновибратора 4.
В случае наличия битовой комбинации FLAG (25) в распознаваемой бинарной последовательности срабатывает дешифратор 24, с выхода которого поступают сигналы на входы сброса (R) третьего счетчика 28 и регистра адреса 29. Счетчик 28 отсчитывает NA тактовых импульсов, поступающих с входа 21, после этого сигнал выхода счетчика поступает на вход сброса четвертого счетчика 32 и на вход (С) записи, и данные из регистра 1 поступают на вход (D) регистра адреса 29.
Счетчик 32 отсчитывает NU тактовых импульсов, поступающих с входа 21, после этого сигнал выхода счетчика поступает на вход (С) записи, и данные из регистра 1 поступают на вход (D) регистра управления 33. При этом первый счетчик 5 и второй счетчик 10 обнуляются. С этого события начинается сначала оценка вероятности бинарного белого шума. В регистре адреса 29 находится число LA, которое является указателем адреса кадра, которое передается на адресный выход 30 и может быть использовано протоколом маршрутизации системы передачи данных. В регистре управления 33 находится число LU, которое является данными для поля управления кадра, которое передается на выход управления 34 и может быть использовано протоколом звена данных для управления передачей кадров. При этом сигнал с выхода счетчика 32 поступает также на второй вход третьего элемента И. При поступлении второй битовой комбинации FLAG 25 в конце кадра в распознаваемой бинарной последовательности срабатывает дешифратор 24, с выхода которого поступает сигнал на первый вход третьего элемента И. Сигнал с выхода третьего элемента И поступает на вход (С) записи и данные разрядов NF из регистра 1 поступают на вход (D) регистра контрольной суммы 37. В регистр 37 при этом записывается число FCS, которое передается на выход контрольной суммы 38 и может быть использовано протоколом звена данных для контроля целостности и достоверности кадров.
Технико-экономический эффект от использования полезной модели определяется возможностью применения устройства для селекции признаков структурированных информационных объектов с кадровой структурой, указателем адреса, полем управления и полем контрольной суммы, принимаемых из каналов связи, что повышает достоверность селекции признаков структурированных информационных объектов с полем контрольной суммы.
Claims (1)
- Устройство для селекции признаков структурированных объектов с контрольной суммой, содержащее первый счетчик, счетный вход которого является синхронизирующим входом устройства, а выход подключен к одному информационному входу вычислительного блока, другой информационный вход которого соединен с выходом второго счетчика, счетный вход которого подключен к выходу первого элемента И, а выход вычислительного блока соединен с одними информационными входами компараторов, другие информационные входы которых являются пороговыми входами устройства, первый элемент задержки, подключенный к синхронизирующему входу устройства, второй элемент задержки, элемент ИЛИ и инвертор, регистр сдвига, информационный вход которого является информационным входом устройства, а тактирующий вход подключен к синхронизирующему входу устройства, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, входы которого соединены с выходами регистра сдвига, а выход подключен к одному входу первого элемента И, другой вход которого соединен с выходом первого элемента задержки, одновибратор, вход которого подключен к синхронизирующему входу устройства, а выход соединен с входом второго элемента задержки и первым входом элемента ИЛИ, второй вход которого подключен к выходу переполнения первого счетчика, а выход соединен с управляющими входами первого и второго счетчиков, второй элемент И, входы которого подключены к выходам компараторов, а выход соединен с входом инвертора, и группу элементов И, одни входы которых подключены к выходам второго элемента И и инвертора соответственно, другие соединены с выходом второго элемента задержки, а выходы являются выходами устройства, при этом с регистром соединен дешифратор и регистр адреса, а выход дешифратора соединен с входами сброса третьего счетчика и регистра адреса, счетный вход третьего счетчика соединен с входом синхронизации устройства, регистр сдвига соединен с регистром адреса, при этом выход третьего счетчика соединен с входом записи регистра адреса, а выход регистра адреса является адресным выходом устройства, а выход третьего счетчика соединен с входами сброса четвертого счетчика и регистра управления, счетный вход четвертого счетчика соединен с входом синхронизации устройства, регистр сдвига соединен с регистром управления, при этом выход четвертого счетчика соединен с входом записи регистра управления и входами сброса первого и второго счетчиков, а выход регистра управления является выходом управления устройства, отличающееся тем, что в него введены третий элемент И, пятый регистр контрольной суммы, вход которого соединен с выходом третьего счетчика, а выход дешифратора соединен с первым входом третьего элемента И, второй вход которого соединен с выходом третьего счетчика, регистр сдвига соединен с регистром контрольной суммы, а выход регистра контрольной суммы является выходом контрольной суммы устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2021111932U RU207031U1 (ru) | 2021-04-27 | 2021-04-27 | Устройство для селекции признаков структурированных объектов с контрольной суммой |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2021111932U RU207031U1 (ru) | 2021-04-27 | 2021-04-27 | Устройство для селекции признаков структурированных объектов с контрольной суммой |
Publications (1)
Publication Number | Publication Date |
---|---|
RU207031U1 true RU207031U1 (ru) | 2021-10-07 |
Family
ID=78000505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2021111932U RU207031U1 (ru) | 2021-04-27 | 2021-04-27 | Устройство для селекции признаков структурированных объектов с контрольной суммой |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU207031U1 (ru) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1156067A1 (ru) * | 1983-10-19 | 1985-05-15 | Anishin Nikolaj S | Устройство дл вычислени @ |
SU1499358A1 (ru) * | 1987-12-16 | 1989-08-07 | Предприятие П/Я М-5308 | Устройство дл сопр жени абонента с каналом св зи |
US7673072B2 (en) * | 1997-10-14 | 2010-03-02 | Alacritech, Inc. | Fast-path apparatus for transmitting data corresponding to a TCP connection |
RU2470357C2 (ru) * | 2010-12-27 | 2012-12-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Юго-Западный государственный университет" (ЮЗГУ) | Устройство поиска нижней оценки размещения в полносвязных матричных системах при однонаправленной передаче информации |
-
2021
- 2021-04-27 RU RU2021111932U patent/RU207031U1/ru active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1156067A1 (ru) * | 1983-10-19 | 1985-05-15 | Anishin Nikolaj S | Устройство дл вычислени @ |
SU1499358A1 (ru) * | 1987-12-16 | 1989-08-07 | Предприятие П/Я М-5308 | Устройство дл сопр жени абонента с каналом св зи |
US7673072B2 (en) * | 1997-10-14 | 2010-03-02 | Alacritech, Inc. | Fast-path apparatus for transmitting data corresponding to a TCP connection |
RU2470357C2 (ru) * | 2010-12-27 | 2012-12-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Юго-Западный государственный университет" (ЮЗГУ) | Устройство поиска нижней оценки размещения в полносвязных матричных системах при однонаправленной передаче информации |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU174047U1 (ru) | Устройство для селекции признаков структурированных объектов | |
RU207031U1 (ru) | Устройство для селекции признаков структурированных объектов с контрольной суммой | |
RU191294U1 (ru) | Устройство для селекции признаков структурированных объектов с указателем адреса | |
RU183665U1 (ru) | Устройство для селекции признаков структурированных объектов с указателем длины | |
RU198394U1 (ru) | Устройство для селекции признаков структурированных объектов с полем управления | |
US4658399A (en) | Circuit arrangement designed to pick up the error rate in numerical transmission systems | |
SU1735879A1 (ru) | Устройство дл селекции признаков объектов | |
US4244052A (en) | Receiver word alignment for digital transmission systems using a redundant ternary line code | |
RU2284665C1 (ru) | Устройство для цикловой синхронизации | |
RU2239953C2 (ru) | Устройство для синхронизации по циклам | |
RU2280956C1 (ru) | Устройство для синхронизации по циклам | |
RU2017332C1 (ru) | Устройство для контроля качества дискретного канала связи | |
SU1176360A1 (ru) | Устройство дл передачи и приема информации | |
SU1173384A1 (ru) | Устройство дл измерени длительности импульсов | |
SU1092742A1 (ru) | Устройство дл определени достоверности информации | |
SU1674157A1 (ru) | Статистический анализатор | |
SU1714811A1 (ru) | Преобразователь двоичного кода во временной интервал | |
SU1084794A1 (ru) | Устройство дл обслуживани запросов в пор дке поступлени | |
SU907569A1 (ru) | Устройство дл приема последовательного кода | |
SU1124437A1 (ru) | Устройство дл фазировани электронного телеграфного приемника | |
SU1679640A1 (ru) | Устройство синхронизации преобразователя линейного сигнала в блочном коде | |
SU886034A1 (ru) | Устройство дл приема информации | |
SU1363224A1 (ru) | Устройство дл сопр жени вычислительной машины с каналами св зи | |
SU1259274A1 (ru) | Многоканальное устройство дл сопр жени источников информации с вычислительной машиной | |
SU1474638A1 (ru) | Устройство дл обработки информации |