SU1474638A1 - Устройство дл обработки информации - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  обработки числовой и символьной информации. Цель изобретени  - расширение функциональных возможностей за счет дополнительного нахождени  экстремума последовательности чисел и осуществлени  подсчета количества совпадений чисел последовательности с заданным числом-эталоном. Устройство содержит схемы 7,8,11 сравнени , коммутаторы 9,18, блок 10 анализа результата, регистры 12,13,14, накапливающий сумматор 15, элементы И 16,17. Устройство позвол ет проводить выбор максимального, минимального или среднего из трех чисел, осуществл ть поиск экстремума последовательности чисел и подсчет количества совпадений чисел (символов), составл ющих анализируемую последовательность (слово), с заданным числом - эталоном (с заданным символом). 1 ил., 6 табл.

Description

Т а в л и ц а I

Устройство дл  обработки информации содержит первый 1 , второй 2 и третий 3 информационные входы, вход i режима,первый 5 и второй 6 выходы, первую 7 и вторую 8 схемы сравнени , коммутатор 9 и блок 10 анализа результата , третью схему II сравнени ,

первый 12, второй 13 и третий 14 регистры , накапливающий сумматор 15, первый 16 и второй 17 элементы И, коммутатор 18 и вход 19 синхронизации устройства.

Устройство работает следующим образом .

Режимы работы устройства задаютс  кодом на входе 4 режима согласно табл.2.

Таб лица2

1 .1 Выбор максималь- 000 ного из трех чисел

1.2Выбор минимально- 001 го из трех чисел ,

1.3Выбор среднего из 010 трех чисел

2.1Выбор максимально- 100 го из последовательности

2.2Выбор минимального 10 из последовательности

3 Подсчет количества 011 совпадений чисел (символов) с эталоном

- - - - - - .А .«. - -™ -- .„..- - .« . ,

В режимах 1.1-1.3 и 3 через коммутатор 18 к входу регистра 12 подключен первый информационный вход 1 устройства , в режимах 2.1 и 2.2 через коммутатор 18 к входу регистра 12 - выход коммутатора 9. I

В режимах 1.1-1.3, 2.1 и 2.2 кода 00,01,10 на дев том и дес том входах блока 10 анализа результата однозначно определ ют данные на его выходе вне зависимости от состо ни  первого - шестого входов блока анализа. В дальнейшем полагаем, что блок анализа реализован на посто нном запоминающем устройстве. Это не снижает общности,однако позвол ет использо- вать терминологию, прин тую дл  запоминающих устройств. В строках 1-3, 13-15, 25-27 табл.1 представлены данные , выбираемые по адресам, имеющим коды 00, 01, 10 на восьмом и дев том разр дах (дев тый и дес тый входы блока анализа) : нулевой сигнал на первом входе блока анализа результата , единичные сигналы на четвертом Q и п том выходе блока анализа результата . На втором и третьем выходах блока анализа результата формируетс  такой код, который, будучи просуммированным с кодом на двух старших ад- $ ресных входах блока анализа результата (дев том и дес том), в результате дает код 11. Таким образом, если код на дев том;дес том входах блока анализа 00, то код на втором и 0 третьем выходах блока анализа результата 11 и тогда 00+11 11. Если код на дев том, дес том входах блока анализа результата 01, то код на втором, третьем выходах блока анализа 10, и 5 тогда 01+10 11. Если код на дев том, дес том входах блока анализа 10, то код на первом, втором выходах блока анализа 01 и тогда 10+01 11.

В режимах 1.1-1.3, 2.1 и 2.2 из 0 блока анализа результата по адресу, имеющему код 11 в двух старших разр дах (дев тый, дес тый выходы блока анализа результата), выбираютс  дани ные, содержащие нулевое значение в с нулевом и четвертом разр дах (п тый и первый выходы), единичное - в первом разр де (четвертый выход), Состо ние второго, третьего выходов блока анализа результата определ етс  Q состо нием первого - шестого входов блока анализа результата, Рассмотрим возможные комбинации сигналов на этих

входах. I

Дл  режимов 1.1, 1.2, 2.1 и 2.2 полагаем, что если два числа, равные между собой, больше (меньше) третьего , то максимальным (минимальным)из трех этих чисел можно считать любое из равных между собой чисел. Дл  определенности считают, что

при , (А, В, С}-А,

макс г. ) (мин) ГА.В.

0

при ,

при ,Вт-А

(А,В,

макс (мин)

Дл  режима 1.3 полагают, что если два числа, равные между собой, боль51

ше fменьше третьего, то средними из этих трех чисел можно считать любое из двух равных между собой. Дл  определенности считают, что

при mid A,В,G А, при mid ЈА,В,с А, при mid А,В,с В

В табл. 3-5 представлены соотношени  между числами А,В и С, однозначно определ ющие соответственно максимальное, минимальное и среднее из этих чисел.

ТаблицаЗ

мин А,В,С

I

Таблица4 Соотношени 

10

20

746386

Указанные соотношени  определ ют коды на выходах схем 7,8 и II сравнени  и на первом - шестом входах бло- 5 ка анализа результата. Будем считать , что на первый, второй и третий информационные входы устройства поступают числа С,А,В. При коде 11 на дев том и дес том входах блока анализа результата значени  первого - шестого входов блока анализа результата определ ют такой код на втором и третьем выходах блока анализа результата , соединенных с младшими разр дами 15 выхода накапливающего сумматора 15, который, будучи просуммированным с . кодом 11, дает в результате код, обеспечивающий подключение на выход 5 устройства через коммутатор 9 соот- ветствующего регистра устройства. ,

Если на первом - шестом выходах блока анализа результата присутствует комбинаци  сигналов, соответствующа 

макс тому, что А,миНч А,В,С, то с второго

Snid;

и третьего выходов блока анализа результата снимаетс  код 01:11+01 00. Код 00 согласно табл.1 подключает через коммутатор 9 на выход 5 устройства выход регистра 13, содержащей число А.

Если на первом - шестом входах бло- 35 ка анализа результата присутствует комбинаци  сигналов, соответствующа 

макс тому, что В ,минч А,В,С, то с втоSnid

40 рого и третьего выходов блока анализа результата снимаетс  код 11:11+11 10. Код 10 согласно табл.1 подключает через коммутатор 9 на выход 5 устройства выход регистра 14.

25

30

ТаблицаЗ

mid А,В,С

Соотношени 

Если на первом - шестом входах блока анализа результата присутствует комбинаци  сигналов, соответствующа 

макс тому, что С ,минч А,В,С, то с второmid;

го и третьего выходов блока анализа результата снимаетс  код 10:11+10 01. Код 01 согласно табл,1 подключит на выход 5 устройства через коммутатор 9 выход регистра 12. Информаци  в блоке анализа результата, составлена на основании описанного, представлена в строках 1-36 (табл.1).

В режиме 3 осуществл етс  подсчет количества совпадений чисел, составл ющих некоторую последовательность и числом-эталоном, хран ющимс  в устройстве . Данный режим часто используетс  в символьной обработке, когда необходимо подсчитать, например, количество вхождений рассматриваемого СИМВОЛа В СЛОВО. КаЖДОМу СИМВОЛУ

соответствует некоторое число в прин той системе кодировани . Например, в коде АСКИ символ представл етс  байтом. Слово есть совокупность символов , т.е. набор чисел.

Числа, составл ющие последовательности , могут поступать на входы 2 и 3 устройства парами. При поступлении чисел последовательности на вход 2 (или 3) устройства по одному, на другой вход 3 (или 2) устройства необходимо подать любое число, не совпадающее с эталоном. Эталон (чис-г ло, с которым осуществл етс  сравнение ) хранитс  в регистре 12 устройст ва.

В режиме 3 возможны следующие соотношени  между числами А,В, поступающими на входы 2 и 3 устройства, и числом-эталоном С, содержащимс  в регистре 12, представленные в табл.6

Таблицаб

Информаци  о количестве совпадений чисел последовательности с эталоном снимаетс  с выхода накапливающего сумматора 15, начина  с второго 45 разр да, и соответственно подаетс  на второй выход 6 устройства.

В режиме 3 первый вход 1 устройства подключен к входу регистра 12. Нулевое состо ние дес того входа блока анализа результата определ ет код на первом - п том выходах блока анализа результата: 00111 - строка 37 табл.1. При единичном значении на дес том входе блока анализа результата состо ние третьего - п того выходов соответственно 001,код на первом и втором выходах блока анализа

JQ

j

20 5

0

5

0

5

0

5

результата зависит от состо ни  шестого , п того, второго и первого входов согласно строкам 38-46 табл.1.

В исходном состо нии сигналом сброса регистры 12-14 и-накапливающий сумматор 15 переведены в нулевое состо ние.

В режимах 1.1-1.3 первый вход 1 устройства через коммутатор 18 подключен к входу регистра 12. Единичными сигналами с четвертого и п того выходов блока 10 анализа резистора элементы И 16 и 17 разблокированы.

По синхронизирующему импульсу, поступающему на вход 19 устройства, осуществл етс  запись в регистры 13, 14 и 12 чисел А,В,С с первого - третьего входов 1-3 устройства дл  сравнени . По этому же синхроимпульсу осуществл етс  суммирование в накапливающем устройстве I5 информации с первого - третьего выходов блока 10 анализа результата. В зависимости от значени  дев того и дес того входов блока 10 анализа результата из него выбираютс  такие данные (строки 1-3, 13-15, 25-27 табл.), в результате суммировани  которых с содержимым накапливающего сумматора 15 в младших разр дах выхода последнего сформируетс  код 11, Данный код, поступа  на управл ющий вход коммутатора 9, подключает через этот коммутатор выход регистр 12 на соответствующие входы схем 7,8 и 11 сравнени . Этот же код поступает на дев тый и дес тый входы блока 10 анализа результата , вызыва  выборку из него данных, содержащих ноль в нулевом разр де. Нулевой сигнал с п того выхода блока анализа результата блокирует элемент И 16 дл  прохождени  синхроимпульсов на тактовые входы регистров 12-14. Комбинаци  сигналов на выходах схем 13 8 и II сравнени , поступающа  на первый - шестой входы блока 10fвыбирает из блока 10 анализа результата данные согласно строкам 4-12, 16-24, 28-36 табл.1.

По следующему синхронизирующему сигналу осуществл етс  суммирование этих данных с содержимым накапливающего сумматора 15, в результате которого в младших разр дах сумматора 15 образуетс  код 00, 01 или 10, в зависимости от содержани  информации на выходах схем 7,8 и 11 сравнени  и входа и ОР4 , ОР2 режима работы уст10

ройства. Данные коды подключают на выход коммутатора 9 и выход 5 устройства соответственно выходы второго , третьего или первого регистров 13, 14 и 12, т.е. осуществл етс  передача на выход 5 устройства макс (мин, raid) из чисел А,В,С. Код 00, 01, или 10, поступа  на дев тый и дес тый входы блока 10 анализа результата , выбирает из БА данные, содержащие единицу в нулевом разр де. В результате единичный сигнал с п того выхода блока анализа результата разблокирует через элемент И 16 ре- 15 гистры 12-}4 дл  приема новых чисел. Дл  устранени  динамической ошибки работы устройства необходимо, чтобы частота синхронизирующих импульсов была в два раза выше частоты поступ- 20 лени  данных на входы 1-3 устройства.

В режимах 2.1 и 2.2 числа, составл ющие последовательность, могут поступать на входы 2 и З парами. При поступлении чисел последовательности 25 на вход 2 (или 3) устройства по одному на другой вход 3 (или 2) устройства необходимо подать нулевой код дл  режима 2.1 или единичный код (11 ... 1) дл  режима 2.2,30

В данных режимах через коммутатор 18 на вход регистра 12 подключен выход коммутатора 9, В результате такого подключени  в регистр 12 осуществл етс  запись максимального (режим 2,1) или минимального (режим 2.2) числа из сравниваемых трех чисел в предыдущем такте работы устройства. В каждом такте работы устройство функционирует, как в рассмотренных режимах 1.1 и 1.2. После окончани  поступлени  последовательности чисел в устройство на первом выходе 5 находитс  максимальное (или минимальное) число из рассматриваемой последовательности .

В режиме 3 в исходном состо нии устройства нулевым сигналом с младшего разр да выхода сумматора 15, св занного с дес тым входом блока 10 анализа результата, выбирают из блока 10 анализа результата данные, содержащие единицу в первом разр де. Единичным сигналом с четвертого выхода блока 10 анализа результата элемент И 17 разблокирован. Первый вход 1 устройства подключен через коммутатор 18 на вход регистра 12.

1474638Ю

На вход 1 устройства поступает число-эталон, на входы 2 и 3 - первые числа анализируемой последовательности .

По синхронизирующему импульсу с входа 19 устройства осуществл етс  прием чисел А,В,С в регистры 13, 14 и 12 устройства. По этому же импульсу происходит суммирование в накапливающем сумматоре 15 его исходного содержани  (нулевого) с данными, снимаемыми с выхода блока 10 анализа результата (строка 37 табл.1). В результате на младшем разр де с выхода сумматора 15 по вл етс  единичный сигнал, который, поступа  на управл ющий вход коммутатора 9, подключает на выход коммутатора 9 выход регистра 12. Этот единичный сигнал, поступа  на дес тый вход блока 10 анализа результата, выбирает из него данные, содержащие ноль в первом и втором разр дах. Нулевой сигнал с четвертого выхода блока 10 анализа блокирует элемент И 17 дл  прохождени  синхроимпульсов с входа 19 устройства . В накапливающем сумматоре 15 содержитс  число, имеющее младший разр д, равный единице.

Так как данные, поступающие на сумматор 15 из блока 10 анализа результата , в младшем разр де содержат ноль (строки 38-46 табл.1), то состо ние младшего выхода сумматора 15 не измен етс , т.е. остаетс  единичным . Следовательно, не измен етс  и единичное состо ние дес того входа блока 10 анализа результата и соответствующего разр да управл ющего входа коммутатора 9. Таким образом, нулевой сигнал с четвертого выхода блока 10 анализа результата, выбираемый из него при единичном состо нии дес того входа, посто нно блокирует элемент И 17, фиксиру  тем самым число-эталон в регистре 12 на врем  просмотра всей последовательности . Кроме того, единичным сигналом с младшего разр да выхода сумматора 15 коммутатор 9 настроен на подключение на выход регистра 12. В результате такого подключени  число- эталон посто нно подаетс  на вторые входы первой и третьей схем 7 и I сравнени .

В зависимости от комбинации сигналов на выходах первой и третьей схем 7 и 11 сравнени  на первом и

35

40

45

50

55

втором выходах блока 10 анализа результата формируетс  код количества совпадений двух чисел, поступающих на второй и третий входы 2 и 3 уст- ройства, с числом-эталоном, хранимым в регистре 12. По синхронизирующему импульсу с выхода 19 устройства осуществл етс  суммирование этого кода с содержимым накапливающего суммато- pa 15, а также прием очередных чисел .последовательности в регистры 13 и 14.

В данном режиме частота поступлени  чисел на входы 2 и 3 устройства должна совпадать с частотой синхроимпульсов , формирование информации о количестве совпадений с эталоном чисел анализируемой последовательности из 2п чисел (при поступлении чисел на входы устройства парами) осуществл ет с запаздыванием на один такт относительно поступлени  на входы 2,3 устройства (2п-1)- и 2п-го чисел После просмотра всей последователь- ности на втором выходе 6 устройства находитс  информаци  о количестве совпадений чисел этой последовательности с эталоном.

Предлагаемое устройство за счет лишь изменени  содержани  блока IО анализа результата позвол ет решать широкий круг задачt св занных со сравнением между собой данных при числовой или символьной обработке. Например, при обработке символьной информации с целью контрол  подсчитывают количество открывающих и закрывающих скобок,, Если эту функцию записать рекурсивно, то предложенное уст- ройство будет ее реализовать. Так, в регистры 13 и 14 устройства нужно занести коды соответственно открывающей и закрывающей скобок, а коды символов подавать на вход 1 устрой- ства. При соответствующей организации блока 10 анализа результата устройство будет реализовывать и указанную функцию,

Claims (1)

1. Формула изобретени 

   Устройство дл  обработки информации , содержащее первую и вторую схех мы сравнени , первый коммутатор, блок анализа результата, причем входы первых групп первой и второй схем сравнени  соответственно объединены, первый и второй выходы первой схемы

   , O

   5 0 5

   0 0 5

   0

   5

   сравнени  соединены соответственно с первым и вторым входами блока анализа результата, первый и второй выходы второй схемы сравнени  со.ецине- ны соответственно с третьим и четвертым входами блока анализа результата, выходы первого коммутатора  вл ютс  информационными выходами устройства, отличаю-щеес  тем, что, с целью расширени  функциональных возможностей за счет дополнительного нахождени  экстремума последовательности чисел и осуществлени  подсчета количества совпадений чисел последовательности с заданным числом-эталоном , в устройство введены треть  схема сравнени , три регистра, накапливающий сумматор, второй коммутатор, два элемента И, причем вход синхронизации устройства соединен с первым входом первого элемента И и с синхро- входом накапливающего сумматора, первый , второй и третий входы которого соединены с первым, вторым и третьим выходами блока анализа результата, а выходы разр дов накапливающего сумматора, кроме младшего,  вл ютс  выходами числа совпадений устройства, п тый и шестой входы блока анализа результата соединены соответственно с первым и вторым выходами третьей схемы сравнени , седьмой и восьмой входы блока анализа результата  вл ютс  соответственно первым и вторым разр дами входа установки режима устройства , третий разр д входа установки режима устройства соединен с управл ющим входом второго коммутатора, дев тый и дес тый входы блока анализа результата соединены соответственно с двум  младшими разр дами выхода накапливающего сумматора и с входами управлени  первого коммутатора, чет- вертый выход блока анализа результата соединен с первым входом второго элемента И, выход которого соединен с синхровходом первого регистра, п тый

   выход блока анализа результата соединен с вторым входом первого элемен- i та И, выход которого соединен с вто-.

   рым входом второго элемента И и син- хровходами второго и третьего регистров , входы первого анализируемого числа устройства соединены с первой группой входов второго коммутатора , информационные входы второго и третьего регистров  вл ютс  соотзет13147463814

   ственно входами второго и третьего ни , треть  группа входов первого анализируемых чисел устройства, ин- коммутатора соединена с выходами раз- формационные входы первого регистра р дов третьего регистра, с второй

   соединены с выходами второго комму-5 группой входов второй схемы сравнени  татора, а выходы разр дов соединены и первой группой входов третьей схе- с первой группой входов первого ком- мы сравнени , выходы первого коммута- мутатора, втора  группа входов ко- тора соединены с вторыми группами торого соединена с выходами разр дов входов первой и третьей схем сравневторого регистра и первыми группамию ни  и с второй группой входов второ- входов первой и второй схем аравне- го коммутатора.