Изобретение относитс к области вычислительных устройств систем управлени и может быть использовано в системах числового программного управлени станками и другим технологи ческим оборудованием. Известны интерпол торы дл воспро изведени синусно-косинусной зависимости , построенные по принципу цифро вых дифференциальных анализаторов ru 21, Наиболее близким техническим реше нием к данному изобретению вл етс интерпол тор дл систем.программного управлени , содержащий блок управлеНИН , подключенный через блок ввода программы к первому входу блока зада ни скорости, второй вход которого соединен с выходом генератора тактовых импульсов, выход блока задани скорости подключен к первым вхрдс1м первого и второго интеграторов, выход первого интегратора соединен со вторым входом второго интегратора, первый вход которого соединен со вторым входом первого интегратора 3, НедостатксЗм такого интегратора вл етс ограниченность функциональнах возможностей, так как он может воспроизводить только синусно-косинусную: зависимость. Целью изобретени вл етс расширение функциональных возможностей, заключающеес в возможности воспроизведени винтовой линии. Поставленна цель достигаетс тем, что в интегратор введены элементы И, сравнени , счетчики, регистр и генератор псевдослучайных чисел, вход которого и первые входы блоков сравнени подключены к выходу блока задани скорости, первые входы элементов И соединеныс выходами блока управлени , вторые входы первого и второго элементов И подключены соответственно к выходам первого и второго блоков сравнени , вторые входы которых соединены с выходом генератора псевдослучайных чисел, выход блока задани скорости подключен ко второму входу третьегр элемента И, выход которого соединен с первым входом первого счетчика , выход блока ввода программы подключен к .третьим входам первого и второго интеграторов, ко входу регистра, ко второму входу первого счетчика и к первому входу второго счетчика, второй и третий входы которого подсоединены к выходам первого и второго элементов И cooTBeTCTBGFiHo, а выход - к первому .входу блока управлени и ко ёторому входу «четвертого элемента И, „вторые входы п того и шестого элемен тов И соединены соответственно с первым выходом второго интегратора и с выходом первого интегратора, ,а выход первого счетчика, выход регистра и второП выход второго интегратора- подключены к третьему входу первого блока сравнени , третьему входу второго блока сравнени и ко второму входу блока управлени соответственно. Блок-схема интерпол тора представ лена на чертеже и содержит блок ввода про1граммы 1, генератор псевдослучайных чисел 2, блок управлени 3, блок задани скорости 4, первый 5 и. второй б блоки сравнени , первый 7 и бторой 8 элементы И,второй счетчик 9 генератор тактовых импульсов 10, элемент И 11, первый счетчик 12, регистр 13, первый 14 и второй 15 интеграторы , .четвертый 16, п тый 17 и шестой 18 элементы И. Интерпол тор работает следующим образом. По сигналу, поступающему от блока управлени 3 к блоку 1, в первый 14 и второй 15-интеграторы по . 26 от блока 1 занос тс начальные услови . По сигналу, вырабатываемому йа другом выходе блока 1, тактова последовательность импульсов, выраба тываема генератором тактовых импульсов 10, преобразуетс блоком задани скорости 4 в требуемую, и, поступа на их входы, задает скорость работы интеграторов 14 и 15. В это врем на входе третьего элемента И 11 присутст вует разрешающий потенциал, вырабаты ваемый на выходе блока управлени 3 и поступающий на вход элемента И 11. Р{мпульсы от блока задани скорости 4 начинают посту 1ать с выхода элемента И 11 на вход счетчика 12. Остальные элеЬшнты И - 7, 8/ 16, 17 и 18 закры ты: на их первых входах присутствуют запрещающие потенциалы, поступающие с соответствующих выходов блока управлени 3. Первый 14 и второй 15 ин теграторы воспроизвод т синусно-коси нусную зависимость в соответствии с выражением x cosujt, -s-s-inuj-t, (j) .где X и у - содержимое интеграторов 14 и 15, соответственно, рассматрива мое., как число с зап той, фиксированной перед старшими разр дами. Эти ве личины могут рассматриватьс и как частота по влени импульсов на выходах интеграторов в дискретные момент времени t, задаваетлые блоком задани скорости 4, OJ 2 коэффициент, учитывающий разр дность 6 rtHtefpSto ров. Как только текущее значение станет равным заданно й конечной коор Динате, на втором выходе второго интегратора 15 по вл етс сигнал, tioступающий на вход блока управлени л, По этому сигналу вырабатываетс сигнал на выходе блока управлени 3, описанным выше способом устанавливает интеграторы 14 и 15 в первоначальное состо ниа. На другом выходе блока управлени 3 по вл етс запрещающий потенциал, поступающий на первый вход элемента И II, который прекращает запись импульсов в счетчик 12 и содержимое счетчика 12 станет равныг.1 времени работы интеграторов 14 и 15. . .(2) где А - содержимое счетчика 12; Ьц - врем работы интеграторов 14, 15, На этом первый цикл работы устройства заканчиваетс . Во втором цикле работы, цикле работы по сигналу, вырабатываемому на первом выходе блока управлени 3, который поступает на вход блока 1, в. регистр 13 заноситс числовой код, соответствующий рассто нию, которое должен пройти рабочий орган в горизонтальном направленииR. По этому же . сигналу содержимое счетчика 9 устанавливаетс в состо ние . So--1-o,5A-1-0,5t. (3) где S - начальное состо ние счетчика 9. Импульсы, вырабатываемые на выходе блока задани скорости 4 и поступающие по шине, св зывающей выход блока задани скорости 4 со входом генератора псевдослучайных чисел 2 и с входами блоков сравнени 5 и 6,имеют частоту в 2 раза большую, чем импульсы , поступающие от блока задани скорости 4 на интеграторы 14 и 15. Это позвол ет синхронизировать импульсные последовательности, по вл ющиес на выходах интеграторов 14 и 15 с выходной импульсной последовательностью счетчика 9. На выходах генератора псевдослу- , чайных чисел 2, представл ющего собой С-разр дный сдвиговый регистр с линейной обратной св зью, начинают по вл тьс импульсы. Наличие импульса кодируетс как логическа единица, отсутствие - как нуль. Поэтому совокупность этих бинарных символов, при разр дности генератора псевдослучайных чисел 2 представл ет собой двоичннй цифровой код чисел от 2 до (1-2 ).Эти импульсы поступают на вход первого 5 и второго 6 блоков сравнени и сравниваютс соответственно с содержимым счетчика 12 и содержимЕлм регистра 13. При этом импульс на выходе блока 5 по вл етс только в случае , если двоичное число, выработанное генератором псевдослучайных чисел 2, не меньше содержимого счетчика 12, а на выхопе блока 6 - только в случае, ерли содержимое регистра 13-н.е меньше двоичного числа, выработанного нератором псевдослучайных чисел 2. Интеграторы 14 и 15 работают таким же образом, как и в первом цикле, од нако, поскольку на выходе блока упра лени 3 по вл етс разрешающий потен циал, поступающий на входы четвертого 16, п того 17 и шестого 18 элемен тов И, То выходы интерпол тора тепер непосредственно воздействуют на рабочие органы. Причем импульсна последовательность первого интегратора, по вл- юща с на выходе элемента И 18 осу1Чвствл ет движение рабочего органа по первой пространственной оси вправо, а последовательность, выраба тываема вторым интегратором, по вл юща с на элементе И 17, осуадествл ет движение рабочего органа по второй пространственной оси . Импульсна последовательность, по вл ю ща с на выходе счетчика 9 и на выхо де элемента И 16, осуществл ет равномерное перемещение рабо.чего органа вдоль третьей пространственной оси. Счетчик 9, вырабатывающий эту последо вательность, работает следующим образом . После занесени начальных условий описанным выше способом происходит анализ состо ни выхода счетчика 9. Если на выходе счетчика 9 присутст вует импульс (где а - состо ние выхода счетчика 9), то на выходах бло ка управлени 3 по вл ютс разрешающие потенциалы, поступающие соответственно на входы второго 8 и первого 7 элементов И. За врем одной итерации (под итерацией понимаетс ( тактов работы) на выходе генератора псевдослуча 1ных чисел 2 по в тс все числа от до (1-2), Поэтому число импульсов, по вившихс на выходе первого блока сравнени 5 и поступающих на один из входов счетчика 9, соответствует дополнительному коду содержимого счетчика 12, а число импульсов по вившихс на выходе второго блока сравнени 6 и поступающих на другой вход счетчика 9, соответствует пр мому коду содержимого регистра 13. Таким образом, содержимое счетчика 9 стало равно величине. S,-S.,A4H, где1 S, Ьодержимое счетчика 9 после t и t-1 итераций,соответственно А - дополнительный код содержимого счетчика 12; R - код рассто ни (содержимое счетчика 9). Если на выходе, счетчика 9 импульс отсутствует (), то иа соответствующем выходе блока управлени 3 по вл етс запрещающий потенциал, поступающий на вход первого элемента И 7 и закрывающий его,а элемент И 8 будет открыт.Таким образом,в этом случае к содержимому счетчика У за итерацию добавл етс только пр мой код рассто ни (код числа , записанного в регистре 13). Со держимое счетчика 9 станет ранно величине: .-« (5) в дальнейшем происходит оп ть анализ состо ни выхода счетчика 9 и в зависимости от наличи или отсутстви импульса на его происходит сло«енйЭ по формуле (4) или (5). Таким образом, за врем , равное количеству итепаций А на выходе элемента И 16, по витс R импульсов, т.е. частота повторени импульсов равна рабочий орган, св занный с этим выходом , осуществит равномерное передвижение вдоль третьей пространственной оси. В целом, с учетом воздействи на рабочий орган интеграторов 14, 15 ,(см. формулу 1) интерпол тор будет воспроизводить зависимрсть . x cosuuf) y-S-in (JUt L Z-- uut , j(6) т.е. винтовую линий. После окончани А-й итерации на первом выходе блокауправлени 3 по вл етс сигнал останова, прекращающий работу интерпол тора. Таким образом, преимуществом интерпол тора вл етс то, что он позвол ет воспроизводить не только синуснокосинусную зависимость, но и винтовую линию, т.е. адавать движение рабочим органам не только в двух пространственных направлени х, но и по всем трем ос м пространственных координат. Фогмула изобретени Интерпол тор дл систем программного управлени , содержащий блок управлени , подключенный через блок ввода программы к первому входу блока задани скорости, второй вход которого со.единен с выходом генератора тактовых импульсов, выход блока задачи скорости подключен к первым входам первого и второго интеграторов, выход первого интегратора соединен со вторым входом второго интегратора, первый вход которого соединен со вторым входом первого интегратора, отличающийс тем, что, с целью расширени функциональных возможностей интерпол тора, в него введены элементы И, блоки сравнени , счетчики, регистр и генератор псевдослучайных чисел, вход которого и первые входы блоков сравнени подключены к выходу блока за.цани скорости, первые входы элементов И соединены с выходами блока управлени , вторые входы nepjoro и второго элементов И подключены соответств нно к выходс м первого и второго блоков сравнени , втоые входы которых соединены с выходом генератора псевдослучайных чисел, выход блока задани скорости подключен К второму входу тре.тьего элемента И, выход которого соединен с первым входом первого счетчика, выход: блока . ввода прогрс1ммы подключен к третьим .уходам первого и второго интеграторов ко входу регистра,ко второму входу первого счетчика и к первому входу второго счетчика,второй и третий входы которого подсоединены к выходам первого и второго элементов И соответственно ,а выход - к первому входу блока управлени и ко второму рходу четвертого элемента И, Ьторые входы п того и шестого элементов И соединен1а соответственно с первым выходом второго интегратора и с выходом первого интегратора, а выход 6 первого счетчика, выход регистра и второй выход второго интегратора подключены к третьему входу первого блока сравнени , третьему входу второго блока сравнени и ко второму входу блока управлениу. соответственно. Источники информации, прин тые во внимание при экспертизе 1.Дригваль Г, П. Цифровые дифференциальные анализаторы. М., ,Сов. радио , 1970, с. . 2.Неслуховский К,С. Цифровые дифференциальные анализаторы. М., Маиш ноетроение, 1968. 3.Авторское свидетельство СССР № 555381, кл. G05 В 19/18, 1975.