SU1226486A1 - Анализатор спектра Фурье - Google Patents

Abstract

Изобретение относитс  к цифровой вычислительной технике и может быть использовано дл  вычислени  спектра по алгоритму быстрого преобразовани  Фурье. Цель изобретени  - расширение области применени  анализатора за счет обработки последовательностей с переменным шагом скольжени . Это достигаетс  введением в анализатор блока пам ти, блока регистров , четырех коммутаторов, блока управлени  и арифметического блока с соответствующими функциональными св з ми между ними и известными блоками анализатора. 1 з.п. ф-лы, 2 ил. ND tsD 05 оо 05

Description

10

25

Изобретение, относитс  к цифровой вычислительной технике и может быть использовано дл  вычислени  спектра по алгоритму быстрого преобразовани  Фурье.5

Цель изобретени  - расширение области применени  за счет обработки последовательностей с переменным шагом скольжени .

На фиг, 1 представлена блок-схема предлагаемого устройства; на фиг, 2- функциональна  схема блока управлени  ,

Анализатор спектра содержит аналого-цифровой преобразователь 1j ком- мутатор 2, блоки 3 и 4 пам ти (входных данных), сумматор 5, коммутатор 6j блоки 7 и 8 пам ти, коммутаторы 9 и 10, арифметический блок 11, блок 12 посто нной пам ти (тригонометри- 20 ческих коэффициентов)5 сумматор 13, блок 14 регистров, ут ножитель 15, а также синхронизатор.

Блок 16 управлени  (фиг, 2) содержит дешифратор 17, счетчик 18., делитель 19 частоты, генератор 20 тактовых импульсов, распределитель 21 импульсов, шифратор 22, дешифратор 23, счетчик 24s шифратор 25, дешифратор 26, счетчик 27, элементы 30 И 28 и 29, триггеры 30 - 33,

Кроме того, позици ми 34-41 обозначены выходы блока 16 управлени  .

Устройство работает следующим 35 образом.

Полученные в. результате дискретизации в 1 первые IV дискрет р - X. , сигнала записываютс  в блоке 3 пам ти входных данных и пересыпа- 40 тс  через блоки 5 и 6 в блок 7 паМ - ти. Адреса записи в блок 3 определ тс  содержимым счетчика 18 адресов блока 16, а запись в блок 7 осуществ етс  управл ющими сигналами с шиф- 45 ратора 22 по адресам, определ емым содержимым счетчика 24 адресов. Выбор блоков 3 и 7 пам ти осуществл етс  коммутатором 2 по управл ющему сигналу с триггера 33 режима и комму- до татором 6 по сигналу триггера.30.

Далее полученные дискреты обрабатываютс  по обычному алгоритьгу быстро го преобразовани  Фурье (БПФ). Арифметический блок 11 выполн ет стандарт- 55 ные арифметические операции сложени  и умножени  алгоритма БПФ по управ ющим сигналам с шифратора 22. Про

межуточные результаты обработки по алгоритму БПФ записьшаютс  через первый коммутатор 6 в блок-7 пам ти по адресам, определ емым содержимым счетчика 24 адресов.

После получени  N конечных результатов по алгоритму БПФ (С, ) они из блока 7 пам ти через блок 9 и коммутатор 10, сумматор 13, умно- хштель 15 (умножение на 1 на этом этапе) поступают в блок 14, где сохран ютс  неизменными до обработки следующей серии дискрет. Управл ющие сигнааы на блоки 9 и 10 поступают с триггеров 32 и 31 блока 16.

При поступлении новых М (M«N ) дискрет сигнала с блока 1, а именно дискрет Х ,Х, ,...,Х , которые поступают во врем  обработки отсчетов о J 3 . по алгоритму БПФ, устройство работает следующим образом. М новых дискрет с помощью кo мyтa- тора 2 записываютс  в блок 4 пам ти входных данных по адресам О-М-1. Выбор блока 4 осуществл етс  по управ- л юще1 у сигналу с триггера 33 режима, а адреса определ ютс  содержимым счетчика 18. Эти данные подаютс  на первый вход сумматора 5, на второй вход которого поступают из блока 3 пам ти входных данных М ранее поступивших дискрет X,-X.j считываемых из  чеек с теми же адресами О-М-1, по которым в блок 4 записываютс  новые данные.

На выходе сумматора 5 образуетс  подискретна  разность входных данных

о 5 - N4M-i ° тора  через коммутатор 6 поступает

в блок 8 пам ти по адресам, определ емым содержимым счетчика 27 адресов .

На следующем этапе производитс  обработка поступивших М разностных отсчетов по ал-горитму БПФ, но уже как последовательности данных, содержащих всего М ненулевых компонент и N -М нулевых компонент. Арифметический блок выполн ет арифметические операции сложени  и умножени  алгоритма БПФ последовательности с иулевьичи компонентами,.наход щимис  в блоке 8 пам ти. Блок 9, коммутатор 10 и коммутатор 6 обеспечивают в данном случае прохождение информационных потоков в арифметической блок 11 с занесе1Л1ем промежуточных и конечных результатов БПФ в блок 8 пам ти. Поворачивающие множители дл  реализации алгоритма БПФ выдаютс  из блока 12 пам ти тригонометрических коэффициентов . Вычисленные N новых коэффициентов (ДС) через блок 9 и коммутатор 10 поступают на второй сумматор 13. Одновременно на второй вход сумматора 13 поступают из блока 14 все коэффициентов Фурье (С°0, которые вычислены ранее. На выходе второго сумматора 13 образуетс  покомпонентна  сумма из коэффициентов Фурье (с ° +Д:С), которые поступают на первьм вход блока 15, На второй вход блока 15 поступают фазовые коэффициенты сдвига с выхода блока 12 пам ти тригонометрических коэффициентов . С выхода блока 15 результат умножени  (также покомпонентного) поступает в блок 14 в .виде набора новых коэффициентов Фурье (С ).

С приемом следующих М дискрет сигнала от блока 1, а именно дискрет

XX X

N-t-M N-t-M+1 N+2M-1

последние поступают через коммутатор 6 в блок 7 пам ти в виде последовательности , содержащей М ненулевых и N -М нулевых компонент. Затем весь рассмотренный выше цикл вычислений повтор етс  до прихода очередных дискрет М сигнала, на втором этапе вычислений коэффициентов Фурье на выходе сумматора 5 образуетс  покомпонентна  разность сигнала вида

X -X

N+KM (К-.1)М

-X

КМ-1

N

При К -j; -1 запись очередных

М дискрет входных данных производитс  в блок 4 пам ти входных данных в  чейки с адресами N- (M+l) -M-1j а М вычитаемых дискрет выбираютс  из  чеек блока 3, имеющих такие же адреса.

При К -:j7 запись очередных М

.уУ N -KM4l (K -IJMM - N4{K+i)M-l

М.

дискрет осуществл етс  в блок 3 пам ти входных данных по адресам О - - (М - 1), а на второй вход сумматора 5 поступают дл  вычитани  М дискрет из  чеек блока 4 с теми же адресами.

Пор док знаков компонент, поступающих на сумматор 5 (из блока 3 - со знаком плюс, а из блока 4 - со знаком минус), остаетс  неизменным в течение - этапов поступлений данных по М дискрет, затем знаки мен ютс  на противоположные, и процесс циклически повтор етс .

Устройство реализует следующую рекуррентную вычислительную процеду М ф(-мк)с - ЧдС )

РУ к

где

1,2..

М

.(K-1J

ДС

(мк)

вектор коэффициентов Фурье размерностьюМ , рассчитанный на К-м этапе вычислений при обработке очередных М дискрет; вектор коэффициентов Фурье размерностьюN , рассчитанный на (К-1)-м этапе (предыдущем) вычислений;

вектор приращений коэффициентов Фурье размерностью N

рассчитанный

мк)

после приема М компонент исходного сигнала на К-м этапе вычислений; диагональна  матрица сдвига в частотной области пор дка N вида

{N-l) М

N

jtctv- in .

фМ ,-а(Ы,М;%..., fc« (

11Л

С элементами W exp

, .2ТГ . (-J TflM), , N-1.

Вектор приращений 6iC

(«Kl

вычисл етс  no алгоритму БПФ вида .(МК) 1 . (-(N-MW)

AC

С I V - .

,.

E - матрица пор дка N дискретно-экспоненциальных функций с элементами

г .211 1 ки кп- П-Т КМ}-- ;

(N-Mlc)J к

(К-1)

вектор исходных данных размерностью N , имеющий М ненулевых компонент, поступивший в устройство на К-м этапе вычислений при приеме очередных М дискрет, сдвинутый влево на N -М дискрет; вектор исходных данных размерностью N , имеющий М ненулевых дискрет, прин тых на (К-1)-м этапе .

Claims (1)

1. Анализатор спектра Фурье, содержащий аналого-цифровой преобразователь , вход которого  вл етс  информацистнным входом анализатора, первый блок пам ти, выход которого подключен к первому входу первого сумматора , второй и третий блоки пам ти, второй сумматор, вькод которого подключен к первому входу умножител , второй вход которого подключен к первому выходу блока посто нной пам ти , отличающийс  тем, что, с целью расиирени  области применени  за счет обработки последовательностей с переменным шагом скольжени , в него введены четвертый блок пам ти, блок регистров, четыре ком

мутатора, блок управлени  и арифметический блок, вход задани  коэффициентов которого подключен к второму вьшоду блока посто нной пам ти, выхо аналого-цифрового преобразовател  подключен к информацион1 ому входу первого коммутатора, первый и второй выходы которого подключены к информационным- входам соответственно первог и четвертого блоков пам ти, выход четвертого блока пам ти подключен к второму входу первого сумматора, выход которого подключен к первому информационному входу второго коммутатора , первый и второй выходы которьк подключены к информационным входам соответственно второго и третьего бггоков пам ти, выводы которых подключены соответственно к первому и второму информационным входам третьего коммутатора, первый и второй выходы которого подключены соответственно к первому и второму информационным входам четвертого коммутатора, первый и второй входы которого соответственно подключены к первому входу второго сумматора и входу операндов арифметического блока, выход результата которого подключен к второму информационному входу второго коммутатора , выход умножител  подключен к информационному входу блока регистров , выход которого подключен к второму входу второго сумматора и  вл ес  информационным выходом анализатора , при этом первый и второй выходы блока управлени  подключены соответственно к адресным входам, входам чтени -записи первого и четвертого блоков пам ти, третий и четвертый выходы блока управлени  подключены соответственно к адресному входу и

O

5

5

0

0 5 0

5

5

входу чтени -записи второго блока пам ти , п тый и шестой выходы блока управлени  подключены соответственно к адресному входу и входу чтени -записи третьего блока пам ти, седьмой выход блока управлени  подключен к входу синхронизации арифметического блока восьмой, дев тый, дес тый и одиннадцатый выходы блока управлени  подключены к управл ющим входам соответственно первого, второго, третьего и четвертого коммутаторов.

2, Анализатор по п. 1, отличающийс  тем, что блок управлени  содержит четыре триггера, два шифратора, три дешифратора, три счетчика , делитель частоты, распределитель импульсов, два элемента И и генератор тактовых импульсов, выход которого подключен к тактовому входу распределител  импульсов, первым входам первого и второго элементов И и входу делител  частоты, выход ко- торого подключен к счетному входу первого счетчика, информационный выход и выход переноса которого подключены соответственно к входу первого дешифратора и установочному входу первого триггера, вход синхронизации которог о подключен к первому вьпсоду распределител  импульсов, второй и третий выходы которого подключены соответственно к первому и второму установочным входам второго, третьего и четвертого триггеров, пр мой и инверсный выходы второго триггера подключены к вторым входам соответственно первого и второго элементов И, выходы которых подключены к счетным входам соответственно второго и третьего счетчиков, информационные выходы которых подключены соответственно; вторые - к входам первого шифратора и второго дешифратора, третьи - к входам третьего дешифратора и второго шифратора, причем информацион- ньй выход первого счетчика, выход первого дешифратора, информационный вывод второго счетчика, выход второго дешифратора, информационный выход третьего счетчика, выход третьего дешифратора, выходы первого и второго шифраторов, выходы первого, второго , третьего и четвертого триггеров  вл ютс  выходами блока соответственно с первого по одиннадцатый.

SK

JTl

L.

6 .

/a

/j

flfrM

3f

jffj

7 3g1j 3g}j5lw /l

T:

да 1 w . 1 /

Редактор 0. Бугир

Заказ 2136/50Тираж 671Подписное

ВНИИ1Ш Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб ., д..4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна ,

Составитель A. Баранов

Техред Л.Олейник Корректор О. Лугова