SU1693612A1 - Устройство дл выполнени быстрого преобразовани Уолша - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  обработки цифровых сигналов в реальном масштабе времени и на скольз щем интервале на основе дискретных ортогональных преобразований, дл  спектрального и коррел ционного анализа сигналов и случайных процессов, цифровой фильтрации, сжати  информации, в технике св зи и т.д. Цель изобретени  - расширение области применени  за счет выполнени  преобразований Уолша-Пэли и Уолша-Качмажа на скольз щем интервале. Устройство содержит счетчик 1, регистры 2i - 2П сдвига (2П - размер преобразовани ), сумматоры-вычи- татели 3i - Зп, коммутаторы 4i - 4П, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 5i-5n-i. переключатели 6i -6п-1. 3 ил.

Description

7

Ё

О Ю

СА) СК

ю

Фага

Изобретение относитс  к вычислительной технике и может быть использовано дл  обработки цифровых сигналов в реальном масштабе времени и на скольз щем интервале на основе дискретных ортогональных преобразований, дл  спектрального и коррел ционного анализа сигналов и случайных процессов, цифровой фильтрации, сжати  информации, в технике св зи и т.д.

Цель изобретени  - расширение области применени  устройства за счет выполнени  преобразований Уолша-Пэли и Уолша -Качмажа на скольз щем интервале. На фиг.1 и 2 представлены графы быстрых преобразований соответственно Уолша-Пэли и Уолша-Качмажа на скольз щем интервале дл  N ()4; на фиг.З - функциональна  схема устройства.

Устройство содержит счетчик 1, регистры 2i - 2П сдвига (2П - размер преобразовани ), сумматоры-вычитатели 3i-3n, коммутаторы 4i - 4П, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 5i - 5п-1, переключатели 6i - 6п-1, информационный 7 и тактовый 8 входы, блок 9 задани  режима и информационный выход 10.

Перед началом работы задаетс  режим работы устройства с помощью подачи на вход 9 управлени  режимом работы устройства сигнала логического О или логической 1. При подаче на вход 9 сигнала логического О устройство будет работать в режиме выполнени  преобразовани  Уолша-Пэли, а при подаче сигнала логической 2 - в режиме преобразовани  Уолша-Качмажа.

Рассмотрим работу устройства в режиме преобразовани  Уолша-Пэли, При этом на управл ющем входе 9 присутствует сигнал логического О. Входна  последовательность х(1), х(2)х(2п), представл юща 

текущие отсчеты дискретного сигнала, с частотой тактовых импульсов поступает на второй вход сумматора-вычитател  3i и на вход 7 регистра 2ч сдвига первого каскада, где задерживаетс  на один такт (в разр де регистра сдвига хранитс  значение одного отсчета сигнала). Сумматор-вычитатель 3i срабатывает в каждом такте. При этом на выход коммутатора 4, который управл етс  с выхода старшего (n-t)-ro разр да счетчика 1 и работает с частотой в два раза больше, чем тактова  частота регистра 2i сдвига, в течение каждого такта вывод тс  результаты (сумма и разность), сформированные на выходах сумматора-вычитател  3i в первой каскаде х(1) + х(2), х(1)-х(2), х(2) + х(3), х(2)-х(3),.„

х (2п-1) + х (2n), x(2n-1)-x(2n) и т.д., начина  с второго такта (в первом такте формируютс  сумма и разность первых двух отсчетов х(0) и х(1) из предыдущей последовательности {хО - х(2п-1)}.

Во втором каскаде преобразованные результаты (сумма и разность) с выхода ком- мутатора 4i первого каскада поступает на второй вход сумматора-вычитател  32 и на вход регистра 2а сдвига второго каскада с частотой в два раза больше частоты поступлени  отсчетов входного сигнала, где задер- 0 живаютс  на четыре такта.

Результаты (сумма и разность), полученные на выходах сумматора-вычитател  32 во втором каскаде

Х2 0) + Х2 (J+ 4), Х2 0) - Х2 0+ 4), j 1-2

5 с частотой в два раза больше, чем в первом каскаде, в течение каждого такта работы регистра 22 сдвига, начина  с п того такта, вывод тс  на выход коммутатора 42, управл емого сигналом с выхода переключател 

0 6i. В течение первых четырех тактов работы регистра 22 сдвига второго каскада формируютс  и вывод тс  сумма и разность первых четырех отсчетов из предыдущих двух последовательностей. В 1-м () каскаде

5 преобразовани  последовательность промежуточных данных, получаемых с выхода коммутатора 4и предыдущего (Н)-го каскада , поступает на вход сумматора-вычитател  3i и на вход регистра 2| сдвига с частотой

0 в 21 раз больше частоты следовани  отсчетов входного сигнала. В регистре 2| сдвига данные задерживаютс  на 4м такта. На выход коммутатора 4|, управл емого сигналом с выхода переключател  6i с частотой в два

5 раза больше тактовой частоты регистра 2| сдвига, в течение каждого такта вывод тс  результаты (сумма и разность), сформированные в соответствии с графом преобразо- вани  (фиг.1) на выходах суммато0 ра-вычитател  в l-м каскаде

Xj 0) + xi (), xi 0) - xj Q+4M), , , начина  с (41 )+1)-го такта.

В течение первых 4 тактов формируютс  и вывод тс  на выход коммутатора 4i

5 сумма и разность 2 групп из первых 21 от счетов из предыдущей входной последовательности ,

Таким образом, каждый каскад преобразовани  работает с тактовой частотой в

0 два раза больше, чем предыдущий каскад. Поэтому текущие значени  2П коэффициентов преобразовани  Уолша-Пэли от последовательности {х(1)-х(2п)} получаютс  на выходах сумматора-вычитател  Зп n-го кас5 када преобразовани  по приходу 2п-го отсчета входного сигнала и вывод тс  на выход коммутатора 4П с частотой в 2П раз больше частоты следовани  отсчетов входного сигнала. По приходу следующего ()-го текущего отсчета входного сигнала

на выход коммутатора 4П вывод тс  новые текущие значени  следующих 2П коэффициента преобразовани  от следующей последовательности {х (2) - х (2п+1)}, и т.д.

Работа устройства в режиме преобразо- вани  Уолша-Качмажа. Первый каскад преобразовани  в этом режиме работает без изменени  как в режиме преобразовани  Уолша-Пэли, Остальные каскады работают аналогично за исключением изменени  ра- боты коммутаторов 42 - 4П.

Рассмотрим работу коммутаторов в i-м каскаде. На выход коммутатора 4j в течение каждого нечетного такта вывод тс  резуль- таты (сумма и разность), а в течение каждого четного такта - разность и сумма, сформированные в соответствии с графом преобразовани  (фиг.2). На выходах сумма- тора-вычитател  3i в i-м каскаде:

xi 0) + xi 0 + 4М). Х| 0) - х И + 4м), ,3,5,...

xi (I) - xi G+4M), xi 0) + xi (j+4n), ,4,6

начина  с (4 + 1)-го. В течение первых 4 тактов формируютс  и вывод тс  на выход коммутатора 4| сумма и разность, затем раз- ность и сумма 21 групп из первых 21 отсчетов из предыдущей входной последовательности .

Частота импульсов, поступающих на тактовый вход 8 устройства, равна 2n 1 f, где f - частота следовани  отсчетов входного сигнала.

Claims (1)

1. Формула изобретени 

   Устройство дл  выполнени  быстрого преобразовани  Уолша, содержащее п (2П - размер преобразовани ) регистров сдвига, n-сумматоров-вычитателей, п коммутаторов и счетчик, причем выход 1-го (,п) регистра сдвига подключен к первому входу 1-го сум- матора-вычитател , выходы суммы и разно- сти которого подключены соответственно к первому и второму информационным вхо- дам 1-го коммутатора, выход J-ro (, п-1)

   коммутатора подключен к информационному входу (j+1)-ro регистра сдвига и второму входу (j+1)-го сумматора-вычитател , второй вход первого сумматора-вычитател  соединен с информационным входом первого регистра сдвига и  вл етс  информационным входом устройства, информационным выходом которого  вл етс  выход n-го коммутатора , счетный вход счетчика  вл етс  тактовым входом устройства, отличающеес  тем, что, с целью расширени  области применени  за счет выполнени  преобразований Уолша-Пэли и Уолша-Качмажа на скольз щем интервале, в него введены (п-1)-й элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и (п-1)й переключатель , причем выход(п-1)-го и (n-k-1)- го разр дов счетчика (k-1, n-2) подключены соответственно к первому и второму входам к-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй входы (п-1)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключены соответственно к выходу первого разр да счетчика и тактовому входу устройства, выход j-roG lTrTl)элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к первому информационному входу J-ro переключател , второй ин- формационный эход к-го (, г7-2) переключател  подключен к выходу (n-k-1)- го разр да счетчика, а второй информационный вход (п-1)-го переключател  подключен к тактовому входу устройства, выход j-ro , п-1) переключател  подключен к управл ющему входу (j+1)ro коммутатора, тактовый вход j-ro регистра сдвига подключен к выходу (п-1)-го разр да счетчика, тактовый вход n-го регистра сдвига подключен к тактовому входу устройства, управл ющий вход первого коммутатора подключен к выходу (п-1)-го разр да счетчика, управл ют щие входы всех переключателей подключены к входу управлени  режимом работы устройства.

   Фие.1

   X,fi}§

   xfa I