JPH04309871A - 信号処理装置及びその方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は信号処理方法及びその装
置に係り、詳しくは検出対象としてのアナログ信号を所
定のサンプリング期間だけＡ／Ｄコンバータにて所定の
サンプリング周期でサンプリングして得たデジタル信号
を入力し、その各デジタル信号に基づいてフーリエ変換
処理を行う信号処理方法及びその装置に関するものであ
る。

【０００２】近年、例えば自動車用エンジンをより高精
度に制御することが要求されている。これに伴ってノッ
クセンサからの検出信号をＡ／Ｄコンバータにてサンプ
リングし、そのサンプリングされた各デジタル信号をフ
ーリエ変換処理を行う信号処理装置も高速かつ精度の高
いものが要求されている。

【０００３】

【従来の技術】従来、例えば自動車用エンジンにおいて
、シリンダブロックにノックセンサを取り付け、そのノ
ックセンサにてエンジンブロックに伝わる振動を検出し
てノッキングの有無を判定している。そして、ノッキン
グ状態の発生に伴って例えば点火時期を調整してエンジ
ンを高精度に制御することが行われている。このノック
センサからの検出信号に基づくノッキングの判定は、そ
のノックセンサからの検出信号（アナログ信号）を以下
のような信号処理をすることによって行われている。

【０００４】即ち、図９に示すようにノックセンサ５１
からの検出信号はＡ／Ｄコンバータ５２に出力される。 Ａ／Ｄコンバータ５２はサンプリングクロック発生回路
５３からのクロックに同期してその検出信号をサンプリ
ングしその時々の値をデジタル値に変換してフーリエ変
換処理機能を有するマイクロプロセッサ５４に出力され
る。プロセッサ５４はＡ／Ｄコンバータ５２の入力処理
タスクとフーリエ変換処理タスクを行う。入力処理タス
クはＡ／Ｄコンバータ５２からの前記サンプリングした
デジタル信号をプロセッサ５４内に設けたメモリの所定
の記憶領域に記憶するタスクである。また、フーリエ変
換処理タスクは前記メモリに記憶した前記サンプリング
期間においてサンプリングした各デジタル信号に基づい
てフーリエ変換を行い、図１０に示すパワースペクトル
を求めるためのタスクである。そして、プロセッサ５４
は上記処理タスクにて求めたパワースペクトルから特定
周波数帯域のピークレベルを検出し、この特定周波数帯
域のピークレベルに基づいてノック状態の有無を判定し
、その判定結果をコントローラ５５に出力する。コント
ローラ５５はこの判定結果に基づいてノッキングを防ぐ
ための例えば点火時期を制御するようにしてエンジンを
制御するようになっている。

【０００５】ところで、図１１に示すようにこの従来、
ＦＦＴ処理を用いる機器（測定器）ＴＩ　はサンプリン
グ時間ＮＴ（なお、Ｎはサンプリングする個数、Ｔはサ
ンプリング周期）やフーリエ変換処理時間ｔＦＦに対し
て十分に大きかったので、入力処理タスクとフーリエ変
換処理タスクとの各処理を同時に行う必要がなくシーケ
ンシャルに両処理を行っていた。

【０００６】通信機器などでリアルタイムにＦＦＴ処理
を行う場合も、サンプリング周期Ｔが比較的大きく、ま
たサンプリング個数Ｎも少ないため、フーリエ変換処理
時間ｔＦＦがそのサンプリング周期Ｔより十分に小さい
。 従って、前記入力処理の合間にフーリエ変換処理が実行
できるため、プロセッサ５４の負担はなくリアルタイム
の判定処理も行えた。

【０００７】

【発明が解決しようとする課題】ところで、近年、デジ
タル信号処理専用プロセッサ、即ち、ＤＳＰ（ｄｉｇｉ
ｔａｌｓｉｇｎａｌ　ｐｒｏｃｅｓｓｉｎｇ　ＬＳＩ　
）の出現により、サンプリング周期Ｔを短くし、サンプ
リング個数Ｎを多くして、フーリエ変換の精度及び帯域
を広げ精度を上げることが可能になってきている。この
時、サンプリング時間ＮＴ＞フーリエ変換処理時間ｔＦ
Ｆ＞サンプリング周期Ｔとなり、リアルタイム性を維持
することが困難となる問題があった。

【０００８】即ち、精度を上げるべくサンプリング周期
Ｔを短くしサンプリング個数Ｎを増加させると、その増
加に伴いフーリエ変換処理時間ｔＦＦが増大する。従っ
て、図１１に示すようにノックセンサ５１からの検出信
号のある時間（判定処理時間ＴＩ　）においてサンプリ
ングを複数回行ってその都度フーリエ変換処理を行い各
回のサンプリングにおけるノッキング判定を行う場合に
、前記フーリエ変換処理の間だけ検出信号のサンプリン
グが行われないことになる。その結果、サンプリング個
数Ｎを増大させ、フーリエ変換処理時間ｔＦＦが長くな
ると、サンプリングしない期間がさらに拡大しリアルタ
イム性が失われることになる。

【０００９】このように、従来ではリアルタイム性を犠
牲して精度を確保するか、反対に精度を犠牲にしてリア
ルタム性を確保するかといった問題があった。本発明は
上記問題点を解消するためになされたものであって、そ
の目的は精度を犠牲にすることなく、リアルタイムにＡ
／Ｄ変換されたサンプリング信号をフリーエ変換処理を
行うことができる信号処理方法及びその装置を提供すこ
とにある。

【００１０】

【課題を解決するための手段】本発明は上記問題点を解
決するために、まず、検出対象のアナログ信号を予め設
定したサンプリング周期で予め設定された期間サンプリ
ングする。続いて、そのサンプリング期間にサンプリン
グして得た各デジタル信号に基づいて前記サンプリング
周期より長い時間を要してパワースペクトルを求めるた
めにフリーエ変換処理を行う。このサンプリング期間に
得た各デジタル信号に基づいてフーリエ変換処理を開始
する時、前記検出対象のアナログ信号における新たなサ
ンプリング期間のサンプリング動作を開始させるように
した。

【００１１】

【作用】本発明によれば、サンプリング周期はフーリエ
変換処理時間より短いので、あるサンプリング期間にお
けるフリーエ変換処理を行っているとき、そのサンプリ
ング周期で新たなサンプリング期間におけるサンプリン
グ信号が順次出力されてくるたびごとに、フーリエ変換
処理動作を一時中断させながら先のサンプリング期間に
おけるフーリエ変換処理が可能となる。

【００１２】従って、先のサンプリング期間においてサ
ンプリングした各デジタル信号に基づいてフーリエ変換
処理を開始すると同時に次の新たなサンプリング期間の
サンプリングを開始させることができ、検出対象として
のアナログ信号に対して連続、即ち系時的にサンプリン
グが可能となる。その結果、サンプリングは常にリアル
タイムなサンプリングとなり、各サンプリング期間にお
いて得たフーリエ変換処理結果は信頼性が高くなる。し
かも、サンプリング周期を短く、即ちサンプリングする
個数が多くすることができ、精度の高い信号処理が可能
となる。

【００１３】

【実施例】以下、本発明を具体化した一実施例を図面に
従って説明する。図１はノックセンサにおけるフーリエ
変換処理（以下、ＦＦＴ処理という）システムブロック
図を示し、回転数検出センサ１０はエンジン１１のディ
ストリブュータからの信号を入力し、エンジン１１の回
転数に同期した検出信号をコントローラ１２に出力する
。コントローラ１２はこの検出信号に基づいてエンジン
１１のその時々の回転数とクランク角を演算する。そし
て、その演算した回転数に基づいてその時の回転数に対
するノック判定に必要な判定処理時間（ノック状態を判
定するに必要な検出信号の時間間隔）ＴＩ　を決定する
ようになっている。

【００１４】この回転数に対する判定処理時間ＴＩ　は
コントローラ１２に内蔵されたメモリに予め記憶された
データに基づいて決定され、本実施例では図３，図４に
示すようにエンジン回転数が高いほど判定処理時間ＴＩ
　が短くなるように設定されている。即ち、回転数が高
いほどエンジンの各気筒の燃焼工程時間が短くなり、そ
の燃焼に基づいて発生するノック検出のための検出信号
の発生期間が短くなるため、その時々の回転数に合わせ
て判定処理時間ＴＩを決定している。

【００１５】また、コントローラ１２は判定処理時間Ｔ
Ｉ　が求まると、その時間ＴＩ内で何回サンプリングで
きるかそのサンプリング回数ｋを算出する。この回数ｋ
は１回のサンプリング期間ＮＴ（Ｎは予め設定したサン
プリングする個数、Ｔは予め設定されたサンプリング周
期）、フーリエ変換処理に要する時間ｔＦＦとすると、
ＴＩ＝ｋＮＴ＋ｔＦＦ　　より、 ｋ＝（ＴＩ−ｔＦＦ）／ＮＴとなる。ただし、ｋは自然
数である。

【００１６】即ち、これはサンプリング期間ＮＴは予め
設定されていて、前記回転数が高いほど判定処理時間Ｔ
Ｉが短く、反対に回転数が低いほど処理時間ＴＩが長い
ため、図３，図４に示すようにその処理時間ＴＩにおい
て複数回のサンプリング期間ＮＴを設定することができ
、複数回行うことによって検出精度を高めている。また
、サンプリングとフーリエ変換処理を並行して行わせる
ようにしている。なお、本実施例ではサンプリング個数
Ｎを多くとって判定精度を上げるため、サンプリング周
期Ｔを非常に短く、前記フーリエ変換処理時間ｔＦＦよ
りも短くしている。

【００１７】また、コントローラ１２は前記演算したそ
の時々のクランク角に基づいてノック判定を開始するた
めのタイミングを演算しそのスタートトリガ信号を出力
するようになっている。即ち、ノック検出のための検出
信号の発生期間はエンジン１１の各気筒における燃焼に
起因しているので、その発生タイミングをこのクランク
角から求めている。そして、このスタートトリガ信号と
前記サンプリング回数ｋは後記するＦＦＴ処理プロセッ
サ１７に出力される。

【００１８】前記エンジン１１のエンジンブロックには
ノックセンサ１３が設けられ、エンジン１１の振動を検
出し、その検出信号（アナログ信号）をＡ／Ｄコンバー
タ１４に出力する。Ａ／Ｄコンバータ１４は後記するＦ
ＦＴ処理プロセッサ１７からのサンプリングクロックに
同期してその検出信号をサンプリングしその時々の値を
デジタル値に変換して入出力バッファレジスタ１６を介
してＦＦＴ処理プロセッサ１７に出力される。このサン
プリングクロックの周期は予め設定されていて、前記サ
ンプリング回数ｋを求める際に使用したサンプリング周
期Ｔと一致させている。

【００１９】前記ＦＦＴ処理プロセッサ１７はＤＳＰ（
ｄｉｇｉｔａｌ　ｓｉｇｎａｌ　ｐｒｏｃｅｓｓｉｎｇ
　ＬＳＩ　）よりなり、前記コントローラ１２からのス
タートトリガ信号に基づいてＦＦＴ処理プロセッサ１７
に内蔵されたタイマ１８を起動させてサンプリング周期
ＴのサンプリングクロックをＡ／Ｄコンバータ１４に出
力する。また、ＦＦＴ処理プロセッサ１７はタイマ１８
に対し１回のサンプリング期間ＮＴにおけるサンプル数
はＮ個であって、そのサンプリングの回数をコントロー
ラ１２からの回数ｋに基づいてｋ回連続して発振動作さ
せる。即ち、ＦＦＴ処理プロセッサ１７はｋＮＴ時間ま
でタイマ１８を発振動作させるようになっている。尚、
このサンプリング数Ｎ個は前記サンプリング回数ｋを求
める際に使用したサンプリング個数Ｎと一致させている
。

【００２０】また、ＦＦＴ処理プロセッサ１７のタイマ
１８は前記サンプリングクロックと同期したタイマ割り
込み信号を発振し、そのタイマ割り込み信号を後記する
ＦＦＴ処理回路部２１がＦＦＴ処理動作を行っていると
きにおいてその処理動作を中断させＡ／Ｄコンバータ１
４から出力されてくる新たなサンプリング期間ＮＴにお
けるサンプリングデジタル値を内部メモリ２２に記憶さ
せる処理を実行させるための割り込み信号として使用す
るようになっている。

【００２１】そして、ＦＦＴ処理プロセッサ１７はｋ回
行われる各サンプリング期間ＮＴにおいて得たＮ個のデ
ジタル値に基づいてＦＦＴ処理及び処理結果に基づくノ
ック判定を行う。ＦＦＴ処理プロセッサ１７におけるＦ
ＦＴ処理のための回路構成について図２に従って説明す
ると、ＦＦＴ処理プロセッサ１７はＦＦＴ処理回路部２
１と内部メモリ２２とから構成されている。前記内部メ
モリ２２は２個の入力／出力データ記憶領域２２ａ，２
２ｂ、予め設定されたＦＦＴ処理演算を行うために使用
される定数が記憶されている定数データ記憶領域２２ｃ
及びその他演算結果等を記憶するための記憶領域が設け
られている。２個の入力／出力データ記憶領域２２ａ，
２２ｂは前記連続して入力されてくる各回におけるＮ個
のデータが交互に記憶されるようになっている。即ち、
１回目のサンプリング期間ＮＴにおけるＮ個のデータが
入力／出力データ記憶領域２２ａに記憶されると、２回
目のサンプリング期間ＮＴにおけるＮ個のデータは入力
／出力データ記憶領域２２ｂに記憶される。そして、３
回目のサンプリングにおけるＮ個のデータは先の１回目
のサンプリングにおけるＮ個のデータを消去して入力／
出力データ記憶領域２２ｂに記憶され、以後交互に新た
な回のサンプリング期間ＮＴのデジタル値が更新記憶さ
れるようになっている。

【００２２】また、ＦＦＴ処理プロセッサ１７は入力／
出力データ記憶領域２２ａ，２２ｂのいずれか一方をプ
ログラム選択し、その選択された記憶領域に記憶される
１つのサンプリング期間ＮＴにおけるＮ個のデジタル値
がＦＦＴ処理回路部２１に読み出させるようになってい
る。また、ＦＦＴ処理プロセッサ１７は入力／出力デー
タ記憶領域２２ａ，２２ｂのいずれか一方をプログラム
選択し、その選択された記憶領域に対して先に当該記憶
領域に記憶されたＮ個のデジタル値に基づいて同ＦＦＴ
処理回路部２１にて行ったフーリエ変換して求めたパワ
ースペクトルを求めるためのデータを書き込むようにな
っている。

【００２３】そして、ＦＦＴ処理回路部２１は入力／出
力データ記憶領域２２ａ，２２ｂのいずれか一方に、例
えば入力／出力データ記憶領域２２ａに１つのサンプリ
ング期間ＮＴにおけるＮ個全てのデジタル値が記憶され
ると、同Ｎ個全てのデジタル値を読み出す。これと同時
にＦＦＴ処理プロセッサ１７は記憶領域を切り換え他方
の記憶領域２２ｂに連続してＡ／Ｄコンバータ１４から
出力されてくる次のサンプリング期間ＮＴの各デジタル
値が書き込まれる状態にする。

【００２４】また、前記ＦＦＴ処理プロセッサ１７は入
力／出力データ記憶領域２２ａ，２２ｂに記憶されたＦ
ＦＴ処理回路部２１にて行ったフーリエ変換処理して求
めたパワースペクトルを求めるためのデータに基づいて
パワースベクトルを求め特定周波数帯域のピークレベル
を検出する。そして、ＦＦＴ処理プロセッサ１７はこの
特定周波数帯域のピークレベルに基づいてノック状態の
有無を判定するようになっている。そして、その判定結
果を前記コントローラ１２に出力する。コントローラ１
２はこの判定結果に基づいてノッキングを防ぐための例
えば点火時期を制御するようにしてエンジン１１を制御
するようになっている。

【００２５】次に、上記のように構成したノックセンサ
におけるＦＦＴ処理システムの作用についてＦＦＴ処理
プロセッサ１７の動作に従って説明する。今、コントロ
ーラ１２がその時のエンジン１１の回転数に基づいて判
定処理時間ＮＴ及びサンプリング回数ｋを算出するとと
もに、クランク角に基づいてノック判定を開始するため
のタイミングを演算すると、同コントローラ１２はサン
プリング回数ｋとスタートトリガ信号をＦＦＴ処理プロ
セッサ１７に出力する。ＦＦＴ処理プロセッサ１７はス
タートトリガ信号に応答してタイマ１８を起動させてサ
ンプリング周期ＴのサンプリングクロックをＡ／Ｄコン
バータ１４に出力するとともに、サンプリング回数ｋに
基づいてｋＮＴ時間まで同タイマ１８を発振動作させる
。従って、ｋ回連続してサンプリング期間ＮＴのサンプ
リング動作を開始する。

【００２６】Ａ／Ｄコンバータ１４はタイマ１８からの
サンプリング周期Ｔのサンプリングクロックに同期して
ノックセンサ１３からの検出信号（アナログ信号）をサ
ンプリングしその時々の値をデジタル値に変換して入出
力バッファレジスタ１６を介してＦＦＴ処理プロセッサ
１７の入力／出力データ記憶領域２２ａに順次書き込む
。そして、１回目のサンプリング期間ＮＴにおけるサン
プリングが終了、即ちＮ個のデジタル値が入力／出力デ
ータ記憶領域２２ａに記憶されると、ＦＦＴ処理プロセ
ッサ１７はＦＦＴ処理回路部２１にて入力／出力データ
記憶領域２２ａに記憶されたＮ個のデジタル値を読み出
しＦＦＴ処理動作を開始させる。これと同時に、ＦＦＴ
処理プロセッサ１７は入力／出力データ記憶領域２２ａ
から入力／出力データ記憶領域２２ｂに切り換え、Ａ／
Ｄコンバータ１４から出力される２回目のサンプリング
期間ＮＴにおけるデジタル値を同記憶領域２２ｂに記憶
させるようにする。

【００２７】従って、入力／出力データ記憶領域２２ｂ
にサンプリング周期Ｔのサンプリングクロックに同期し
て記憶されることになる。この時、ＦＦＴ処理回路部２
１にて行っている１回目に行ったサンプリングに基づく
ＦＦＴ処理動作はタイマ１８からサンプリングクロック
に同期して出力されるタイマ割り込み信号に基づいて一
時中断させ、１つのサンプリングデジタル値を入力／出
力データ記憶領域２２ｂに記憶させた後、ＦＦＴ処理動
作を再開する。従って、サンプリング周期ＴはＦＦＴ処
理回路部２１のフーリエ変換処理時間ｔＦＦよりも非常
に短いので、ＦＦＴ処理動作はタイマ割り込み信号が発
生するたびごとサンプリングデジタル値が入力／出力デ
ータ記憶領域２２ｂに記憶されるまで一時中断し、間欠
的に処理動作が行われることになる。

【００２８】間欠処理動作にてＦＦＴ処理回路部２１が
１回目のサンプリング期間ＮＴにおけるＮ個のデジタル
値に基づいてＦＦＴ処理しパワースペクトルを求めるた
めのデータを演算すると、そのデータを入力／出力デー
タ記憶領域２２ａに記憶する。そして、ＦＦＴ処理プロ
セッサ１７は入力／出力データ記憶領域２２ｂに２回目
のサンプリング期間ＮＴにおけるＮ個のデジタル値が入
力／出力データ記憶領域２２ｂに記憶されるまで、ＦＦ
Ｔ処理回路部２１によるＦＦＴ処理動作の開始を待つ。

【００２９】２回目のサンプリングよるＮ個のデジタル
値が入力／出力データ記憶領域２２ｂに記憶されると、
前記と同様な処理動作が行われ２回目のサンプリングに
基づくパワースペクトルを求めるためのデータが演算さ
れ、そのデータが入力／出力データ記憶領域２２ｂに記
憶される。以後、ｋ回目のサンプリングが終了するまで
同様な動作が繰り返される。そして、ＦＦＴ処理プロセ
ッサ１７はｋ回のサンプリングによって得たパワースペ
クトルを求めるためのデータに基づいてそれぞれパワー
スペクトルを求め、それぞれ特定周波数帯域のピークレ
ベルを検出する。

【００３０】ＦＦＴ処理プロセッサ１７はこれら特定周
波数帯域のピークレベルに基づいてノック状態の有無を
判定し、その判定結果を前記コントローラ１２に出力す
る。コントローラ１２はこの判定結果に基づいてノッキ
ングを防ぐためにエンジン１１の点火時期を制御する。 このように、本実施例によればサンプリング周期Ｔがフ
ーリエ変換処理時間ｔＦＦより短く、先のサンプリング
期間ＮＴにおけるフリーエ変換処理を行っているとき、
そのサンプリング周期Ｔで新たなサンプリング期間ＮＴ
におけるデジタル値が順次出力されてくるたびごとに、
フーリエ変換処理動作を一時中断させながら先のサンプ
リング期間ＮＴにおけるフーリエ変換処理をするように
したので、先のサンプリング期間ＮＴにおいてサンプリ
ングした各デジタル値に基づいてフーリエ変換処理を開
始すると同時に次の新たなサンプリング期間ＮＴのサン
プリングを開始させることができ、検出対象としてのア
ナログ検出信号に対して連続にサンプリングが、即ちサ
ンプリング期間ＮＴのサンプリングが複数回連続してサ
ンプリングが可能となる。

【００３１】従って、サンプリングは常にリアルタイム
なサンプリングとなり、各サンプリング期間ＮＴにおい
て得たフーリエ変換処理結果の信頼性を高くすることが
できる。しかも、サンプリング周期Ｔが短く、サンプリ
ングする個数が多いので、精度の高い信号処理が可能と
なる。なお、本発明は前記実施例に限定されるものでは
なく、以下のように実施してもよい。

【００３２】■　　図７に示すようにスタートトリガで
起動してサンプリング周期Ｔのサンプリングクロックを
発振するサンプリングクロック発生回路２５を設け、同
回路２５からのサンプリングクロックに基づいてＡ／Ｄ
コンバータ１４をサンプリング動作させバッファレジス
タ１６に転送させるようにしてもよい。そして、ＦＦプ
ロセッサ１７は図８に示すようにＦＦＴ処理動作を複数
に分割し、その分割ＦＦＴ処理と分割ＦＦＴ処理との間
にバッファレジスタ１６のデジタル値を入力／出力デー
タ記憶領域に記憶する処理動作を、即ちサンプリングク
ロックのサンプリング周期Ｔ（Ｔ時間）毎にバッファレ
ジスタ１６のデジタル値を入力／出力データ記憶領域に
記憶する動作をソフトウェア割り込動作させるようにす
る。この時、各分割ＦＦＴ処理の時間は全て同じにする
必要があり、そのためこの時間内で行える処理内容を各
分割ＦＦＴ処理毎に予め決めておく必要がある。

【００３３】■　　前記実施例では入力／出力データ記
憶領域２２ａ，２２ｂはそれぞれデシタル値とパワース
ペクトルを求めるためのデータとを異なるメモリ空間に
記憶するようにしたが、これを同じメモリ空間にしてデ
シタル値とパワースペクトルを求めるためのデータとを
交互に更新するようにして実施してもよい。 ■　　さらに、前記実施例ではエンジン１１のノック判
定のためにノックセンサからの検出信号をＦＦＴ処理し
たが、それ以外の信号をＦＦＴ処理する場合にも使用し
てもよい。

【００３４】

【発明の効果】以上詳述したように本発明によれば、精
度を犠牲にすることなく、リアルタイムにＡ／Ｄ変換さ
れたサンプリング信号をフリーエ変換処理を行うことが
できる優れた効果がある。

【図面の簡単な説明】

【図１】ノックセンサにおけるフーリエ変換処理システ
ムブロック図である。

【図２】ＦＦＴ処理プロセッサのＦＦＴ処理のための回
路構成図である。

【図３】エンジン回転数が低い場合の判定処理時間に対
するサンプリング期間ＮＴ及びフーリエ変換処理時間と
の関係を示す図である。

【図４】エンジン回転数が高い場合の判定処理時間に対
するサンプリング期間ＮＴ及びフーリエ変換処理時間と
の関係を示す図である。

【図５】ＦＦＴ処理プロセッサのＦＦＴ処理動作を説明
するフローチャート図である。

【図６】ＦＦＴ処理プロセッサのデジタル値の入力動作
を説明するフローチャート図である。

【図７】別例のノックセンサにおけるフーリエ変換処理
システムブロック図である。

【図８】別例のＦＦＴ処理プロセッサのＦＦＴ処理動作
を説明するフローチャート図である。

【図９】従来のノックセンサにおけるフーリエ変換処理
システムブロック図である。

【図１０】ノック判定のために求められるパワースペク
トル図である。

【図１１】従来の判定処理時間に対するサンプリング期
間ＮＴ及びフーリエ変換処理時間との関係を示す図であ
る。

【符号の説明】

１３　　ノックセンサ １４　　Ａ／Ｄコンバータ １７　　ＦＦＴ処理プロセッサ １８　　タイマ ２１　　ＦＦＴ処理回路部 ２２　　内部メモリ ２２ａ，２２ｂ　　入力／出力データ記憶領域ＴＩ　　
判定処理時間 Ｔ　　サンプリング周期 ＮＴ　　サンプリング期間 Ｎ　　サンプリングの数 ｔＦＦ　　ＦＦＴ処理時間 ｋ　　回数

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　予め設定したサンプリング周期（Ｔ）
   で予め設定された期間（ＮＴ）アナログ信号をサンプリ
   ングし、その期間（ＮＴ）にサンプリングして得た各デ
   ジタル信号に基づいて前記サンプリング周期（Ｔ）より
   長い時間（ｔＦＦ）を要してパワースペクトルを求める
   ためのフリーエ変換処理をする信号処理方法において、
   先のサンプリング期間（ＮＴ）に得た各デジタル信号に
   基づいてフーリエ変換処理を行う同時に、新たなサンプ
   リング期間（ＮＴ）のサンプリング動作を開始させるよ
   うにしたことを特徴とする信号処理方法。
2. 【請求項２】　　予め設定したサンプリング周期（Ｔ）
   で予め設定された期間（ＮＴ）アナログ信号をサンプリ
   ングし、その期間（ＮＴ）においてサンプリングして得
   たデジタル信号を出力するサンプリング手段（１４）と
   、複数の記憶領域（２２ａ，２２ｂ）を有し、前記サン
   プリング手段（１４）から順次出力される１つのサンプ
   リング期間（ＮＴ）における各デジタル信号をサンプリ
   ング期間（ＮＴ）ごとに対応する前記記憶領域（２２ａ
   ，２２ｂ）に記憶する記憶手段（２２）と、前記記憶手
   段（２２）の所定の記憶領域（２２ａ，２２ｂ）に記憶
   されたサンプリング期間（ＮＴ）に得た各デジタル信号
   に基づいて少なくとも前記サンプリング手段（１４）の
   サンプリング周期（Ｔ）より長い時間（ｔＦＦ）を要し
   てパワースペクトルを求めるためのフーリエ変換処理を
   するフーリエ変換処理手段（２１）と、前記変換処理手
   段（２１）が変換処理動作中においても前記サンプリン
   グ手段（１４）を新たなサンプリング動作を実行させる
   実行手段（１７）と、前記実行手段（１７）に基づいて
   サンプリング手段（１４）がサンプリング動作し、その
   新たなサンプリング期間（ＮＴ）におけるサンプリング
   した１つのデジタル信号を前記記憶手段（２２）の他方
   の記憶領域（２２ａ，２２ｂ）に記憶する時、その記憶
   処理を優先し前記変換処理手段（２１）の先のサンプリ
   ング期間（ＮＴ）の変換処理動作を中断させる制御手段
   （１７）とを備えたことを特徴とする信号処理装置。