JP3516634B2 - サーキットエミュレーション装置及びサーキットエミュレーション装置における多重化方法 - Google Patents
サーキットエミュレーション装置及びサーキットエミュレーション装置における多重化方法Info
- Publication number
- JP3516634B2 JP3516634B2 JP2000159603A JP2000159603A JP3516634B2 JP 3516634 B2 JP3516634 B2 JP 3516634B2 JP 2000159603 A JP2000159603 A JP 2000159603A JP 2000159603 A JP2000159603 A JP 2000159603A JP 3516634 B2 JP3516634 B2 JP 3516634B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- data
- pointer
- atm cell
- sts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 33
- 230000002159 abnormal effect Effects 0.000 claims description 27
- 238000012806 monitoring device Methods 0.000 claims description 23
- 230000005856 abnormality Effects 0.000 claims description 15
- 230000011218 segmentation Effects 0.000 claims description 12
- 239000000284 extract Substances 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 5
- 238000012544 monitoring process Methods 0.000 claims description 5
- 102100040338 Ubiquitin-associated and SH3 domain-containing protein B Human genes 0.000 description 64
- 101710143616 Ubiquitin-associated and SH3 domain-containing protein B Proteins 0.000 description 59
- 208000011317 telomere syndrome Diseases 0.000 description 59
- 238000010586 diagram Methods 0.000 description 12
- 101150067286 STS1 gene Proteins 0.000 description 5
- 101100028967 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PDR5 gene Proteins 0.000 description 5
- 101150027289 Ubash3b gene Proteins 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 101001033754 Homo sapiens Mediator of RNA polymerase II transcription subunit 31 Proteins 0.000 description 1
- 102100039122 Mediator of RNA polymerase II transcription subunit 31 Human genes 0.000 description 1
- 208000003251 Pruritus Diseases 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006727 cell loss Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000002416 scanning tunnelling spectroscopy Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0089—Multiplexing, e.g. coding, scrambling, SONET
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Time-Division Multiplex Systems (AREA)
Description
ous Transmission Signal)フレームをATM(非同期
転送モード)セル、ATMセルをSTSフレームに多重
化するサーキットエミュレーション装置に係り、特にS
TSフレーム長異常を検出しても、フレーム長を一定に
保つためのAU−ポインタ(Administrative Unit Poin
ter)書き換え方式を用いたサーキットエミュレーショ
ン装置及びサーキットエミュレーション装置における多
重化方法に関する。
S−1フレームの構造を、図3に示す。STS−1フレ
ーム208は、3列×3行から構成されるRSOH(Re
generator Section Over Head)201、1列×3行か
ら構成されるAU−3ポインタ202、5列×3行から
構成されるMSOH(Multiplex Section Over Head)
203、9列×87行から構成されるSTS−1ペイロ
ード207で構成されている。
列×1行で構成されるPOH(PathOver Head)20
4、9列×28行から構成されるペイロード205、9
列×1行で構成される固定スタッフバイト206で構成
されている。POH204は、J1、B3、C2、G
1、F2、H4、Z3、Z4、Z5で構成されている。
J1は、AU−3ポインタ202が指し示す位置を意味
する。
AU−3ポインタ301は、H1バイト、H2バイト、
H3バイトで構成されている。なお、H1バイトは、8
Bitで構成されている。7Bit〜4Bitは、AU
−3ポインタ変更有り、又は変更無しを明記する新規デ
ータフラッグ302、3Bit〜2Bitは、AUタイ
プを明記するAUタイプ303、1Bit〜0Bitは
ポインタ値を明記するポインタ値304で構成されてい
る。
る。7Bit〜0Bitは、ポインタ値を明記するポイ
ンタ値305で構成される。H3バイトは、8Bitで
構成されている。7Bit〜0Bitは、スタッフ動作
用の負スタッフアクション306で構成されている。
TS−3フレームへの多重化構造を、図5に示す。ただ
し、RSOH、MSOHは除く。以下、STS−1フレ
ーム、STS−3フレームは、RSOH、MSOHを除
いたものとなる。
番目)413、STS−1フレーム(#2番目)41
4、STS−1フレーム(#3番目)415の異なるチ
ャネルデータを、STS−3フレーム424に多重化す
ることを示す図である。
−3ポインタ401、STS−1ペイロード410で構
成されている。STS−1フレーム414は、AU−3
ポインタ402、STS−1ペイロード411で構成さ
れている。STS−1フレーム415は、AU−3ポイ
ンタ403、STS−1ペイロード412で構成されて
いる。STS−3フレーム424は、1列×9行から構
成されるAU−ポインタ416、9列×261行から構
成されるペイロード423で構成されている。
インタ401、AU−3ポインタ402、AU−3ポイ
ンタ403は、AU−ポインタ416へ#1−H1、#
2−H1、#3―H1、#1―H2、#2−H2、#3
−H2、#1−H3、#2−H3、#3―H3の順で多
重化されたものである。
×1行で構成されるPOH405を、ペイロード423
内の9列×1行で構成されるPOH420へ、STS1
ペイロード411内の9列×1行で構成されるPOH4
07を、ペイロード423内の9列×1行で構成される
POH421へ、STS1ペイロード412内の9列×
1行で構成されるPOH409を、ペイロード423内
の9列×1行で構成されるPOH422へ、STS1ペ
イロード410内の9列×1行で構成されるペイロード
404を、ペイロード423内の9列×1行で構成され
るペイロード417へ、STS1ペイロード411内の
9列×1行で構成されるペイロード406を、ペイロー
ド423内の9列×1行で構成されるペイロード418
へ、STS1ペイロード412内の9列×1行で構成さ
れるペイロード408を、ペイロード423内の9列×
1行で構成されるペイロード419へそれぞれ多重化し
たものである。
sfer)時の1周期のATMセル構造を、図6に示す。図
6は、5Byteから構成されるATMヘッダ501、
1Byteから構成されるSAR−PDU(Segmentati
on And Reassembly―Protocol Data Unit)ヘッダ50
2、1Byteから構成される構造化ポインタ503、
46Byteから構成されるペイロード504で構成さ
れる場合を示している。
ATMヘッダ501、1Byteから構成されるSAR
−PDUヘッダ502、47Byteから構成されるペ
イロード505で構成されたATMセルの8個を1周期
のATMセルとして構造化データ転送することを示す図
でもある。
で構成されるVPI(Virtual PathIdentifier)、16
Bitで構成されるVCI(Virtual チャネル Ident
ifier)、3Bitで構成されるPT(ペイロード Typ
e)、1Bitで構成されるCLP(Cell Loss Priorit
y)、8Bitで構成されるHEC(Header Error Cont
rol)の計5Byteで構成されている。
Bitで構成されるSN(SequenceNumber)506、4
Bitで構成されるSNP(Sequence Number Protecti
on)507で構成されている。53Byte×8個のA
TMセルの各SAR−PDU内のSN値は、0,1,
2,3,4,5,6,7の順番で割り付けられている。
0,2,4,6(偶数バイト)の何れかを示すATMセ
ル内にあり、STS−Nフレームの先頭を指し示すもの
である。なお、構造化ポインタ503は、53Byte
×8個のATMセル内の8個のATMセル中1カ所のみ
に割り付けられている。
置は、図5に示したように、たとえば3個の異なるチャ
ネルから構成されるSTS−1フレームを多重化したS
TS−3フレームを、図6のセルフォーマットに従って
セル化、又は図5に示したATMセルより組み立てた3
個の異なるSTS−1フレームを、STS−3フレーム
に多重化する装置である。
ルから構成されるSTS−N(任意の整数)フレーム
(ただし、RSOH、MSOHを除く。以下、STS−
NフレームはRSOH、MSOHを除いたものとなる)
を多重化したSTS−(N×M)フレーム(ただし、R
SOH、MSOHを除く。以下、STS−(N×M)フ
レームはRSOH、MSOHを除いたものとなる)を、
図6のセルフォーマットに従ってATMセル化、又はA
TMセルより組み立てたM個の異なるSTS−Nフレー
ムを、STS−(N×M)フレームに多重化することも
同様である。
ン装置による多重化方法について説明する。
への多重化構造(異常長フレーム発生時)を示す図であ
る。また、図7は、STS−1フレーム(#1番目)6
01、STS−1フレーム(#2番目)602、STS
−1フレーム(#3番目)603の異なるチャネルデー
タを、STS−3フレーム604に多重化することを示
す図でもある。
エミュレーション装置にて、3個のSTS−1からST
S―3へ多重化する際、STS−1フレーム(#1番
目)601のNフレームのフレーム長が異常であって、
サーキットエミュレーション装置がフレーム長異常を検
出した場合、AU−ポインタ605にSTS−1フレー
ム(#1番目)601のN+1フレーム内のペイロード
が割り付けられる。この場合、本来、AU−ポインタ6
05にあるAU−ポインタ値がN+1フレーム内のペイ
ロード606に割り付けられてしまう。
キットエミュレーション装置101内のSegmentation装
置103にてフレーム長異常を検出した場合、異常長フ
レームをそのままATMセル化し、Buffer装置105に
送出するとき、Reassembly装置104にてダミーデータ
を挿入することによりフレーム長を保証する方法があ
る。
うに、単にダミーデータを挿入する方法をとると、次の
ような問題が生じる。
されるSTS−1フレームを多重化したSTS−3フレ
ームをATMセル化、ATMセルより組み立てた3個の
異なるSTS−1フレームをSTS−3フレームに多重
化する際、サーキットエミュレーション装置内のSegmen
tation装置に異常長フレームが入力された場合を想定す
る。
Mセル化し、そのATMセルがSwitch部からReassembly
Bufferに入力されたとき、Segmentation装置からReass
embly装置間はフレーム長は異常であるがデータの欠落
や損失はないので、Reassembly装置にてフレーム長を保
証するためにダミーデータを挿入すると、ReassemblyBu
ffer内に蓄積されるデータ量が増加してしまう。
発生するとReassembly Bufferにダミーデータを挿入し
た分、蓄積量が増大し、最後にはReassembly Bufferが
オーバーフローしてしまうことになる。
るSTS−Nフレームを多重化したSTS−(N×M)
フレームをATMセル化、ATMセルより組み立てたM
個の異なるSTS−NフレームをSTS−(N×M)フ
レームに多重化する場合も同様の問題が発生する。
たものであり、M個の異なるチャネルから構成されるS
TS−Nフレームを多重化したSTS−(N×M)フレ
ームをATMセル化、又はATMセルより組み立てたM
個の異なるSTS−NフレームをSTS−(N×M)フ
レームに多重化する際、サーキットエミュレーション装
置内のReassembly Bufferで、STS−Nフレームのフ
レーム長異常を検出してもReassembly Bufferをオーバ
ーフローさせず、フレーム長を保証することができるサ
ーキットエミュレーション装置及びサーキットエミュレ
ーション装置における多重化方法を提供することができ
るようにするものである。
ットエミュレーション装置は、M個の異なるチャネルか
ら構成されるSTS−Nフレームを多重化したSTS−
(N×M)フレームをATMセル化したり、ATMセル
より組み立てたM個の異なるSTS−NフレームをST
S−(N×M)フレームに多重化するサーキットエミュ
レーション装置であって、回線部からのフレームデータ
を、フレームパルス及びフレームデータとして出力する
とともに、フレームデータを回線部へ出力する回線終端
装置と、回線終端装置からのフレームパルス及びフレー
ムデータを、ATMセルシンク及びATMセルデータと
して出力するSegmentation装置と、Segmentation装置か
らのATMセルシンク及びATMセルデータを、一時的
に保持した後にSwitch部へ出力するとともに、Switch部
からのATMセルシンク及びATMセルデータを、一時
的に保持した後に出力するBuffer装置と、Buffer装置か
らのATMセルシンク及びATMセルデータを、フレー
ムパルス及びフレームデータとして回線終端装置に出力
するとともに、フレームパルス及びフレームデータのフ
レーム長保証を行うReassembly装置とを備え、フレーム
長異常が発生した場合、異常が発生したフレームの次フ
レームのペイロードで、異常が発生したフレームの足り
ないデータの補完が行われ、さらにAUポインタの書き
換えによりフレーム長保証が行われることを特徴とす
る。また、Reassembly装置は、ATMセルシンク及びA
TMセルデータのATMセルヘッダ内のVPI/VCI
を監視するVPI/VCI監視装置と、STSフレーム
の先頭を明示する構造化ポインタ情報を抽出し、その周
期を監視する構造化ポインタ監視装置と、ATMセル内
のATMペイロードよりAU−ポインタ値とペイロード
データ値とを摘出し、別々に管理するデセル化装置と、
構造化ポインタ値の検出周期に変化があればAU−ポイ
ンタ値を書き換えるAU−ポインタ書き換え装置とを備
えるようにすることができる。また、VPI/VCI監
視装置は、Switch部から入力されるATMセルシンク及
びATMセルデータを受信し、チャネル毎のデータを識
別し、チャネル毎に振り分けたデータを、構造化ポイン
タ監視装置に送信し、構造化ポインタ監視装置は、チャ
ネル毎の構造化ポインタ値を検出し、構造化ポインタ情
報としてAU−ポインタ書き換え装置に送信するととも
に、構造化ポインタ値を基にフレーム長のチェックを行
い、フレーム長に異常が発生した場合、AU−ポインタ
書き換え装置に、フレーム長異常信号を通知し、AU−
ポインタ書き換え装置は、フレーム長異常信号に基づ
き、フレーム長異常に応じたデータバイト数を検出し、
次フレームのペイロードデータによりフレーム長を保証
するようにすることができる。また、AU−ポインタ書
き換え装置は、次フレームのペイロードデータによりフ
レーム長を保証するとき、フレーム長異常を検出した次
フレーム以降のAU−ポインタ値を書き換えるようにす
ることができる。また、フレーム長異常は、ショートフ
レーム又はロングフレームであるようにすることができ
る。請求項6に記載のサーキットエミュレーション装置
における多重化方法は、M個の異なるチャネルから構成
されるSTS−Nフレームを多重化したSTS−(N×
M)フレームをATMセル化したり、ATMセルより組
み立てたM個の異なるSTS−NフレームをSTS−
(N×M)フレームに多重化するサーキットエミュレー
ション装置における多重化方法であって、回線終端装置
により、回線部からのフレームデータを、フレームパル
ス及びフレームデータとして出力するとともに、フレー
ムデータを回線部へ出力する工程と、回線終端装置から
のフレームパルス及びフレームデータを、Segmentation
装置により、ATMセルシンク及びATMセルデータと
して出力する工程と、Segmentation装置からのATMセ
ルシンク及びATMセルデータを、Buffer装置により、
一時的に保持した後にSwitch部へ出力するとともに、Sw
itch部からのATMセルシンク及びATMセルデータ
を、一時的に保持した後に出力する工程と、Buffer装置
からのATMセルシンク及びATMセルデータを、Reas
sembly装置により、フレームパルス及びフレームデータ
として回線終端装置に出力するとともに、フレームパル
ス及びフレームデータのフレーム長保証を行う工程 とを
有し、フレーム長異常が発生した場合、異常が発生した
フレームの次フレームのペイロードで、異常が発生した
フレームの足りないデータの補完が行われ、さらにAU
ポインタの書き換えによりフレーム長保証が行われるこ
とを特徴とする。また、VPI/VCI監視装置によ
り、ATMセルシンク及びATMセルデータのATMセ
ルヘッダ内のVPI/VCIを監視する工程と、構造化
ポインタ監視装置により、STSフレームの先頭を明示
する構造化ポインタ情報を抽出し、その周期を監視する
工程と、デセル化装置により、ATMセル内のATMペ
イロードよりAU−ポインタ値とペイロードデータ値と
を摘出し、別々に管理する工程と、AU−ポインタ書き
換え装置により、構造化ポインタ値の検出周期に変化が
あればAU−ポインタ値を書き換える工程とを有するよ
うにすることができる。また、Switch部から入力される
ATMセルシンク及びATMセルデータを受信し、チャ
ネル毎のデータを識別し、チャネル毎に振り分けたデー
タを、構造化ポインタ監視装置に送信する工程と、チャ
ネル毎の構造化ポインタ値を検出し、構造化ポインタ情
報としてAU−ポインタ書き換え装置に送信する工程
と、構造化ポインタ値を基にフレーム長のチェックを行
い、フレーム長に異常が発生した場合、AU−ポインタ
書き換え装置に、フレーム長異常信号を通知する工程
と、フレーム長異常信号に基づき、フレーム長異常に応
じたデータバイト数を検出し、次フレームのペイロード
データによりフレーム長を保証する工程とを有するよう
にすることができる。また、次フレームのペイロードデ
ータによりフレーム長を保証するとき、フレーム長異常
を検出した次フレーム以降のAU−ポインタ値を書き換
える工程を有するようにすることができる。また、フレ
ーム長異常を、ショートフレーム又はロングフレームと
する工程を有するようにすることができる。本発明に係
るサーキットエミュレーション装置及びサーキットエミ
ュレーション装置における多重化方法においては、M個
の異なるチャネルから構成されるSTS−Nフレームを
多重化したSTS−(N×M)フレームをATMセル化
したり、ATMセルより組み立てたM個の異なるSTS
−NフレームをSTS−(N×M)フレームに多重化す
るに際し、Buffer装置からのATMセルシンク及びAT
Mセルデータを、Reassembly装置により、フレームパル
ス及びフレームデータとして回線終端装置に出力すると
ともに、フレームパルス及びフレームデータのフレーム
長保証を行うようにする。
て説明する。
ョン装置の一実施の形態を示す図、図2は、図1のサー
キットエミュレーション装置の多重化方法を説明するた
めの図である。
置101は、回線終端装置102、Segmentation装置1
03、Reassembly装置104、Buffer装置105から構
成されている。
ームデータを、フレームパルス及びフレームデータとし
て出力する。また、回線終端装置102は、フレームデ
ータを回線部へ出力する。
102からのフレームパルス及びフレームデータを、A
TMセルシンク及びATMセルデータとして出力する。
Buffer装置105は、Segmentation装置103からのA
TMセルシンク及びATMセルデータを、一時的に保持
した後にSwitch部へ出力する。また、Buffer装置105
は、Switch部からのATMセルシンク及びATMセルデ
ータを、一時的に保持した後に出力する。
5からのATMセルシンク及びATMセルデータを、フ
レームパルス及びフレームデータとして回線終端装置1
02に出力する。また、Reassembly装置104は、VP
I/VCI監視装置106、構造化ポインタ監視装置1
07、デセル化装置108、AU−ポインタ書き換え装
置109を備えている。
セルヘッダ内のVPI/VCIを監視する。構造化ポイ
ンタ監視装置107は、STSフレームの先頭を明示す
る構造化ポインタ情報を抽出しその周期を監視する。
TMペイロードよりAU−ポインタ値とペイロードデー
タ値とを摘出し、別々に管理する。AU−ポインタ書き
換え装置109は、構造化ポインタ値の検出周期に変化
があればAU−ポインタ値を書き換える。
レーション装置101の動作について説明する。
I/VCI監視装置106により、Switch部から入力さ
れるATMセルシンク110、ATMセルデータ111
を受信し、チャネル毎のデータを識別する。VPI/V
CI監視装置106でチャネルを識別した後、チャネル
毎のデータを振り分け、構造化ポインタ監視装置107
にチャネル毎のデータ112を送信する。構造化ポイン
タ監視装置107は、チャネル毎の構造化ポインタ値を
検出し、構造化ポインタ情報114をAU−ポインタ書
き換え装置109に送信する。
により、構造化ポインタ値を基にフレーム長のチェック
が行われる。フレーム長に異常が発生した場合、AU−
ポインタ書き換え装置109に、たとえばショートフレ
ームの場合はどれだけフレームデータが足りなかったか
を示すフレーム長異常信号113を通知する。
ョートフレームに足りなかったデータバイト数を検出
し、次フレームのペイロードデータによりフレーム長を
保証する。また、AU−ポインタ書き換え装置109
は、ショートフレームを検出した次フレーム以降のAU
−ポインタ値を書き換える。
9での具体的な動作について説明する。なお、以下の説
明においては、上述した図7で説明したようにショート
フレームが発生した場合とする。
01のフレームが連続し、N+1フレームがショートフ
レームであるSTS−1フレーム701相当のATMセ
ルを図1のサーキットエミュレーション装置101が受
信する。このとき、Reassembly装置104内でN+1フ
レームがショートフレームであるSTS−1フレーム7
01相当のATMセルをReassembly処理する際、AU−
ポインタ書き換え前703のN+1フレームがショート
フレームなのでフレームとして足りないデータ分、図1
の構造化ポインタ監視装置107が送信するフレーム長
異常信号113と構造化ポインタ情報114とをAU−
ポインタ書き換え装置109が受信する。そして、N+
2フレームのペイロードデータにより足りなかったデー
タでフレーム長を保証する。また、N+2フレーム以降
のフレームも同様の処理を行う。
のN+1フレームで不足しているデータを、N+2フレ
ームのペイロードデータでフレーム長を保証してしまう
ので、AU−ポインタ書き換え前703のN+2フレー
ム内のAU−3ポインタ3−707が指し示すJ1バイ
ト708の位置が変わらないように、AU−ポインタ書
き換え後704のN+2フレーム内のAU−3ポインタ
3−709にAU−3ポインタ3−707のAU−ポイ
ンタ値を移動させ(AU−3ポインタ3−707が移動
したバイト分、ペイロード3−711も前へスライドさ
せる)る。また、AU−3ポインタ3−709がJ1バ
イト710を指し示すように、AU−ポインタ3−70
9のAU−ポインタ値を書き換える。
Switch部からのATMセルシンク110、ATMセルデ
ータ111を受信し、図6で説明したように、ATMヘ
ッダ、SAR−PDUヘッダ、構造化ポインタを除いた
ペイロードを抽出し、デセル化処理を行う。
N+2フレーム以降のフレームが正常である場合、AU
−ポインタを書き換えないとAU−ポインタが指し示す
J1バイトの位置がずれるので、STS−1フレーム7
01のN+1フレームでショートフレーム発生時に足り
なかったデータのバイト数を保持しておく。また、足り
なかったデータのバイト数を基に、STS−1フレーム
701のN+2フレーム以降のフレーム保証、AU−ポ
インタ値書き換えを行う。
N+2フレーム以降のフレームが異常(たとえばショー
トフレーム)である場合もAU−ポインタを書き換えな
いとAU−ポインタが指し示すJ1バイトの位置がずれ
るので、STS−1フレーム701のN+1フレームで
ショートフレーム発生時に足りなかったデータのバイト
数を保持しておく。そして、STS−1フレーム701
のN+2フレームでショートフレーム発生時に足りなか
ったデータのバイト数と比較演算し、STS−1フレー
ム701のN+2フレーム以降のフレーム保証、AU−
ポインタ値書き換えを行う。
なるチャネルから構成されるSTS−Nフレームを多重
化したSTS−(N×M)フレームをATMセル化した
り、ATMセルより組み立てたM個の異なるSTS−N
フレームをSTS−(N×M)フレームに多重化するに
際し、Buffer装置105からのATMセルシンク及びA
TMセルデータを、Reassembly装置104により、フレ
ームパルス及びフレームデータとして回線終端装置10
2に出力するとともに、フレームパルス及びフレームデ
ータのフレーム長保証を行うようにしたので、サーキッ
トエミュレーション装置101内のReassembly Buffer
で、STS−Nフレームのフレーム長異常を検出しても
Reassembly Bufferをオーバーフローさせず、フレーム
長を保証することができる。
101でATMセルより組み立てたM個のSTS−Nフ
レームをSTS−(N×M)フレームに多重化する際、
任意のSTS−Nフレームのフレーム長が異常であって
も、次フレーム以降のペイロードデータによるフレーム
長の保証やAU−ポインタ値の書き換えを行うようにし
たためである。
ームがショートフレームであった場合で説明したが、ロ
ングフレームでもショートフレームの場合と同様の動作
を行うことができる。また、STS−Nの場合であっ
て、ショートフレーム及びロングフレームを検出しても
同様の動作を行うことができる。
ュレーション装置及びサーキットエミュレーション装置
における多重化方法によれば、M個の異なるチャネルか
ら構成されるSTS−Nフレームを多重化したSTS−
(N×M)フレームをATMセル化したり、ATMセル
より組み立てたM個の異なるSTS−NフレームをST
S−(N×M)フレームに多重化するに際し、Buffer装
置からのATMセルシンク及びATMセルデータを、Re
assembly装置により、フレームパルス及びフレームデー
タとして回線終端装置に出力するとともに、フレームパ
ルス及びフレームデータのフレーム長保証を行うように
したので、サーキットエミュレーション装置内のReasse
mbly Bufferで、STS−Nフレームのフレーム長異常
を検出してもReassembly Bufferをオーバーフローさせ
ず、フレーム長を保証することができる。
実施の形態を示す図である。
置の多重化方法を説明するための図である。
である。
3ポインタの構造を示す図である。
STS−1からSTS−3への多重化構造を示す図(R
SOH、MSOHは除く)である。
データ転送(SDT)時の1周期のATMセル構造を示
す図である。
STS−1からSTS−3への多重化構造を示す図(R
SOH、MSOHは除く:異常長発生時)である。
ド 208 9列×90行で構成されるSTS−1フレーム 301 1列×3行で構成されるAU−3ポインタ 302 4Bitで構成される新規データフラッグ 303 2Bitで構成されるAUタイプ 304 2Bitで構成されるポインタ値 305 8Bitで構成されるポインタ値 306 8Bitで構成される負スタッフアクション 401〜403 1列×3行で構成されるAU−3ポイ
ンタ 404、406、408、417〜419 9列×1行
で構成されるペイロード 405、407、409、420〜422 9列×1行
で構成されるPOH 410〜412 9列×87行で構成されるSTS−1
ペイロード 413〜415 1列×3行から構成されるAU−3ポ
インタ、9列×87行から構成されるSTS−1ペイロ
ードで構成されたSTS−1フレーム 416 1列×9行で構成されるAU−4ポインタ 423 9列×261行で構成されるSTS−3ペイロ
ード 424 1列×9行から構成されるAU−4ポインタ、
9列×261行で構成されるSTS−3ペイロードで構
成されたSTS−3フレーム 501 5Byteで構成されるATMヘッダ 502 1Byteで構成されるSAR−PDUヘッダ 503 1Byteで構成される構造化ポインタ 504 46Byteで構成されるペイロード 505 47Byteで構成されるペイロード 506 4Bitで構成されるSN 507 4Bitで構成されるSNP 601〜603 1列×3行から構成されるAU−3ポ
インタ、9列×87行から構成されるSTS−1ペイロ
ードで構成されたSTS−1フレーム 604 1列×9行から構成されるAU−4ポインタ、
9列×261行で構成されるSTS−3ペイロードで構
成されたSTS−3フレーム 605 STS−1フレーム601のN+1フレーム内
のペイロード値で割り付けられたAU−ポインタ 606 STS−1フレーム601のN+1フレーム内
のAU−ポインタ値で割り付けられたペイロード 701 1列×3行から構成されるAU−3ポインタ、
9列×87行から構成されるSTS−1ペイロードで構
成されフレームが連続したSTS−1フレーム 703 STS−1フレーム701のAU−ポインタ書
き換え前のタイミング 704 STS−1フレーム701のAU−ポインタ書
き換え後のタイミング 705 ショートフレームが発生した次フレームの先頭
を指し示すポイント 706 フレームの先頭を指し示すポイント705のポ
イントを修正したフレームの先頭を指し示すポイント 707 STS−1フレーム701内N+2フレーム目
のAU−3ポインタ3を書き換える前のAU−3ポイン
タ3 708 STS−1フレーム701内N+2フレーム目
のAU−3ポインタ3が指し示すJ1バイト 709 STS−1フレーム701内N+2フレーム目
のAU−3ポインタ3を書き換えた後のAU−3ポイン
タ3 710 AU−3ポインタ3−709が指し示すJ1バ
イト 711 ショートフレームが発生したときにスライドさ
せるペイロード3
Claims (10)
- 【請求項1】 M個の異なるチャネルから構成されるS
TS−Nフレームを多重化したSTS−(N×M)フレ
ームをATMセル化したり、ATMセルより組み立てた
M個の異なるSTS−NフレームをSTS−(N×M)
フレームに多重化するサーキットエミュレーション装置
であって、 回線部からのフレームデータを、フレームパルス及びフ
レームデータとして出力するとともに、フレームデータ
を前記回線部へ出力する回線終端装置と、 前記回線終端装置からのフレームパルス及びフレームデ
ータを、ATMセルシンク及びATMセルデータとして
出力するSegmentation装置と、 前記Segmentation装置からのATMセルシンク及びAT
Mセルデータを、一時的に保持した後にSwitch部へ出力
するとともに、前記Switch部からのATMセルシンク及
びATMセルデータを、一時的に保持した後に出力する
Buffer装置と、 前記Buffer装置からのATMセルシンク及びATMセル
データを、フレームパルス及びフレームデータとして前
記回線終端装置に出力するとともに、前記フレームパル
ス及びフレームデータのフレーム長保証を行うReassemb
ly装置とを備え、 フレーム長異常が発生した場合、異常が発生したフレー
ムの次フレームのペイロードで、異常が発生したフレー
ムの足りないデータの補完が行われ、さらにAUポイン
タの書き換えによりフレーム長保証が行われる ことを特
徴とするサーキットエミュレーション装置。 - 【請求項2】 前記Reassembly装置は、 前記ATMセルシンク及びATMセルデータのATMセ
ルヘッダ内のVPI/VCIを監視するVPI/VCI
監視装置と、 STSフレームの先頭を明示する構造化ポインタ情報を
抽出し、その周期を監視する構造化ポインタ監視装置
と、 ATMセル内のATMペイロードよりAU−ポインタ値
とペイロードデータ値とを摘出し、別々に管理するデセ
ル化装置と、 構造化ポインタ値の検出周期に変化があればAU−ポイ
ンタ値を書き換えるAU−ポインタ書き換え装置とを備
えることを特徴とする請求項1に記載のサーキットエミ
ュレーション装置。 - 【請求項3】 前記VPI/VCI監視装置は、Switch
部から入力されるATMセルシンク及びATMセルデー
タを受信し、チャネル毎のデータを識別し、チャネル毎
に振り分けたデータを、前記構造化ポインタ監視装置に
送信し、 前記構造化ポインタ監視装置は、前記チャネル毎の構造
化ポインタ値を検出し、構造化ポインタ情報として前記
AU−ポインタ書き換え装置に送信するとともに、前記
構造化ポインタ値を基にフレーム長のチェックを行い、
前記フレーム長に異常が発生した場合、前記AU−ポイ
ンタ書き換え装置に、フレーム長異常信号を通知し、 前記AU−ポインタ書き換え装置は、前記フレーム長異
常信号に基づき、前記フレーム長異常に応じたデータバ
イト数を検出し、次フレームのペイロードデータにより
フレーム長を保証することを特徴とする請求項2に記載
のサーキットエミュレーション装置。 - 【請求項4】 前記AU−ポインタ書き換え装置は、前
記次フレームのペイロードデータによりフレーム長を保
証するとき、前記フレーム長異常を検出した次フレーム
以降のAU−ポインタ値を書き換えることを特徴とする
請求項3に記載のサーキットエミュレーション装置。 - 【請求項5】 前記フレーム長異常は、ショートフレー
ム又はロングフレームであることを特徴とする請求項3
又は4に記載のサーキットエミュレーション装置。 - 【請求項6】 M個の異なるチャネルから構成されるS
TS−Nフレームを多重化したSTS−(N×M)フレ
ームをATMセル化したり、ATMセルより組み立てた
M個の異なるSTS−NフレームをSTS−(N×M)
フレームに多重化するサーキットエミュレーション装置
における多重化方法であって、 回線終端装置により、回線部からのフレームデータを、
フレームパルス及びフレームデータとして出力するとと
もに、フレームデータを前記回線部へ出力する工程と、 前記回線終端装置からのフレームパルス及びフレームデ
ータを、Segmentation装置により、ATMセルシンク及
びATMセルデータとして出力する工程と、 前記Segmentation装置からのATMセルシンク及びAT
Mセルデータを、Buffer装置により、一時的に保持した
後にSwitch部へ出力するとともに、前記Switch部からの
ATMセルシンク及びATMセルデータを、一時的に保
持した後に出力する工程と、 前記Buffer装置からのATMセルシンク及びATMセル
データを、Reassembly装置により、フレームパルス及び
フレームデータとして前記回線終端装置に出力するとと
もに、前記フレームパルス及びフレームデータのフレー
ム長保証を行う工程とを有し、 フレーム長異常が発生した場合、異常が発生したフレー
ムの次フレームのペイロードで、異常が発生したフレー
ムの足りないデータの補完が行われ、さらにAUポイン
タの書き換えによりフレーム長保証が行われる ことを特
徴とするサーキットエミュレーション装置における多重
化方法。 - 【請求項7】 VPI/VCI監視装置により、前記A
TMセルシンク及びATMセルデータのATMセルヘッ
ダ内のVPI/VCIを監視する工程と、 構造化ポインタ監視装置により、STSフレームの先頭
を明示する構造化ポインタ情報を抽出し、その周期を監
視する工程と、 デセル化装置により、ATMセル内のATMペイロード
よりAU−ポインタ値とペイロードデータ値とを摘出
し、別々に管理する工程と、 AU−ポインタ書き換え装置により、構造化ポインタ値
の検出周期に変化があればAU−ポインタ値を書き換え
る工程とを有することを特徴とする請求項6に記載のサ
ーキットエミュレーション装置における多重化方法。 - 【請求項8】 前記Switch部から入力されるATMセル
シンク及びATMセルデータを受信し、チャネル毎のデ
ータを識別し、チャネル毎に振り分けたデータを、前記
構造化ポインタ監視装置に送信する工程と、前記 チャネル毎の構造化ポインタ値を検出し、構造化ポ
インタ情報として前記AU−ポインタ書き換え装置に送
信する工程と、 前記構造化ポインタ値を基にフレーム長のチェックを行
い、前記フレーム長に異常が発生した場合、前記AU−
ポインタ書き換え装置に、フレーム長異常信号を通知す
る工程と、 前記 フレーム長異常信号に基づき、前記フレーム長異常
に応じたデータバイト数を検出し、次フレームのペイロ
ードデータによりフレーム長を保証する工程とを有する
ことを特徴とする請求項7に記載のサーキットエミュレ
ーション装置における多重化方法。 - 【請求項9】 前記次フレームのペイロードデータによ
りフレーム長を保証するとき、前記フレーム長異常を検
出した次フレーム以降のAU−ポインタ値を書き換える
工程を有することを特徴とする請求項8に記載のサーキ
ットエミュレーション装置における多重化方法。 - 【請求項10】 前記フレーム長異常を、ショートフレ
ーム又はロングフレームとする工程を有することを特徴
とする請求項8又は9に記載のサーキットエミュレーシ
ョン装置における多重化方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000159603A JP3516634B2 (ja) | 2000-05-30 | 2000-05-30 | サーキットエミュレーション装置及びサーキットエミュレーション装置における多重化方法 |
US09/866,616 US7002969B2 (en) | 2000-05-30 | 2001-05-30 | STS frame-ATM cell circuit emulation apparatus and frame length compensation method for the same |
US11/240,626 US7616641B2 (en) | 2000-05-30 | 2005-10-03 | STS frame-ATM cell circuit emulation apparatus and frame length compensation method for the same |
US12/570,595 US7903668B2 (en) | 2000-05-30 | 2009-09-30 | STS frame-ATM cell circuit emulation apparatus and frame length compensation method for the same |
US13/017,827 US8619815B2 (en) | 2000-05-30 | 2011-01-31 | Frame length compensation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000159603A JP3516634B2 (ja) | 2000-05-30 | 2000-05-30 | サーキットエミュレーション装置及びサーキットエミュレーション装置における多重化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001339409A JP2001339409A (ja) | 2001-12-07 |
JP3516634B2 true JP3516634B2 (ja) | 2004-04-05 |
Family
ID=18663904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000159603A Expired - Fee Related JP3516634B2 (ja) | 2000-05-30 | 2000-05-30 | サーキットエミュレーション装置及びサーキットエミュレーション装置における多重化方法 |
Country Status (2)
Country | Link |
---|---|
US (4) | US7002969B2 (ja) |
JP (1) | JP3516634B2 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3516634B2 (ja) * | 2000-05-30 | 2004-04-05 | 日本電気株式会社 | サーキットエミュレーション装置及びサーキットエミュレーション装置における多重化方法 |
US7133415B2 (en) * | 2001-07-10 | 2006-11-07 | Corrigent Systems Ltd. | SONET circuit emulation with VT compression |
DE10235921A1 (de) * | 2002-03-25 | 2003-10-09 | Agere Syst Guardian Corp | Verfahren und Vorrichtung zum Verbessern der Zuverlässigkeit von mittels konkreter Syntaxschreibweise codierten Nachrichten |
US7515605B2 (en) * | 2003-03-24 | 2009-04-07 | Corrigent Systems Ltd | Efficient transport of TDM services over packet networks |
US7386010B2 (en) * | 2003-06-13 | 2008-06-10 | Corrigent Systems Ltd | Multiprotocol media conversion |
US7974223B2 (en) * | 2004-11-19 | 2011-07-05 | Corrigent Systems Ltd. | Virtual private LAN service over ring networks |
US7515536B2 (en) * | 2005-07-11 | 2009-04-07 | Corrigent Systems Ltd. | Transparent transport of fibre channel traffic over packet-switched networks |
US7983150B2 (en) * | 2006-01-18 | 2011-07-19 | Corrigent Systems Ltd. | VPLS failure protection in ring networks |
US7808931B2 (en) * | 2006-03-02 | 2010-10-05 | Corrigent Systems Ltd. | High capacity ring communication network |
US20070242676A1 (en) * | 2006-04-13 | 2007-10-18 | Corrigent Systems Ltd. | Interface between a synchronous network and high-speed ethernet |
US7593400B2 (en) * | 2006-05-19 | 2009-09-22 | Corrigent Systems Ltd. | MAC address learning in a distributed bridge |
US7660303B2 (en) | 2006-08-22 | 2010-02-09 | Corrigent Systems Ltd. | Point-to-multipoint functionality in a bridged network |
US7660234B2 (en) * | 2006-09-22 | 2010-02-09 | Corrigent Systems Ltd. | Fault-tolerant medium access control (MAC) address assignment in network elements |
US20100182970A1 (en) * | 2009-01-21 | 2010-07-22 | Qualcomm Incorporated | Multiple Subscriptions Using a Single Air-Interface Resource |
EP2214365B1 (en) * | 2009-01-28 | 2013-09-25 | Samsung Electronics Co., Ltd. | Apparatus and method for transmitting information via uplink control channel in OFDMA communication System |
US8788782B2 (en) | 2009-08-13 | 2014-07-22 | Qualcomm Incorporated | Apparatus and method for memory management and efficient data processing |
US9038073B2 (en) * | 2009-08-13 | 2015-05-19 | Qualcomm Incorporated | Data mover moving data to accelerator for processing and returning result data based on instruction received from a processor utilizing software and hardware interrupts |
US20110041128A1 (en) * | 2009-08-13 | 2011-02-17 | Mathias Kohlenz | Apparatus and Method for Distributed Data Processing |
US8762532B2 (en) * | 2009-08-13 | 2014-06-24 | Qualcomm Incorporated | Apparatus and method for efficient memory allocation |
JP5896433B2 (ja) * | 2011-06-24 | 2016-03-30 | ▲ホア▼▲ウェイ▼技術有限公司Huawei Technologies Co.,Ltd. | 管理ユニット−3回路のためのエミュレーション方法および装置 |
JP6280749B2 (ja) * | 2013-01-23 | 2018-02-14 | オリンパス株式会社 | 光学系、立体撮像装置、及び内視鏡 |
US11239932B2 (en) * | 2018-11-14 | 2022-02-01 | Cisco Technology, Inc. | Circuit emulation maintaining transport overhead integrity |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0498943A (ja) * | 1990-08-17 | 1992-03-31 | Hitachi Ltd | 非同期転送モードを用いたバーチャルコンテナの伝送方法及び回路 |
JPH06169320A (ja) * | 1992-10-02 | 1994-06-14 | Toshiba Corp | Atmセル化装置 |
US5490168A (en) * | 1994-07-08 | 1996-02-06 | Motorola, Inc. | Method and system for automatic optimization of data throughput using variable packet length and code parameters |
KR100295729B1 (ko) * | 1995-04-15 | 2001-08-07 | 포만 제프리 엘 | 동기형디지털계층/동기형광통신망인터페이스 |
JP2780669B2 (ja) * | 1995-05-09 | 1998-07-30 | 日本電気株式会社 | 多重stm/atm変換装置 |
JP2770786B2 (ja) * | 1995-06-05 | 1998-07-02 | 日本電気株式会社 | 構造化データの多重atm/stm変換装置 |
WO1997027684A1 (en) * | 1996-01-26 | 1997-07-31 | Gpt Limited | A depacketiser and a frame aligner including the depacketiser |
JP3357973B2 (ja) * | 1996-03-08 | 2002-12-16 | 株式会社日立製作所 | Aal1処理方法とその装置 |
US5936965A (en) * | 1996-07-08 | 1999-08-10 | Lucent Technologies, Inc. | Method and apparatus for transmission of asynchronous, synchronous, and variable length mode protocols multiplexed over a common bytestream |
US6122281A (en) * | 1996-07-22 | 2000-09-19 | Cabletron Systems, Inc. | Method and apparatus for transmitting LAN data over a synchronous wide area network |
KR0169247B1 (ko) * | 1996-08-09 | 1999-02-01 | 양승택 | 에스티엠 기반 에이티엠 셀 물리계층 처리회로 |
JPH10178451A (ja) * | 1996-10-17 | 1998-06-30 | Fujitsu Ltd | ハイブリッド交換機、交換機、及びこれらの交換機におけるstmデータ再配置方法 |
US6868091B1 (en) * | 1997-10-31 | 2005-03-15 | Stmicroelectronics Asia Pacific Pte. Ltd. | Apparatus and method for depacketizing and aligning packetized input data |
KR100251963B1 (ko) * | 1997-12-31 | 2000-04-15 | 윤종용 | 종합정보통신망과 연동 가능한 비동기전송모드 망 접속영상전화 단말장치 |
US6167062A (en) * | 1998-02-02 | 2000-12-26 | Tellabs Operations, Inc. | System and associated method for the synchronization and control of multiplexed payloads over a telecommunications network |
US6584509B2 (en) * | 1998-06-23 | 2003-06-24 | Intel Corporation | Recognizing audio and video streams over PPP links in the absence of an announcement protocol |
US7333484B2 (en) * | 1998-08-07 | 2008-02-19 | Intel Corporation | Services processor having a packet editing unit |
US6728263B2 (en) * | 1998-08-18 | 2004-04-27 | Microsoft Corporation | Dynamic sizing of data packets |
US6421720B2 (en) * | 1998-10-28 | 2002-07-16 | Cisco Technology, Inc. | Codec-independent technique for modulating bandwidth in packet network |
JP3640820B2 (ja) * | 1998-12-04 | 2005-04-20 | 富士通株式会社 | 伝送装置 |
EP1217788A1 (en) | 1999-09-14 | 2002-06-26 | Fujitsu Limited | Artificial line exchanging system and artificial line exchanging method, and sender- and receiver-side transmitters for artificial line exchanging system |
US6721336B1 (en) * | 1999-12-22 | 2004-04-13 | Alcatel | STS-n with enhanced granularity |
JP2001230785A (ja) * | 2000-02-18 | 2001-08-24 | Fujitsu Ltd | Aal1セル帯域制御方式 |
US6810039B1 (en) * | 2000-03-30 | 2004-10-26 | Azanda Network Devices, Inc. | Processor-based architecture for facilitating integrated data transfer between both atm and packet traffic with a packet bus or packet link, including bidirectional atm-to-packet functionally for atm traffic |
JP3516634B2 (ja) | 2000-05-30 | 2004-04-05 | 日本電気株式会社 | サーキットエミュレーション装置及びサーキットエミュレーション装置における多重化方法 |
-
2000
- 2000-05-30 JP JP2000159603A patent/JP3516634B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-30 US US09/866,616 patent/US7002969B2/en not_active Expired - Fee Related
-
2005
- 2005-10-03 US US11/240,626 patent/US7616641B2/en not_active Expired - Fee Related
-
2009
- 2009-09-30 US US12/570,595 patent/US7903668B2/en not_active Expired - Fee Related
-
2011
- 2011-01-31 US US13/017,827 patent/US8619815B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7616641B2 (en) | 2009-11-10 |
US20110122875A1 (en) | 2011-05-26 |
JP2001339409A (ja) | 2001-12-07 |
US7903668B2 (en) | 2011-03-08 |
US20020015411A1 (en) | 2002-02-07 |
US20060077982A1 (en) | 2006-04-13 |
US8619815B2 (en) | 2013-12-31 |
US20100020804A1 (en) | 2010-01-28 |
US7002969B2 (en) | 2006-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3516634B2 (ja) | サーキットエミュレーション装置及びサーキットエミュレーション装置における多重化方法 | |
US5568486A (en) | Integrated user network interface device | |
AU760840B2 (en) | Method and system for encapsulating/decapsulating data on a per channel basis in hardware | |
US7626999B2 (en) | Apparatus and methods for circuit emulation of a point-to-point protocol operating over a multi-packet label switching network | |
EP0901306B1 (en) | Data transmission in an sdh network | |
WO2001020852A1 (fr) | Systeme d'echange artificiel de ligne, procede correspondant, et emetteurs cote emission et cote reception pour ce type de systeme | |
KR20010085789A (ko) | 물리층측 디바이스와 네트워크층측 디바이스 사이에데이터를 전송하는 데이터 전송 장치 및 방법 | |
WO1999050986A1 (en) | System and method for trafficking telecommunication signals | |
US7535923B2 (en) | Apparatus and method for low cost, multi-port protocol analysis and monitoring | |
EP1111827B1 (en) | STS-n with enhanced granularity | |
US6275472B1 (en) | Method and apparatus for achieving pass control of transmission cells | |
JP3245333B2 (ja) | Cbr信号の位相跳躍防止方式 | |
US7944945B2 (en) | Encapsulation of STM-n/STS-m frames under ethernet | |
GB2293292A (en) | SDH/ATM hybrid cross connect | |
CN1791012A (zh) | 用于低成本、多端口协议分析与监视的装置和方法 | |
JP3282707B2 (ja) | クロスコネクト回路およびこれを用いた端局装置 | |
KR100241341B1 (ko) | 동기 디지탈 계층 기반의 에이티엠망에서 셀 경계식별방법 | |
KR960016250A (ko) | Atm 물리 계층 가입자 액세스 처리기 | |
JP3545375B2 (ja) | セル転送方法及びセル転送システム | |
JP2524679B2 (ja) | Atm交換装置におけるヘッダ変換方式 | |
KR100271305B1 (ko) | 광 가입자 전송장치에서의 관리단위신호 프레임 정렬장치 | |
JPH04257144A (ja) | Atm網におけるバースト・パケット識別方式 | |
JPH11112510A (ja) | 回線終端装置 | |
Beckmann et al. | ATM, SONET, and GFP |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040120 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |