JP3640820B2 - 伝送装置 - Google Patents
伝送装置 Download PDFInfo
- Publication number
- JP3640820B2 JP3640820B2 JP34514598A JP34514598A JP3640820B2 JP 3640820 B2 JP3640820 B2 JP 3640820B2 JP 34514598 A JP34514598 A JP 34514598A JP 34514598 A JP34514598 A JP 34514598A JP 3640820 B2 JP3640820 B2 JP 3640820B2
- Authority
- JP
- Japan
- Prior art keywords
- atm cell
- channel identifier
- atm
- synchronization frame
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/60—Software-defined switches
- H04L49/606—Hybrid ATM switches, e.g. ATM&STM, ATM&Frame Relay or ATM&IP
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
- H04J3/1617—Synchronous digital hierarchy [SDH] or SONET carrying packets or ATM cells
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
- H04L2012/5675—Timeslot assignment, e.g. TDMA
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5684—Characteristics of traffic flows
Description
【０００１】
【発明の属する技術分野】
本発明は、伝送装置に関し、特に、複数チャンネルのＡＴＭセルを収容する同期フレームのマッピング／デマッピングに関する。
【０００２】
【従来の技術】
公衆伝送網において、音声信号やデータ情報はＳＴＭ(Synchronous Transfer Mode) 形式として、ＳＯＮＥＴ(Synchronous Optical Network) のインフラストラクチャーの中で伝送され取り扱われている。
【０００３】
これらのＳＴＭ形式のサービス信号は各伝送装置において、ＳＯＮＥＴのフレーム形式であるＳＴＳ−１(Synchronous Transport Signal:51.84MHz) レベルやＶＴ(Virtual Tributary:1.726MHz)レベルにおいてアクセスされる。
【０００４】
また、外部インタフェースは、ＯＣ−４８（光信号:2.4GHz)、ＯＣ−１２（光信号:600MHz)、ＯＣ−３（光信号:150MHz)、ＤＳ３（電気信号:44.736MHz) 、ＤＳ１（電気信号:1.544MHz)等である。更に、近年、伝送路や伝送機器の帯域の有効利用のためにＡＴＭ(Asynchronous Transfer Mode)の信号形式によるデータ情報サービスが実用化されている。
【０００５】
近年、既存のネットワーク網であるＳＯＮＥＴネットワーク等を運用しながら、ＡＴＭ信号のサービスが可能な、特に、複数のチャンネルのＡＴＭ信号の交換機能を有する伝送装置の要求が高まっているが、従来、ＳＴＭ信号及びＡＴＭセルの交換機能を有する伝送装置は無かった。
【０００６】
ＳＴＭ信号を交換する場合、複数チャンネルのＳＴＭ信号をＳＴＳ−１にマッピングする際、ＳＴＭ信号に多重化された各チャンネルの信号をＳＴＳ−１にマッピングするそのマッピング位置が決まっており、各チャンネルの信号を該当するＳＴＳ−１のフレーム位置にマッピングすれば良い。また、ＳＴＳ−１にマッピングされた各チャンネルのＳＴＭ信号を振り分ける場合においても、ＳＴＳ−１のフレーム位置から該当するチャンネルが判別されるので、容易に振り分けることができた。
【０００７】
【発明が解決しようとする課題】
しかし、複数チャンネルのＡＴＭネットワークをＳＯＮＥＴネットワーク等に接続する場合、ＳＴＳ−１の１チャンネルに、各ＡＴＭセルの１チャンネルを割り当てる方法やＳＴＳ−１の１チャンネルに、複数チャンネルのＡＴＭセルをマッピングするとき、ＳＴＭ信号と同様の方法でＡＴＭセルの各チャンネルのマッピング位置を決めて、マッピングする方法が考えられる。
【０００８】
ＳＴＳ−１の１チャンネルに、ＡＴＭセルを１チャンネル割り当てる前者の方法の場合、ＡＴＭセルのチャンネル数だけＳＴＳ−１のチャンネルが必要になる。ＳＴＳ−１のチャンネルを多く使用することは、伝送装置の内部の物理回線の数が多くなり、それだけＡＴＭセルを交換するクロスコネクト装置等が大きくなり、伝送装置全体が大規模になるという問題がある。
【０００９】
また、ＳＴＳ−１の１チャンネルに、ＡＴＭセルを複数チャンネル割り当てる後者の方法の場合、各チャンネルのＡＴＭセルの疎密によって、ＳＴＳ−１信号内に疎密が起こり、ＳＴＳ−１信号内の疎なチャンネルの部分を、過密なＡＴＭセルのチャンネルに使用することも出来ず、非常に非効率的である。
【００１０】
ＡＴＭセルは、ＡＴＭヘッダに格納された論理アドレスであるＶＰＩ／ＶＣＩに従って、方路が振り分けられ、該当するネットワークに伝送されるが、各ネットワーク（各ＡＴＭチャンネル）毎に論理コネクションが設定されるので、異なるＡＴＭチャンネルで同一の論理アドレスが設定される場合がある。このような場合、チャンネルのマッピング位置を決めないと、ＳＴＳ−１信号にマッピングされたＡＴＭセルがどのチャンネルからのものであるか判別できず、該当するネットワークに方路振り分けを行うことが不可能になるという問題がある。
【００１１】
更に、ＳＴＳ−１信号にマッピングされたＡＴＭセルを該当するチャンネルに分配する場合、各チャンネルの識別ができないため、各チャンネルへの分配が不可能となってしまう問題もある。
【００１２】
よって、本発明の目的は、複数チャンネルのＡＴＭセルを１つのＳＴＳ−１に効率良くマッピングできる伝送装置を提供することである。
【００１３】
本発明のさらに他の目的は、複数チャンネルを収容するインタフェースモジュールから任意のインタフェースモジュールにＡＴＭセルを振り分けることのできる伝送装置を提供することである。
【００１４】
本発明のさらに他の目的は、任意のインタフェースモジュールから複数チャンネルの収容するインタフェースモジュールの任意のネットワークにＡＴＭセルを振り分けることのできる伝送装置を提供することである。
【００１５】
【課題を解決するための手段】
本発明の第１の側面によれば、ＡＴＭセルと同期フレームとの間のインタフェースをするインタフェースモジュールを有し、セル交換機能を有する伝送装置であって、それぞれチャンネルを識別するチャンネル識別子が付与され、ＡＴＭセルが入力される複数の第１物理回線と、同期フレーム信号を出力する第２物理回線と、前記ＡＴＭセルが入力された前記第１物理回線に付与にされた前記チャンネル識別子を該ＡＴＭセルの所定の領域に挿入するチャンネル識別子挿入手段と、前記チャンネル識別子が挿入された複数チャンネルの前記ＡＴＭセルを１つの前記同期フレーム信号にマッピングして、前記第２物理回線に出力するマッピング手段と、イネーブル及びディセーブルのいずれか一方を指示する信号を生成する制御手段とを備え、前記チャネル識別子挿入手段は、前記信号が前記イネーブルを指示するとき、前記チャネル識別子の挿入を行い、前記信号がディセーブルを指示するとき、前記チャネル識別子の挿入を行わず、前記ＡＴＭセルを前記マッピング手段にそのまま出力することを特徴とする伝送装置が提供される。
【００１６】
好ましくは、前記ＡＴＭセルの前記所定の領域に所定の値が設定されているか否かを検出して、所定の値が設定されていない前記ＡＴＭセルを廃棄する検出手段をインタフェースモジュールに設ける。
【００１７】
以上のような構成によれば、インタフェースモジュールが複数チャンネルを収容する場合、インタフェースモジュールの各第１物理回線にチャンネル識別子を予め付与しておく。チャンネル識別子挿入手段は、第１物理回線から入力されたＡＴＭセルの所定の領域（例えば、セルヘッダ）に該第１物理回線に付与されたチャンネル識別子を挿入する。
【００１８】
マッピング手段は、チャンネル識別子が挿入された複数チャンネルのＡＴＭセルを同期フレーム信号にマッピングする。同期フレーム信号にマッピングされたＡＴＭセルにはチャンネル識別子が挿入されているので、どのチャンネルからのＡＴＭセルであるかを識別することができ、該インタフェースモジュールを伝送装置に使用する場合、正しく方路振り分けをすることができる。
【００１９】
本発明の他の側面によれば、ＡＴＭセルと同期フレームとの間のインタフェースをするインタフェースモジュールを有し、セル交換機能を有する伝送装置であって、それぞれチャンネルを識別するチャンネル識別子が付与され、ＡＴＭセルを出力する複数の第１物理回線と、複数チャンネルのＡＴＭセルがマッピングされた同期フレーム信号が入力される第２物理回線と、前記同期フレーム信号にマッピングされた前記ＡＴＭセルを分離し、該ＡＴＭセルの所定の領域に挿入された前記チャンネル識別子に該当する前記第１物理回線に前記ＡＴＭセルを出力するデマッピング手段とを具備したことを特徴とする伝送装置が提供される。
【００２０】
好ましくは、前記ＡＴＭセルの前記所定の領域の値が前記チャンネル識別子のいずれかに一致するか否かを検出して、いずれのチャンネル識別子とも一致しないときは、該ＡＴＭセルを廃棄する検出手段をインタフェースモジュールに設ける。
【００２１】
第２物理回線毎にチャンネル識別子を予め付与しておく。デマッピング手段は、第１物理回線から入力された同期フレーム信号にマッピングされたＡＴＭセルを分離し、ＡＴＭセルの所定の領域に挿入されているチャンネル識別子が付与された第１物理回線に出力する。これにより、インタフェースモジュールが複数チャンネルを収容する場合でも、該当する所望のチャンネルにＡＴＭセルを出力することが可能となる。
【００２２】
本発明の更に他の側面によれば、ＡＴＭセルの方路振り分けを行うセル交換モジュールを有する伝送装置であって、ＡＴＭセルがマッピングされた第１同期フレーム信号が入力される複数の第１物理回線と、第２同期フレーム信号を出力する複数の第２物理回線と、前記各第１物理回線から入力された前記第１同期フレーム信号にマッピングされた前記ＡＴＭセルを分離するデマッピング手段と、入力されたＡＴＭセルを前記第２同期フレーム信号にマッピングする前記各第２物理回線毎に設けられたマッピング手段と、前記第１同期フレーム信号が入力される前記第１物理回線に関する回線情報、ＡＴＭセルの論理アドレス、前記第１同期フレーム信号が複数チャンネルのＡＴＭセルを収容する場合は入力元のチャンネル識別子、ＡＴＭセルの出力先に関する方路情報及びＡＴＭセルがマッピングされる前記第２同期フレーム信号が複数チャンネルのＡＴＭセルを収容する場合は該ＡＴＭセルの出力先のチャンネル識別子を項目に含む識別子変換テーブルと、各第１物理回線から入力されたＡＴＭセルのチャンネル識別子及び論理アドレスに合致する前記方路情報に基づいて、該当するマッピング手段に該ＡＴＭセルを出力するクロスコネクト手段と、第１ＡＴＭセルがマッピングされる前記第２同期フレーム信号が複数チャンネルのＡＴＭセルを収容する場合は、該第１ＡＴＭセルが入力される前記回線情報及び前記論理アドレスに基づいて、該当するチャンネル識別子を前記第１ＡＴＭセルの所定の領域に挿入するチャンネル識別子更新手段とを具備したことを特徴とする伝送装置が提供される。
【００２３】
以上のような構成によれば、識別子変換テーブルは、第１同期フレーム信号が複数チャンネルを収容する場合は入力元のチャンネル識別子、第２同期フレーム信号が複数チャンネルのＡＴＭセルを収容する場合は出力先のチャンネル識別子を項目に含む。
【００２４】
クロスコネクト手段は、第１同期フレーム信号が複数チャンネルのＡＴＭセルを収容する場合は、ＡＴＭセルの所定の領域に挿入されるチャンネル識別子と論理アドレスに基づいて、方路情報を取得して、方路情報に従って、該当するマッピング手段に出力する。これによりチャンネルは異なるが、論理アドレスが一致するＡＴＭセルが同一の第１同期フレームにマッピングされる場合であっても、所望の出力先に方路振り分けを行うことができる。
【００２５】
更に、チャンネル識別子更新手段は、第２同期フレームに複数チャンネルのＡＴＭセルがマッピングされる場合、該ＡＴＭセルの論理アドレスに従って、方路情報及び出力チャンネルのチャンネル識別子を識別子変換テーブルより取得する。そして、ＡＴＭセルの所定の領域に出力チャンネルのチャンネル識別子を挿入する。これにより、この複数チャンネルのＡＴＭセルがマッピングされた第２同期フレームをインタフェースモジュールで入力する場合に、チャンネル識別子に該当するチャンネルにＡＴＭセルを振り分けることができる。
【００２６】
本発明の更に他の側面によれば、上述したインタフェースモジュール及びセル変換モジュールを伝送装置に使用する。これにより、複数チャンネルを収容するインタフェースモジュールから所望のインタフェースモジュールにＡＴＭセルを振り分けることができると共に、任意のインタフェースモジュールから複数チャンネルを収容するインタフェースモジュールの所望のチャンネルにＡＴＭセルを振り分けることができる。
【００２７】
【発明の実施の形態】
本発明の実施形態を説明する前に図１及び図２を参照して本発明の原理を説明する。図１は、インタフェースモジュールの第１の原理ブロック図である。図１に示すように、上りのインタフェースモジュールは、チャンネル識別子挿入手段２及びマッピング手段４を具備する。
【００２８】
ＡＴＭセルが入力される物理回線３毎に予めチャンネル識別子が付与されている。チャンネル識別子挿入手段２は、入力されたＡＴＭセルに対して、該セルが入力された物理回線３に割り当てられたチャンネル識別子ch#iをＡＴＭセルの所定の領域に挿入して、該ＡＴＭセルをマッピング手段４に出力する。
【００２９】
マッピング手段４は、チャンネル識別子ch#iが挿入されたＡＴＭセルを、順次ＳＴＳ−１等の同期フレームにマッピングして、物理回線５に出力する。これによりＡＴＭセル交換モジュールでは、複数チャンネルのＡＴＭセルがマッピングされたＳＴＳ−１が入力されると、ＳＴＭ−１にマッピングされている各ＡＴＭセルに挿入されているチャンネル識別子ch#i及び論理アドレスに従い、方路振り分けを行うことができる。
【００３０】
図２は、インタフェースモジュールの第２の原理ブロック図である。図２に示すように、下りのインタフェースモジュールは、チャンネル識別子検出手段６、デマッピング手段８及びチャンネル識別子更新手段１０を具備する。
【００３１】
ＳＴＳ−１等の同期フレームにマッピングされ、且つチャンネル識別子が挿入されたＡＴＭセルがチャンネル識別子検出手段６に物理回線７より入力される。チャンネル識別子検出手段６は、フレーム同期を取って、各ＡＴＭセルに挿入されたチャンネル識別子ch#iを検出する。
【００３２】
デマッピング手段８は、同期フレーム信号にマッピングされた各ＡＴＭセルを分離して、該ＡＴＭセルに挿入されたチャンネル識別子ch#iに該当するチャンネルのチャンネル識別子更新手段１０に出力する。
【００３３】
チャンネル識別子更新手段１０は、ＡＴＭセルが入力されると、各ＡＴＭセルのチャンネル識別子ch#iが挿入されている領域に所定の値を再挿入して、物理回線１１に出力する。
【００３４】
以下、図面を参照して本発明の実施の形態について説明する。
【００３５】
図３は、本発明の実施形態によるネットワーク構成図である。図３に示すように、統合ノード２０#1〜２０#4が光ファイバ（例えば、ＯＣ−１２やＯＣ−４８）の幹線伝送路２１によりリングのネットワークを構成している。
【００３６】
各統合ノード２０#1〜２０#4は、ＳＴＭ信号とＡＴＭ信号を取り扱うＡＤＭ(Add Drop Multiplexer(以下、伝送装置））である。各伝送装置２０#1〜２０#4は、インタフェースモジュールにより、OC-n(n=3,12,48),DS1/DS3TDM,DS1/DS3CR（セルリレー) ，DS1/DS3FR(フレームリレー）及びイーサネット等のインタフェースを収容する。
【００３７】
例えば、イーサネットのインタフェースには、ルータ２４等が接続され、DS1/DS3TDMのインタフェースには、ＴＤＭ ＭＵＸ２６が接続され、またDS1/DS3CR ，DS1/DS3FR のインタフェースには、ＡＴＭ ＭＵＸ２２やＡＴＭ交換機２７等が接続される。
【００３８】
ＤＳ１インタフェースやイーサネットインタフェースは、１つのインタフェースモジュールに複数チャンネル、例えば、ＤＳ１インタフェースが１４チャンネル、イーサネットインタフェースが４チャンネル収容可能となっている。ＡＴＭＭＵＸ２２、ルータ２４、ＴＤＭ ＭＵＸ２６等には、パソコン、ＡＴＭ端末、電話端末等の端末が接続される。
【００３９】
ネットワーク管理システム２８は、ネットワーク管理者によって設定された、各伝送装置２０#1〜２０#4がＡＴＭセル等のクロスコネクト等を行うための回線設定情報を各伝送装置２０#1〜２０#4にダウンロード等を行い、遠隔地より各伝送装置２０#1〜２０#4を管理する。
【００４０】
図４は、本発明の実施形態による伝送装置の構成図である。この図４に示す伝送装置は、図３中の統合ノード２０#1〜２０#4に使用される。この伝送装置は、複数のインタフェースモジュール３２#1〜３２#nを収容するカードスロット、ＳＴＳ交換モジュール３４、ＶＴ交換モジュール３６、ＡＴＭセル交換モジュール（ＡＳＦ：ATM Switch Fabric)）３８及び集中制御モジュール４０を具備する。
【００４１】
インタフェースモジュール３２#1〜３２#nは、複数チャンネル、複数種類のサービスに対応するインタフェースを司る回線終端部であり、各外部フォーマットで規定される信号を伝送装置で取り扱う共通の内部フォーマット（例えば、ＳＴＳ−１（50MHz)）の信号にＭＵＸ／ＤＭＵＸして、ＳＴＳ交換モジュール３４に出力し、ＳＴＭ交換モジュール３４から入力されたＳＴＳ−１の信号を各外部フォーマットの信号にＤＭＵＸ／ＭＵＸするものである。
【００４２】
インタフェースモジュール３２#1〜３２#nは、ＯＣ−ｎ（ｎ＝３，１２，４８）、ＤＳ１、ＤＳ３、ＬＡＮ等のインタフェースである。尚、本実施形態では、ＯＣ−ｎのＳＯＮＥＴを収容する例であるが、我が国におけるＴＴＣ（電気通信技術委員会）標準(JT-G707,JT-G708,JT-G709) に従う新同期信号ネットワークのインタフェースも勿論収容可能である。
【００４３】
これらのインタフェースの中でＡＴＭセルを取り扱うサービスのデータリンク層には、イーサネット等のパケットを扱うＬＡＮ信号、ＤＳ１／ＤＳ３ ＵＮＩ(User Network Interface)やＤＳ１／ＤＳ３信号を使用したフレームリレー／セルリレーサービス等やＳＯＮＥＴの光インタフェースを使用したＯＣ−３ＵＮＩ，ＯＣ−Ｎ（Ｎ＝３，１２，４８）信号の中のＳＴＳ−１にセルがマッピングされた場合等が含まれる。
【００４４】
インタフェースモジュール３２#1は、例えば、ＯＣ−１２である。インタフェースモジュール３２#2は、例えば、ＯＣ−３である。インタフェースモジュール３２#3は、例えば、ＤＳ３である。インタフェースモジュール３２#4は、例えば、チャンネルch#1〜ch#14 を収容するＤＳ１のＡＴＭセルインタフェースである。
【００４５】
３２#nは、例えば、チャンネルch#1〜ch#4を収容するＬＡＮインタフェースモジュールである。ＬＡＮインタフェースモジュール３２#nには、ＬＡＮに使用されるデータパケットが入力される。ＬＡＮのパケットは、パケットヘッダのＩＰアドレスから該当するＶＰＩ／ＶＣＩに変換され、各ＡＴＭセルに分割された後、ＳＴＳ−１にマッピングされて、ＳＴＳ交換モジュール３４に出力される。
【００４６】
ＤＳ１やＬＡＮ等のように複数チャンネルをインタフェースモジュール３２#4，３２#nに収容し、これらの複数チャンネルの信号を１本のＳＴＳ−１にマッピングすることによりＳＴＳ−１の使用効率の向上を図っている。このように複数チャンネルのＡＴＭセルが１本のＳＴＳ−１にマッピングされるのは、ＤＳ１やＬＡＮ信号に限らない。
【００４７】
また、ＳＴＳ−１とは異なる同期フレーム信号、例えば、ＳＴＳ−３ｃにマッピングすることも可能であり、この場合は、収容可能なチャンネル数が増加し、インタフェースの種類も多様になる。尚、ＳＴＳ−１に収容されるチャンネル数は、合計速度がＳＴＳ−１の速度(50MHz) を越えなければ任意である。
【００４８】
ＳＴＳ交換モジュール３４は、回線設定情報に基づいて、各インタフェースモジュール３２#1〜３２#nから出力されたＳＴＳ−１が、ＡＴＭセルをマッピングしている場合は、ＡＳＦ３８の入力ポートにＳＴＳ−１をクロスコネクトして出力し、ＶＴ信号をマッピングしている場合は、ＶＴ交換モジュール３６の入力ポートにＳＴＳ−１をクロスコネクトして出力する。
【００４９】
ＶＴ交換モジュール３６は、ＳＴＳ−１信号をＶＴレベルの信号に分離してから、ＶＴポインタ処理及びＶＴレベルのクロスコネクトし、ＳＴＳ−１信号に多重化して、ＳＴＳ交換モジュール３４に出力する。
【００５０】
ＡＳＦ３８は、ＳＴＳ−１をＡＴＭセルにデマッピングして、各ＡＴＭセルのポートＩＤ（出力ＶＰＩ／ＶＣＩ、出力ＳＴＳ−１が複数チャンネルのＡＴＭセルをマッピングするときは、出力チャンネル識別子の挿入）を更新する。
【００５１】
そして、入力ポート番号（入力チャンネル識別子を含む）及び入力ＶＰＩ／ＶＣＩに従って、ＡＴＭセルをクロスコネクトして、出力ポート毎に、ＡＴＭセルをＳＴＳ−１にマッピングして、ＳＴＳ交換モジュール３４に出力する。
【００５２】
ＳＴＳ交換モジュール３４は、回線設定情報に従って、ＶＴ交換モジュール３６及びＡＳＦ３８から出力されたＳＴＳ−１を該当するインタフェースモジュール３２#1〜３２#nに出力する。
【００５３】
インタフェースモジュール３２#1〜３２#nは、ＳＴＳ交換モジュール３４から入力されたＳＴＳ−１信号を該当する外部インタフェースの信号に変換して、伝送路に出力する。集中制御モジュール４０は、ネットワークの障害及び回線設定情報等を集中管理する。
【００５４】
図５は、図４中のＤＳ１インタフェースモジュール（上り）の構成図である。ＤＳ１インタフェースモジュール３２#4は、ＤＳ１ライン終端部５０、ＤＳ１デマップ部５２、ポートＩＤ検出部５４、チャンネル識別子挿入部５６、ポートＩＤ制御部５８及びＳＴＳ−１マップ部６０を有する。
【００５５】
ＤＳ１ライン終端部５０は、ＤＳ１インタフェースを終端して、伝送路より入力されたＤＳ１をＤＳ１デマップ部５２に出力する。ＤＳ１デマップ部５２は、ＤＳ１フレームの同期を取って、ＤＳ１フレームにマッピングされているＡＴＭセルを分離して、ポートＩＤ検出部５４に出力する。
【００５６】
図６は、ＡＴＭセルのフォーマット図である。図６に示すように、ＡＴＭセルは、５バイトのヘッダと４８バイトのペイロードの５３バイトからなる。ヘッダは、４ビットの一般的フロー制御領域（ＧＦＣ(Generic Flow Control)）、８ビットのＶＰＩ(Virtual Path Identifier) 、１６ビットのＶＣＩ(Virtual Channel Identifier)、３ビットのＰＴ(Payload Type)、８ビットのＨＥＣ(Header Error Control)からなる。
【００５７】
インタフェースモジュール３２#4に収容される各ＤＳ１ネットワークでは、ネットワークに収容されるユーザのＶＰＩ／ＶＣＩは、ネットワークでユニークになるように決定されるが、互いに独立してネットワークを構築しているため、ネットワークが異なれば、異なるネットワーク間で同一のＶＰＩ／ＶＣＩが使用されることがある。
【００５８】
１４チャンネルのＤＳ１ネットワークから入力されたＡＴＭセルが１チャンネルのＳＴＳ−１にマッピングされるため、ＡＴＭセルがどのチャンネルから入力されたものであるかを判別する情報（以下、チャンネル識別子）が必要になる。
【００５９】
そこで、チャンネル識別子を１４チャンネルの各ＤＳ１ネットワーク毎に一意的に付与している。このチャンネル識別子をＡＴＭセルのヘッダのポートＩＤ領域に挿入することにより、ＡＴＭセルがどのチャンネルからのものであるかを判別している。
【００６０】
図７は、ポートＩＤ領域の一例を示す図である。本実施形態では、ポートＩＤ領域として、ＧＦＣ領域とＶＰＩ領域の１２ビットの中の任意の領域を使用している。ＧＦＣ領域とＶＰＩ領域を使用しているのは、未使用で特定の値（以下、期待値）であることが殆どであり、ＡＳＦ３８でのＡＴＭセルのクロスコネクトのために、一時的にチャンネル識別子を挿入することによる悪影響が少ないからである。
【００６１】
チャンネル識別子に使用するポートＩＤ領域のサイズは、１本のＳＴＳ−１信号に収容されるチャンネル数に従って決定される。例えば、ＤＳ１チャンネルのように、１４チャンネルの場合は、チャンネル識別子は４ビットとなる。
【００６２】
図８は、ＤＳ１のチャンネル識別子の一例を示す図である。図８に示すように、ＧＦＣ領域を使用して、チャンネルch#1〜ch#14 を「0000」〜「1101」により表す。
【００６３】
図５中のポートＩＤ検出部５４は、ポートＩＤ制御部５８からポートＩＤがイネーブルであることを指示する信号が出力されている場合、ＡＴＭセルのポートＩＤを検出して、ＡＴＭセルのポートＩＤ領域に設定されているポートＩＤが期待値に一致する時、該ＡＴＭセルをチャンネル識別子挿入部５６に出力し、期待値に一致しない時、該ＡＴＭセルを廃棄する。
【００６４】
一方、ポートＩＤ制御部５８からポートＩＤがディセーブルであることを指示する信号が出力されている場合、ポートＩＤの検出をせずに、そのままチャンネル識別子挿入部５６に出力する。
【００６５】
チャンネル識別子挿入部５６は、ポートＩＤ制御部５８からポートＩＤがイネーブルであることを指示する信号が出力されている場合、ＡＴＭセルが入力されたチャンネルに割り当てられたチャンネル識別子をポートＩＤ領域に挿入して、ＳＴＳ−１マップ部６０に出力する。一方、ポートＩＤがディセーブルであることを指示する信号が出力されている場合、ＡＴＭセルをそのままＳＴＳ−１マップ部６０に出力する。
【００６６】
ポートＩＤ制御部５８は、ポートＩＤがイネーブル／ディセーブルのいずれであるかを指示する信号を出力する。尚、ポートＩＤがイネーブル／ディセーブルであるかは、回線設定情報に従って、集中制御モジュール４０によりポートＩＤ制御部５８に指示される。
【００６７】
ポートＩＤがイネーブルの場合は、複数のＤＳ１チャンネルがインタフェースモジュール３２#4に収容される時である。ポートＩＤがディセーブルの場合は、１個のＤＳ１チャンネルがインタフェースモジュール３２#4に収容される時等である。
【００６８】
ＳＴＳ−１マップ部６０は、図示しないが各ＤＳ１チャンネル毎にバッファメモリを有し、各バッファメモリに蓄積されたＡＴＭセルをＳＴＳ−１にマッピングして、ＳＴＳ交換モジュール３４に出力する。尚、ＳＴＳ−１には予めチャンネルを割り当てずに、蓄積されているバッファメモリからＡＴＭセルをサイクリックに読み出して、マッピングする。
【００６９】
図９は、図４中のＤＳ１インタフェースモジュール（下り）の構成図である。図９に示すように、下りのＤＳ１インタフェースモジュール３２#4は、チャンネル識別子検出部７０、ＳＴＳ−１デマップ部７２、ポートＩＤ制御部７４、ポートＩＤ挿入部７６、ＤＳ１マップ部８０及びＤＳ１ライン終端部８２を有する。
【００７０】
チャンネル識別子検出部７０は、ポートＩＤ制御部７４からポートＩＤがイネーブルであることを指示する信号が出力されている場合、ＳＴＳ−１にマッピングされているＡＴＭセルのチャンネル識別子を検出する。
【００７１】
そのチャンネル識別子が、使用しているいずれかのチャンネル識別子（使用チャンネル識別子）に一致していれば、ＳＴＳ−１にマッピングされている該ＡＴＭセルをＳＴＳ−１デマップ部７２に出力し、いずれの使用チャンネル識別子とも一致しなければ、該ＡＴＭセルをＳＴＳ−１で廃棄（該ＡＴＭセルの領域をアイドルセルとする）して、ＳＴＳ−１をＳＴＳ−１デマップ部７２に出力する。一方、ポートＩＤがディセーブルの場合、ＳＴＳ−１をそのまま、ＳＴＳ−１デマップ部７２に出力する。
【００７２】
ＤＳ１−１デマップ部７２は、ポートＩＤがイネーブルの場合、ＳＴＳ−１信号にマッピングされているＡＴＭセルを分離し、該ＡＴＭセルに挿入されたチャンネル識別子に該当するチャンネルのポートＩＤ挿入部７８に出力する。
【００７３】
一方、ポートＩＤがディセーブルの場合、ＳＴＳ−１にマッピングされているＡＴＭセルを分離し、該ＡＴＭセルを特定のポートＩＤ挿入部７８に出力する。
【００７４】
ポートＩＤ挿入部７８は、ポートＩＤがイネーブルの場合、ＡＴＭセルに挿入されていたチャンネル識別子を期待値に変更して、ＤＳ１マップ部８０に出力する。一方、ポートＩＤがディセーブルの場合、ＡＴＭセルをスルーして、ＤＳ１マップ部８０に出力する。
【００７５】
ＤＳ１マップ部８０は、ＡＴＭセルをＤＳ１にマッピングして、ＤＳ１ライン終端部８２に出力する。ＤＳ１ライン終端部８２は、ＤＳ１を外部インタフェースに従って、ＤＳ１ネットワークに出力する。
【００７６】
図１０は、図４中のＬＡＮインタフェースモジュールの構成図である。図１０に示すように、ＬＡＮインタフェースモジュール３２#nは、ＬＡＮ終端部９０、プロセッサ９２、チャンネル識別子発生部９４、セグメント分割部９６、パケット組立部９８、ＳＴＳ−１マップ部１００、ＳＴＳ−１デマップ部１０２及びチャンネル識別子検出部１０４を有する。
【００７７】
ＬＡＮ終端部９０は、ＬＡＮ信号を終端する。プロセッサ９２は、ポートＩＤがイネーブル／ディセーブルのいずれかであるを示す信号を出力する。パケットデータのＩＰアドレスからＶＣＩに変換し、またＡＴＭセルに設定されているＶＣＩからＩＰアドレスに変換する。チャンネル識別子発生部９４は、ポートＩＤがイネーブルならば、ＬＡＮインタフェースモジュール３２#nに収容される該当するチャンネル識別子#iを発生する。
【００７８】
チャンネル識別子#iは、ＤＳ１インタフェースモジュール３２#4で説明したものと実質的に同一である。ここでは、ＬＡＮインタフェースモジュール３２#nに収容されるチャンネルは、チャンネルch#1〜ch#4の４個であり、そのチャンネル識別子は、チャンネルch#1〜ch#4に対して、「00」〜「11」が付与されている。
【００７９】
セグメント分割部９６は、ＬＡＮ信号に使用されるデータパケットをＡＴＭセルに分割する。該ＡＴＭセルのポートＩＤ領域に、チャンネル識別子を挿入する。そして、プロセッサ９２により変換されたＶＣＩをＡＴＭセルのヘッダに設定して、パケットデータをＡＴＭセルに変換して、該ＡＴＭセルをＳＴＳ−１マップ部１００に出力する。ＳＴＳ−１マップ部１００は、複数チャンネルch#1〜ch#4のＡＴＭセルをＳＴＳ−１にマッピングして、ＳＴＳ−１をＳＴＳ交換モジュール３４に出力する。
【００８０】
チャンネル識別子検出部１０４は、プロセッサ９２からポートＩＤがイネーブルであることを指示する信号が出力されている場合、ＳＴＳ−１にマッピングされているＡＴＭセルのチャンネル識別子を検出する。
【００８１】
そのチャンネル識別子が、いずれかの使用チャンネル識別子に一致していれば、ＳＴＳ−１にマッピングされている該ＡＴＭセルをＳＴＳ−１デマップ部１０２に出力し、いずれの使用チャンネル識別子とも一致しなければ、該ＡＴＭセルをＳＴＳ−１で廃棄（該ＡＴＭセルの領域をアイドルセルとする）して、ＳＴＳ−１をＳＴＳ−１デマップ部１０２に出力する。一方、ポートＩＤがディセーブルの場合、ＳＴＳ−１をそのまま、ＳＴＳ−１デマップ部１０２に出力する。
【００８２】
ＳＴＳ−１デマップ部１０２は、ＳＴＳ交換モジュール３４から入力されるＳＴＳ−１を各ＡＴＭセルにデマッピングして、該ＡＴＭセルに挿入されたチャンネル識別子に該当するチャンネルのパケット組立部９８に出力する。パケット組立部９８は、ＡＴＭセルをパケットデータに組み立て、ＬＡＮ終端部９０に出力する。ＬＡＮ終端部９０は、パケットデータをイーサネットに送信する。
【００８３】
図１１は、図４中のＡＳＦの構成図である。図１１に示すように、ＡＳＦ３８は、ＳＴＳ−１デマップ部１１０、ポートＩＤ更新部１１２、ＶＣＣ部１１４、バッファ１１６、ＵＰＣ(Usage Parameter Control) 部１１８、バッファコントローラ１２０、セル廃棄部１２２、マルチキャスト部１２４、カウンタ１２６、レート算出部１２８、ＯＡＭ(Operatation Administration and Maintenance)部１３０、シグナリング部１３２、プロセッサ１３４、識別子変換テーブル１３６及びＳＴＳ−１マップ部１３８を有する。
【００８４】
ＳＴＳ−１デマップ部１１０は、ＳＴＳ交換モジュール３４から入力されたＳＴＳ−１を各ＡＴＭセルにデマッピングして、該ＡＴＭセルをポートＩＤ更新部１１２に出力する。ポートＩＤ更新部１１２は、ポートＩＤがイネーブル且つＳＴＳ−１が複数のチャンネルを収容する場合は、入力されたＡＴＭセルのチャンネル識別子をチェックする。
【００８５】
更に、ポートＩＤ更新部１１２は、出力用のＶＰＩ／ＶＣＩに更新すると共に、ＡＴＭセルがマッピングされる出力ＳＴＳ−１が複数チャンネルのＡＴＭセルを収容する場合は、該ＡＴＭセルのポートＩＤ領域に出力チャンネル識別子を挿入して、ＶＣＣ部１１４に出力する。
【００８６】
ＶＣＣ部１１４は、プロセッサ１３４の指示に従って、ＡＴＭセルを該当するバッファ１１６に出力する。バッファ１１６は、ＳＴＳ−１を出力する出力ポート毎にＡＴＭセルを蓄積する領域が確保され、バッファコントローラ１２０の指示に従って、ＡＴＭセルを書き込み、蓄積したＡＴＭセルの読み出しを行う。
【００８７】
ＵＰＣ部１１８は、各ＶＣのトラヒックをカウンタ１２６を用いてカウントし、設定に応じてセル廃棄、またはＣＬＰ(Cell Loss Priority)の変更をセル廃棄部１２２に対して行う。レート算出部１２８は、各種統計情報を収集する。マルチキャスト部１２４は、Point-to-Multipoint トポロジーのプロセスを行う。
【００８８】
ＯＡＭ部１３０は、ＯＡＭセルを受信して、ＯＡＭ情報をプロセッサ１３４に通知し、プロセッサ１３４から通知されたＯＡＭ情報をＯＡＭセルに変換して、セルマップ部１３８に出力する。
【００８９】
シグナリング部１３２は、シグナリングセルを受信して、シグナリング情報をプロセッサ１３４に通知し、プロセッサ１３４から通知されたシグナリング情報をシグナリングセルに変換して、セルマップ部１３８に出力する。
【００９０】
プロセッサ１３４は、以下の機能を有する。
【００９１】
(1) ＡＳＦ３８の入力ポート毎に図示しないテーブルに設定した設定情報に従って、イネーブル／ディセーブルのいずれかをポートＩＤ更新部１１２に指示する。イネーブルになるのは、入力されるＳＴＳ−１が複数チャンネルのＡＴＭセルをマッピングしているとき、及び入力されるＳＴＳ−１が１チャンネルのＡＴＭセルをマッピングしているがＡＴＭセルの有効性をチェックするときである。ディセーブルになるのは、上記以外の場合である。
【００９２】
(2) ＡＳＦ３８の入力ポートに入力されるＳＴＳ−１が複数チャンネルのＡＴＭセルを収容している場合は、ＳＴＳ−１にマッピングされた各ＡＴＭセルに挿入されたチャンネル識別子とＡＳＦ３８の入力ポート番号をインデックスとして、識別子変換テーブル１３６を検索して、該ＡＴＭセルの出力ポート番号をＶＣＣ部１１４に通知する。
【００９３】
(3) ＡＳＦ３８の入力ポートに入力されるＳＴＳ−１が１チャンネルのＡＴＭセルのみを収容している場合は、ＳＴＳ−１にマッピングされた各ＡＴＭセルのＶＰＩ／ＶＣＩをインデックスとして、識別子変換テーブル１３６を検索して、該ＡＴＭセルの出力ポート番号をＶＣＣ部１１４に通知する。
【００９４】
(4) ＡＳＦ３８の出力ポートに出力されるＳＴＳ−１が複数チャンネルのＡＴＭセルを収容する場合は、該ＳＴＳ−１にマッピングされるＡＴＭセルのポートＩＤ領域に出力チャンネル識別子と出力ＶＰＩ／ＶＣＩをポートＩＤ更新部１１２に通知する。
【００９５】
(5) ＡＳＦ３８の出力ポートに出力されるＳＴＳ−１が１チャンネルのＡＴＭセルのみを収容する場合は、該ＳＴＳ−１にマッピングされるＡＴＭセルの出力ＶＰＣ／ＶＣＩをポートＩＤ更新部１１２に通知する。
【００９６】
(6) ＯＡＭ部１３０、シグナリグ部１３２、ＵＰＣ部１１８、レート算出部百１３８、マルチキャスト部１２４等の制御を行う。
【００９７】
図１２は、図１１中の識別子変換テーブルの内容を示す図である。図１２に示すように、識別子変換テーブル１３６は、ＳＴＳ−１が入力されるＡＳＦ３８の入力ポート番号（ＳＴＳ−１信号に複数チャンネルのＡＴＭセルがマッピングされる場合は、入力ポート番号にチャンネル識別子#iが付加される) 、ＳＴＳ−１にマッピングされたＡＴＭセルの入力ＶＰＩ／ＶＣＩ、ＡＴＭセルがマッピングされるＳＴＳ−１の出力ポート番号（ＳＴＳ−１が複数チャンネルのＡＴＭセルを収容する場合は、ＡＴＭセルが出力される該当するチャンネル識別子#jが付加される) 及び出力ＶＰＩ／ＶＣＩの項目を含む。
【００９８】
例えば、インタフェースモジュール３２#1に入力されるＯＣ−１２にマッピングされたＡＴＭセルについては、入力ポート番号＝#1，ＡＴＭセルの入力ＶＰＩ／ＶＣＩ，該ＡＴＭセルをインタフェースモジュール３２#4のチャンネルch#1に出力する場合は、出力ポート番号＝#4-ch#1 及びＡＴＭセルの出力ＶＣＩが識別子変換テーブル１３６に登録される。
【００９９】
また、インタフェースモジュール３２#4のチャンネルch#1に入力されるＡＴＭセルについては、入力ポート番号＝#4−ch#1，ＡＴＭセルの入力ＶＰＩ／ＶＣＩ，該ＡＴＭセルがインタフェースモジュール３２#1に出力される場合は、出力ポート番号＝#1及びＡＴＭセルの出力ＶＰＩ／ＶＣＩが識別子変換テーブル１３６に登録される。
【０１００】
以下、図４の伝送装置の動作を説明する。
【０１０１】
（Ａ） 複数チャンネルを収容するインタフェースモジュール３２#4から１チャンネルを収容するインタフェースモジュール３２#1等にＡＴＭセルを出力する場合
図１３は、インタフェースモジュール３２#4からインタフェースモジュール３２#1，３２#2，３２#3にＡＴＭセルを出力する場合を示す図４の動作説明図である（その１）。
【０１０２】
(1) 図５のＤＳ１インタフェースモジュール３２#4の動作
図１４は、図５のＤＳ１インタフェースモジュールの動作フローチャートである。ＤＳ１インタフェースモジュール３２#4は、チャンネルch#1〜ch#14 の１４チャンネルのＤＳ１を収容している。各ＤＳ１チャンネルを収容するＤＳ１ライン終端部５０は、ＤＳ１ネットワークからＤＳ１フレームを受信して、ＤＳ１デマップ部５２に出力する。
【０１０３】
図１４中のステップＳ２において、ＤＳ１デマップ部５２は、ＤＳ１フレームに同期して、マッピングされたＡＴＭセルを分離して、ポートＩＤ検出部５４に出力する。ポートＩＤ制御部５８は、図４中の集中制御モジュール４０の指示に従って、ポートＩＤがイネーブル／ディセーブルのいずれであるかを指示する。ここでは、インタフェースモジュール３２#4が複数チャンネルのＤＳ１を収容しているので、ポートＩＤがイネーブルとなる。
【０１０４】
ステップＳ４において、ポートＩＤ検出部５４は、ポートＩＤがイネーブル／ディセーブルのいずれであるかを判別して、ポートＩＤがイネーブルならば、ステップＳ６に進み、ポートＩＤがディセーブルならば、ステップＳ１４に進む。ステップＳ６において、ポートＩＤ検出部５４は、入力されたＡＴＭセルの同期を取って、ポートＩＤを検出する。
【０１０５】
ステップＳ８において、ＡＴＭセルのポートＩＤが期待値（例えば、ch#0＝「0000」) に一致するか否かをチェックして、期待値に一致するならば、ステップＳ１０に進み、期待値に一致しなければ、ステップＳ１８に進む。ステップＳ１０において、チャンネル識別子挿入部５６は、ＡＴＭセルが入力されたＤＳ１チャンネルに付与されたチャンネル識別子#iをポートＩＤ領域に挿入して、該ＡＴＭセルをＳＴＳ−１マップ部６０に出力する。
【０１０６】
ステップＳ１２において、ＳＴＳ−１マップ部６０は、図示しないチャンネル毎に設けられたバッファに入力されるＡＴＭセルを順次蓄積し、バッファに蓄積されたＡＴＭセルを全バッファについて、サイクリックに読み出し、ＳＴＳ−１に順次マッピングして、ＳＴＳ交換モジュール３４に出力する。
【０１０７】
このとき、あるＤＳ１チャンネルのＡＴＭセルが疎であって、該当するバッファが一時的に空になるような場合でも、このバッファはスキップされて、他のチャンネルの空でないバッファからＡＴＭセルが読み出される。
【０１０８】
即ち、空きのＡＴＭセルが無いように、ＳＴＳ−１に詰めてＡＴＭセルがマッピングされるので、ＤＳ１チャンネルに疎密があっても、ＳＴＳ−１の使用効率が悪くなることがない。
【０１０９】
例えば、図１５に示すように、チャンネルch#1のポート１から入力されたＡＴＭセル(1),(2) にはチャンネル識別子#1が挿入され、チャンネルch#2のポート２から入力されたＡＴＭセル(3),(4) にはチャンネル識別子#2が挿入され、チャンネル#3のポート３から入力されたＡＴＭセル(5),(6) ,(7)にはチャンネル識別子ch#3が挿入される。そして、これらのＡＴＭセルは、ＳＴＳ−１にマッピングされる。そして、図１３に示すＳＴＳ交換モジュール３４に出力される。
【０１１０】
ステップＳ１４において、ポートＩＤがディセーブルなので、ポートＩＤ検出部５４及びチャンネル識別子挿入部５６は、入力されたＡＴＭセルを順次スルーして、ＳＴＳ−１マップ部６０に出力する。
【０１１１】
ステップＳ１６において、ＳＴＳ−１マップ部６０は、特定チャンネルからＡＴＭセルを入力して、該ＡＴＭセルをＳＴＳ−１にマッピングして、ＳＴＳ交換モジュール３４に出力する。ステップＳ１８において、入力されたＡＴＭセルのポートＩＤが期待値と一致しないので、該ＡＴＭセルを廃棄する。
【０１１２】
(2) ＳＴＳ交換モジュール３４及びＶＴ交換モジュール３６の動作
ＳＴＳ交換モジュール３４は、回線設定情報に従って、インタフェースモジュール３２#1〜３２#nから入力されるＳＴＳ−１がＶＴフレームをマッピングしたものならば、ＶＴ交換モジュール３６の該当する入力ポートにＳＴＳ−１を出力し、ＡＴＭセルをマッピングしたものならば、ＡＳＦ交換モジュール３８の該当する入力ポートにＳＴＳ−１を出力する。
【０１１３】
ＶＴ交換モジュール３６は、回線設定情報に従って、ＶＴ信号をクロスコネクトしてから、各出力ポート毎に、ＶＴ信号をＳＴＳ−１にＭＵＸして、ＳＴＳ交換モジュール３４に出力する。
【０１１４】
(3) ＡＳＦ３８の動作
図１６は、ＡＳＦの動作フローチャートである（その１）。
【０１１５】
ステップＳ２０において、ＳＴＳ−１デマップ部１１０は、ＡＳＦ３８の各入力ポートから入力されたＳＴＳ−１を各ＡＴＭセルにデマッピングする。プロセッサ１３４は、ＡＳＦ３８の入力ポート毎に図示しないテーブルに設定されたポートＩＤがイネーブル／ディセーブルのいずれかをポートＩＤ更新部１１２に出力する。
【０１１６】
本例では、インタフェースモジュール３４#4から出力されたＳＴＳ−１が複数チャンネルを収容しているので、該ＳＴＳ−１が入力されるポートについて、ポートＩＤがイネーブルとなっている。
【０１１７】
ステップＳ２２において、ポートＩＤ更新部１１２は、ポートＩＤがイネーブル／ディセーブルのいずれであるかチェックして、イネーブルならば、ステップＳ２４に進み、ディセーブルならば、ステップＳ３２に進む。ステップＳ２４において、ポートＩＤ更新部１１２は、ＡＴＭセルの同期を取って、ポートＩＤを検出する。
【０１１８】
ステップＳ２６において、ポートＩＤ更新部１１２は、ポートＩＤ領域の入力チャンネル識別子がいずれかの有効なチャンネル識別子（ＳＴＳ−１に収容されるＡＴＭセルのチャンネル識別子）に一致するか否かをチェックして、いずれかに一致すれば、ステップＳ２８に進み、いずれとも一致しなければ、ステップＳ３６に進む。
【０１１９】
ステップＳ２８において、プロセッサ１３４は、入力ポート番号（チャンネル識別子を含む）＋ＡＴＭセルのＶＣＩをインデックスとして、識別子変換テーブル１３６を検索して、出力ＶＰＩ／ＶＣＩをポートＩＤ更新部１１２に出力し、出力ポート番号をＶＣＣ部１１４に出力する。ポートＩＤ更新部１１２は、出力ＶＰＩ／ＶＣＩをＡＴＭセルのヘッダに挿入して、該ＡＴＭセルをＶＣＣ部１１４に出力する。
【０１２０】
ＶＣＣ部１１４は、ＡＴＭセルを出力ポート番号に該当するバッファ１１６に出力する。ステップＳ３０において、ＳＴＳ−１マップ部１３８は、出力ポートに該当するバッファ１１６に蓄積されたＡＴＭセルをＳＴＳ−１にマッピングして、出力ポートよりＳＴＳ交換モジュール３４を介して、インタフェースモジュール３２#1, ３２#2，３２#3に出力する。
【０１２１】
例えば、図１３に示すように、ＤＳ１のチャンネルch#3に入力されたＡＴＭセル(5),(6),ＤＳ１のチャンネルch#2に入力されたＡＴＭセル(4) は、インタフェースモジュール３２#1に出力される。
【０１２２】
ＤＳ１のチャンネルch#1に入力されたＡＴＭセル(1),ＤＳ１のチャンネルch#3に入力されたＡＴＭセル(7) は、インタフェースモジュール３２#2に出力される。また、ＤＳ１のチャンネルch#1に入力されたＡＴＭセル(2),ＤＳ１のチャンネルch#2に入力されたＡＴＭセル(4) は、インタフェースモジュール３２#3に出力される。
【０１２３】
ステップＳ３２において、プロセッサ１３４は、入力ポート番号＋ＡＴＭセルのＶＰＩ／ＶＣＩをインデックスとして、識別子変換テーブル１３６を検索して、出力ＶＰＩ／ＶＣＩをポートＩＤ更新部１１２に出力し、出力ポート番号をＶＣＣ部１１４に出力する。ポートＩＤ更新部１１２は、出力ＶＰＩ／ＶＣＩをＡＴＭセルのヘッダに挿入して、該ＡＴＭセルをＶＣＣ部１１４に出力する。
【０１２４】
ＶＣＣ部１１４は、ＡＴＭセルを出力ポート番号に該当するバッファ１１６に出力する。ステップＳ３４において、ＳＴＳ−１マップ部１３８は、出力ポートに該当するバッファ１１６に蓄積されたＡＴＭセルをＳＴＳ−１にマッピングして、出力ポートよりＳＴＳ交換モジュール３４に出力する。ステップＳ３６において、ポートＩＤ更新部１１２は、セルを廃棄する。
【０１２５】
(4) インタフェースモジュール３２#1，３２#2，３２#3の動作
インタフェースモジュール３２#1，３２#2，３２#3は、入力されたＳＴＳ−１をＯＣ−１２，０Ｃ３ｃ，ＤＳ３の外部インタフェースに変換して、ポートＡ，Ｂ，Ｃに出力する。
【０１２６】
例えば、図１７に示すように、ＡＴＭセル(5),(6),(4) は、インタフェースモジュール３２#1のポートＡに出力される。ＡＴＭセル(1),(7) は、インタフェースモジュール３２#2のポートＢに出力される。また、ＡＴＭセル(3),(2) は、インタフェースモジュール３２#3のポートＣに出力される。このように複数チャンネルのＡＴＭセルがマッピングされたＳＴＳ−１の場合でも、各チャンネルのＡＴＭセルは、所望の出力ポートから出力される。
【０１２７】
（Ｂ） １チャンネルを収容するインタフェースモジュール３２#1，３２#2，３２#3から複数チャンネルを収容するインタフェースモジュール３２#4にＡＴＭセルを出力する場合
図１８は、インタフェースモジュール３２#1，３２#2，３２#3からインタフェースモジュール３２#4にＡＴＭセルを出力する場合の図４の動作説明図である（その２）。
【０１２８】
(1) インタフェースモジュール３２#1，３２#2，３２#3及びＳＴＳ交換モジュール３４の動作
インタフェースモジュール３２#1，３２#2，３２#3は、ＯＣ−１２，０Ｃ−３ｃ，ＤＳ３にマッピングされたＡＴＭセルをデマッピングして、ＳＴＳ−１にマッピングして、ＳＴＳ交換モジュール３４に出力する。
【０１２９】
尚、１チャンネルのみを収容するインタフェースモジュール３２#1，３２#2，３２#3は、チャンネル識別子の挿入をしない。ＳＴＳ交換モジュール３４は、回線設定情報に従って、入力された各ＳＴＳ−１をクロスコネクトして、ＡＳＦ３８の該当する入力ポートに出力する。
【０１３０】
(2) ＡＳＦ３８の動作
図１９は、ＡＳＦの動作フローチャートである（その２）。
【０１３１】
ステップＳ４０において、ＳＴＳ−１デマップ部１１０は、各入力ポートから入力されたＳＴＳ−１を各ＡＴＭセルにデマッピングする。ステップＳ４２において、ポートＩＤ更新部１１２は、ポートＩＤがイネーブル／ディセーブルのいずれであるかをチェックして、イネーブルならば、ステップＳ４６に進み、ディセーブルならば、ステップＳ５２に進む。
【０１３２】
ステップＳ４６において、ポートＩＤ更新部１１２は、入力ＶＰＩ／ＶＣＩが有効であるかをチェックして、有効ならば、ステップＳ４８に進み、無効ならば、ステップＳ５６に進む。
【０１３３】
ステップＳ４８において、プロセッサ１３４は、ＡＴＭセルが入力されたＡＳＦ３８の入力ポート番号及びＡＴＭセルのＶＰＩ／ＶＣＩをインディクスとして、識別子変換テーブル１３６を検索して、該ＡＴＭセルが複数チャンネルを収容するＳＴＳ−１にマッピングされるならば、出力ＶＣＩと共に出力チャンネル識別子をポートＩＤ更新部１１２に出力する。また、プロセッサ１３４は、ＡＴＭセルの出力ポート番号をＶＣＣ部１１４に出力する。
【０１３４】
ポートＩＤ更新部１１２は、出力チャンネル識別子をＡＴＭセルのポートＩＤ領域に挿入し、ＶＣＩをヘッダの所定の領域に挿入して、該ＡＴＭセルをＶＣＣ部１１４に出力する。ＶＣＣ部１１４は、ＡＴＭセルを出力ポート番号に該当するバッファ１１６に出力する。
【０１３５】
ステップＳ５０において、ＳＴＳ−１マップ部１３８は、出力ポートに該当するバッファ１１６に蓄積されたＡＴＭセルをＳＴＳ−１にマッピングして、出力ポートよりＳＴＳ交換モジュール３４を介して、インタフェースモジュール３２#4に出力する。
【０１３６】
例えば、図２０に示すように、インタフェースモジュール３２#2から入力されたＡＴＭセル(1) 及びインタフェースモジュール３２#3から入力されたＡＴＭセル(2) は、ポートＩＤ領域にインタフェースモジュール３２#4のチャンネル識別子#1が挿入される。
【０１３７】
インタフェースモジュール３２#3から入力されたＡＴＭセル(3),インタフェースモジュール３２#1から入力されたＡＴＭセル(4) は、ポートＩＤ領域にインタフェースモジュール３２#4のチャンネル識別子#2が挿入される。
【０１３８】
また、インタフェースモジュール３２#1から入力されたＡＴＭセル(5),(6),インタフェースモジュール３２#2から入力されたＡＴＭセル(7) は、ポートＩＤ領域にインタフェースモジュール３２#4のチャンネル識別子#3が挿入される。そして、ＡＴＭセル(1) 〜(7) は同じＳＴＳ−１にマッピングされる。
【０１３９】
ステップＳ５２において、プロセッサ１３４は、入力ポート番号＋ＡＴＭセルのＶＰＩ／ＶＣＩをインデックスとして、識別子変換テーブル１３６を検索して、出力ＶＰＩ／ＶＣＩをポートＩＤ更新部１１２に出力し、出力ポート番号をＶＣＣ部１１４に出力する。ポートＩＤ更新部１１２は、出力ＶＰＩ／ＶＣＩをＡＴＭセルのヘッダに挿入して、該ＡＴＭセルをＶＣＣ部１１４に出力する。
【０１４０】
ＶＣＣ部１１４は、ＡＴＭセルを出力ポート番号に該当するバッファ１１６に出力する。ステップＳ５４において、ＳＴＳ−１マップ部１３８は、出力ポートに該当するバッファ１１６に蓄積されたＡＴＭセルをＳＴＳ−１にマッピングして、出力ポートよりＳＴＳ交換モジュール３４に出力する。ステップＳ５６において、ポートＩＤ更新部１１２は、セルを廃棄する。
【０１４１】
(3) 図９のＤＳ１インタフェースモジュール３２#4の動作
図２１は、図９のＤＳ１インタフェースモジュールの動作フローチャートである。ステップＳ６０において、図９中のチャンネル識別子検出部７０は、ポートＩＤがイネーブル／ディセーブルのいずれであるかをチェックして、イネーブルならば、ステップＳ６２に進み、ディセーブルならば、ステップＳ７４に進む。
【０１４２】
ステップＳ６２において、チャンネル識別子検出部７０は、ＳＴＳ−１とフレーム同期を取り、ＳＴＳ−１にマッピングされているＡＴＭセルとセル同期を取って、ポートＩＤを検出する。
【０１４３】
ステップＳ６４において、チャンネル識別子検出部７０は、ポートＩＤ領域に挿入されているチャンネル識別子がいずれかの使用チャンネル（例えば、#1〜#14)に一致するか否かをチェックして、一致すれば、ステップＳ６６に進み、一致しなければ、ステップＳ８０に進む。
【０１４４】
ステップＳ６６において、ＳＴＳ−１デマップ部７２は、ＳＴＳ−１にマッピングされているＡＴＭセルをデマッピングする。ステップＳ６８において、ＳＴＳ−１デマップ部７２は、デマッピングしたＡＴＭセルのポートＩＤ領域に挿入されているチャンネル識別子#iに該当するラインのポートＩＤ挿入部７８にＡＴＭセルを出力する。
【０１４５】
ステップＳ７０において、ポートＩＤ挿入部７８は、ＡＴＭセルのポートＩＤに期待値（例えば、「0000」) を挿入して、ＤＳ１マップ部８０に出力する。ステップＳ７２において、ＤＳ１マップ部８０は、ＡＴＭセルをＤＳ１にマッピングして、ＤＳ１ライン終端部８２からＤＳ１ネットワークにＡＴＭセルを出力する。
【０１４６】
例えば、図２２に示すように、ＡＴＭセル(1),(2) はチャンネルch#1のポート１に出力され、ＡＴＭセル(3),(4) は、チャンネルch#2のポート２に出力され、ＡＴＭセル(5),(6),(7) は、チャンネルch#3のポート３に出力される。
【０１４７】
ステップＳ７４において、ポートＩＤがディセーブルの場合は、チャンネル識別子検出部７０は、ＳＴＳ−１をスルーして、ＳＴＳ−１デマップ部７２に出力し、ＳＴＳ−１デマップ部７２は、ＳＴＳ−１にマッピングされているＡＴＭセルをデマッピングする。ステップＳ７６において、ＳＴＳ−１デマップ部７２は、ＡＴＭセルを特定のラインのポートＩＤ挿入部７８に出力する。
【０１４８】
ポートＩＤ挿入部７８は、ＡＴＭセルをスルーして、ＤＳ１マップ部８０に出力する。ステップＳ７８において、ＤＳ１マップ部８０は、ＡＴＭセルをＤＳ１にマッピングして、ＤＳ１ライン終端部８２からＤＳ３ネットワークにＡＴＭセルを出力する。
【０１４９】
ステップＳ８０において、チャンネル識別子検出部７０は、チャンネル識別子がいずれの使用チャンネルとも一致しなかったＡＴＭセルを廃棄（ＳＴＳ−１にマッピングされた該当ＡＴＭセルをアイドルセル）する。
【０１５０】
（Ｃ） ＬＡＮ信号を収容するインタフェースモジュール３２#nの動作
(1) 上りのインタフェースモジュール３２#nの動作
図２３は、上りのＬＡＮインタフェースモジュール３２#nの動作フローチャートである。図１０中のＬＡＮ終端部９０は、イーサネットからパケットデータを受信して、セグメント分割部９６に出力する。
【０１５１】
プロセッサ９２は、パケットのＩＰアドレスから該当するＶＰＩ／ＶＣＩに変換して、該ＶＰＩ／ＶＣＩをセグメント分割部９６に出力すると共に、チャンネル識別子発生部９４にイネーブル／ディセーブルのいずれかを指示する。
【０１５２】
チャンネル識別子発生部９４は、イネーブルならば、該当するチャンネル識別子#iを発生して、セグメント分割部９６に出力する。ステップＳ９０において、セグメント分割部９６は、パケットデータをＡＴＭセルに分割して、ＡＴＭセルのヘッダ部にＶＰＩ／ＶＣＩを挿入する。
【０１５３】
ステップＳ９２において、セグメント分割部９６は、チャンネル識別子#iがイネーブル／ディセーブルのいずれであるかをチェックして、イネーブルならば、ステップＳ９４に進み、ディセーブルならば、ＡＴＭセルをＳＴＳ−１マップ部１００に出力して、ステップＳ９８に進む。
【０１５４】
ステップＳ９４において、セグメント分割部９６は、ポートＩＤにチャンネル識別子#iを挿入して、ＳＴＳ−１マップ部１００に出力する。ステップＳ９６において、ＳＴＳ−１マップ部１００は、ＡＴＭセルをＳＴＳ−１にマッピングして、ＳＴＳ交換モジュール３４に出力する。ステップＳ９８において、ＳＴＳ−１マップ部１００は、ＡＴＭセルをＳＴＳ−１にマッピングして、ＳＴＳ交換モジュール３４に出力する。
【０１５５】
一方、上述した（Ｂ）の場合と同様にして、複数チャンネルch#1〜ch#4のＡＴＭセルがマッピングされたＳＴＳ−１がインタフェースモジュール３２#nに入力される。
【０１５６】
図２４は、ＬＡＮインタフェースモジュールの動作フローチャートである（その２）。ステップＳ１００において、チャンネル識別子検出部１０４は、ポートＩＤがイネーブル／ディセーブルのいずれであるかをチェックして、イネーブルならば、ステップＳ１０２に進み、ディセーブルならば、ＳＴＳ−１デマップ部１０２にＳＴＳ−１を出力して、ステップＳ１１２に進む。
【０１５７】
ステップＳ１０２において、チャンネル識別子検出部１０４は、ＳＴＳ−１のフレーム同期を取り、各ＡＴＭセルと同期を取って、ＡＴＭセルに挿入されたポートＩＤを検出する。
【０１５８】
ステップＳ１０４において、チャンネル識別子検出部１０４は、ポートＩＤ領域に挿入されたチャンネル識別子が使用チャンネル(#1 〜#4) に一致するか否かをチェックして、一致すれば、ステップＳ１０６に進み、一致しなければ、ステップＳ１１８に進む。
【０１５９】
ステップＳ１０６において、ＳＴＳ−１デマップ部１０２は、ＳＴＳ−１にマッピングされたＡＴＭセルをデマッピングする。ステップＳ１０８において、ＳＴＳ−１デマップ部１０２は、デマッピングされたＡＴＭセルのチャンネル識別子に該当するラインに該ＡＴＭセルを出力する。
【０１６０】
ステップＳ１１０において、パケット組立部９８は、ＡＴＭセルをパケットデータに組み立て、パケットデータをＬＡＮ終端部９０に出力する。ＬＡＮ終端部９０は、パケットをイーサネットに出力する。
【０１６１】
ステップＳ１１２において、ＳＴＳ−１デマップ部１０２は、ＳＴＳ−１にマッピングされたＡＴＭセルをデマッピングする。ステップＳ１１４において、ＳＴＳ−１デマップ部１０２は、デマッピングされたＡＴＭセルを特定のラインに出力する。
【０１６２】
ステップＳ１１６において、パケット組立部９８は、ＡＴＭセルをパケットに組立て、パケットをＬＡＮ終端部９０に出力する。ＬＡＮ終端部９０は、パケットをイーサネットに出力する。ステップＳ１１８において、チャンネル識別子検出部１０４は、ＡＴＭセルを廃棄する。
【０１６３】
【発明の効果】
以上説明したように、本発明によれば、インタフェースモジュールが複数チャンネルを収容する場合にも、任意のインタフェースモジュールにＡＴＭセルの方路振り分けを行うことができる。
【０１６４】
また、任意のインタフェースモジュールから複数チャンネルを収容するインタフェースモジュールの任意のネットワークにＡＴＭセルの方路振り分けを行うことができる。
【０１６５】
更に、同期フレーム信号が複数チャンネルのＡＴＭセルを収容する場合にも、同期フレーム信号にチャンネルを固定的に割り当てるのでなく、任意のＡＴＭセルを同期フレームの任意の領域にマッピングするので、ＡＴＭセルにチャンネルにより疎密があっても、同期フレーム信号の使用効率が低下することがない。
【図面の簡単な説明】
【図１】本発明の第１の原理ブロック図である。
【図２】本発明の第２の原理ブロック図である。
【図３】本発明の実施形態によるネットワーク構成図である。
【図４】本発明の実施形態による伝送装置の構成図である。
【図５】図４中のＤＳ１インタフェースモジュール（上り）の構成図である。
【図６】ＡＴＭセルのフォーマットを示す図である。
【図７】ポートＩＤ領域を示す図である。
【図８】ＤＳ１のチャンネル識別子の一例を示す図である。
【図９】図４中のＤＳ１インタフェースモジュール（下り）の構成図である。
【図１０】図４中のＬＡＮインタフェースモジュールの構成図である。
【図１１】図４中のＡＳＦの構成図である。
【図１２】図１１中の識別子変換テーブルの構成図である。
【図１３】図４の動作説明図である（その１）。
【図１４】ＤＳ１インタフェースモジュール（上り）の動作フローチャートである。
【図１５】図４の動作説明図である（その１）。
【図１６】ＡＳＦの動作フローチャートである（その１）。
【図１７】図４の動作説明図である（その１）。
【図１８】図４の動作説明図である（その２）。
【図１９】ＡＳＦの動作フローチャートである（その２）。
【図２０】図４の動作説明図である（その２）。
【図２１】ＤＳ１インタフェースモジュール（下り）の動作フローチャートである。
【図２２】図４の動作説明図である（その２）。
【図２３】ＬＡＮインタフェースモジュール（上り）の動作フローチャートである。
【図２４】ＬＡＮインタフェースモジュール（下り）の動作フローチャートである。
【符号の説明】
２ チャンネル識別子挿入手段
３，５，７，１１ 物理回線
４ マッピング手段
６ チャンネル識別子検出手段
８ デマッピング手段
１０ チャンネル識別子更新手段
【発明の属する技術分野】
本発明は、伝送装置に関し、特に、複数チャンネルのＡＴＭセルを収容する同期フレームのマッピング／デマッピングに関する。
【０００２】
【従来の技術】
公衆伝送網において、音声信号やデータ情報はＳＴＭ(Synchronous Transfer Mode) 形式として、ＳＯＮＥＴ(Synchronous Optical Network) のインフラストラクチャーの中で伝送され取り扱われている。
【０００３】
これらのＳＴＭ形式のサービス信号は各伝送装置において、ＳＯＮＥＴのフレーム形式であるＳＴＳ−１(Synchronous Transport Signal:51.84MHz) レベルやＶＴ(Virtual Tributary:1.726MHz)レベルにおいてアクセスされる。
【０００４】
また、外部インタフェースは、ＯＣ−４８（光信号:2.4GHz)、ＯＣ−１２（光信号:600MHz)、ＯＣ−３（光信号:150MHz)、ＤＳ３（電気信号:44.736MHz) 、ＤＳ１（電気信号:1.544MHz)等である。更に、近年、伝送路や伝送機器の帯域の有効利用のためにＡＴＭ(Asynchronous Transfer Mode)の信号形式によるデータ情報サービスが実用化されている。
【０００５】
近年、既存のネットワーク網であるＳＯＮＥＴネットワーク等を運用しながら、ＡＴＭ信号のサービスが可能な、特に、複数のチャンネルのＡＴＭ信号の交換機能を有する伝送装置の要求が高まっているが、従来、ＳＴＭ信号及びＡＴＭセルの交換機能を有する伝送装置は無かった。
【０００６】
ＳＴＭ信号を交換する場合、複数チャンネルのＳＴＭ信号をＳＴＳ−１にマッピングする際、ＳＴＭ信号に多重化された各チャンネルの信号をＳＴＳ−１にマッピングするそのマッピング位置が決まっており、各チャンネルの信号を該当するＳＴＳ−１のフレーム位置にマッピングすれば良い。また、ＳＴＳ−１にマッピングされた各チャンネルのＳＴＭ信号を振り分ける場合においても、ＳＴＳ−１のフレーム位置から該当するチャンネルが判別されるので、容易に振り分けることができた。
【０００７】
【発明が解決しようとする課題】
しかし、複数チャンネルのＡＴＭネットワークをＳＯＮＥＴネットワーク等に接続する場合、ＳＴＳ−１の１チャンネルに、各ＡＴＭセルの１チャンネルを割り当てる方法やＳＴＳ−１の１チャンネルに、複数チャンネルのＡＴＭセルをマッピングするとき、ＳＴＭ信号と同様の方法でＡＴＭセルの各チャンネルのマッピング位置を決めて、マッピングする方法が考えられる。
【０００８】
ＳＴＳ−１の１チャンネルに、ＡＴＭセルを１チャンネル割り当てる前者の方法の場合、ＡＴＭセルのチャンネル数だけＳＴＳ−１のチャンネルが必要になる。ＳＴＳ−１のチャンネルを多く使用することは、伝送装置の内部の物理回線の数が多くなり、それだけＡＴＭセルを交換するクロスコネクト装置等が大きくなり、伝送装置全体が大規模になるという問題がある。
【０００９】
また、ＳＴＳ−１の１チャンネルに、ＡＴＭセルを複数チャンネル割り当てる後者の方法の場合、各チャンネルのＡＴＭセルの疎密によって、ＳＴＳ−１信号内に疎密が起こり、ＳＴＳ−１信号内の疎なチャンネルの部分を、過密なＡＴＭセルのチャンネルに使用することも出来ず、非常に非効率的である。
【００１０】
ＡＴＭセルは、ＡＴＭヘッダに格納された論理アドレスであるＶＰＩ／ＶＣＩに従って、方路が振り分けられ、該当するネットワークに伝送されるが、各ネットワーク（各ＡＴＭチャンネル）毎に論理コネクションが設定されるので、異なるＡＴＭチャンネルで同一の論理アドレスが設定される場合がある。このような場合、チャンネルのマッピング位置を決めないと、ＳＴＳ−１信号にマッピングされたＡＴＭセルがどのチャンネルからのものであるか判別できず、該当するネットワークに方路振り分けを行うことが不可能になるという問題がある。
【００１１】
更に、ＳＴＳ−１信号にマッピングされたＡＴＭセルを該当するチャンネルに分配する場合、各チャンネルの識別ができないため、各チャンネルへの分配が不可能となってしまう問題もある。
【００１２】
よって、本発明の目的は、複数チャンネルのＡＴＭセルを１つのＳＴＳ−１に効率良くマッピングできる伝送装置を提供することである。
【００１３】
本発明のさらに他の目的は、複数チャンネルを収容するインタフェースモジュールから任意のインタフェースモジュールにＡＴＭセルを振り分けることのできる伝送装置を提供することである。
【００１４】
本発明のさらに他の目的は、任意のインタフェースモジュールから複数チャンネルの収容するインタフェースモジュールの任意のネットワークにＡＴＭセルを振り分けることのできる伝送装置を提供することである。
【００１５】
【課題を解決するための手段】
本発明の第１の側面によれば、ＡＴＭセルと同期フレームとの間のインタフェースをするインタフェースモジュールを有し、セル交換機能を有する伝送装置であって、それぞれチャンネルを識別するチャンネル識別子が付与され、ＡＴＭセルが入力される複数の第１物理回線と、同期フレーム信号を出力する第２物理回線と、前記ＡＴＭセルが入力された前記第１物理回線に付与にされた前記チャンネル識別子を該ＡＴＭセルの所定の領域に挿入するチャンネル識別子挿入手段と、前記チャンネル識別子が挿入された複数チャンネルの前記ＡＴＭセルを１つの前記同期フレーム信号にマッピングして、前記第２物理回線に出力するマッピング手段と、イネーブル及びディセーブルのいずれか一方を指示する信号を生成する制御手段とを備え、前記チャネル識別子挿入手段は、前記信号が前記イネーブルを指示するとき、前記チャネル識別子の挿入を行い、前記信号がディセーブルを指示するとき、前記チャネル識別子の挿入を行わず、前記ＡＴＭセルを前記マッピング手段にそのまま出力することを特徴とする伝送装置が提供される。
【００１６】
好ましくは、前記ＡＴＭセルの前記所定の領域に所定の値が設定されているか否かを検出して、所定の値が設定されていない前記ＡＴＭセルを廃棄する検出手段をインタフェースモジュールに設ける。
【００１７】
以上のような構成によれば、インタフェースモジュールが複数チャンネルを収容する場合、インタフェースモジュールの各第１物理回線にチャンネル識別子を予め付与しておく。チャンネル識別子挿入手段は、第１物理回線から入力されたＡＴＭセルの所定の領域（例えば、セルヘッダ）に該第１物理回線に付与されたチャンネル識別子を挿入する。
【００１８】
マッピング手段は、チャンネル識別子が挿入された複数チャンネルのＡＴＭセルを同期フレーム信号にマッピングする。同期フレーム信号にマッピングされたＡＴＭセルにはチャンネル識別子が挿入されているので、どのチャンネルからのＡＴＭセルであるかを識別することができ、該インタフェースモジュールを伝送装置に使用する場合、正しく方路振り分けをすることができる。
【００１９】
本発明の他の側面によれば、ＡＴＭセルと同期フレームとの間のインタフェースをするインタフェースモジュールを有し、セル交換機能を有する伝送装置であって、それぞれチャンネルを識別するチャンネル識別子が付与され、ＡＴＭセルを出力する複数の第１物理回線と、複数チャンネルのＡＴＭセルがマッピングされた同期フレーム信号が入力される第２物理回線と、前記同期フレーム信号にマッピングされた前記ＡＴＭセルを分離し、該ＡＴＭセルの所定の領域に挿入された前記チャンネル識別子に該当する前記第１物理回線に前記ＡＴＭセルを出力するデマッピング手段とを具備したことを特徴とする伝送装置が提供される。
【００２０】
好ましくは、前記ＡＴＭセルの前記所定の領域の値が前記チャンネル識別子のいずれかに一致するか否かを検出して、いずれのチャンネル識別子とも一致しないときは、該ＡＴＭセルを廃棄する検出手段をインタフェースモジュールに設ける。
【００２１】
第２物理回線毎にチャンネル識別子を予め付与しておく。デマッピング手段は、第１物理回線から入力された同期フレーム信号にマッピングされたＡＴＭセルを分離し、ＡＴＭセルの所定の領域に挿入されているチャンネル識別子が付与された第１物理回線に出力する。これにより、インタフェースモジュールが複数チャンネルを収容する場合でも、該当する所望のチャンネルにＡＴＭセルを出力することが可能となる。
【００２２】
本発明の更に他の側面によれば、ＡＴＭセルの方路振り分けを行うセル交換モジュールを有する伝送装置であって、ＡＴＭセルがマッピングされた第１同期フレーム信号が入力される複数の第１物理回線と、第２同期フレーム信号を出力する複数の第２物理回線と、前記各第１物理回線から入力された前記第１同期フレーム信号にマッピングされた前記ＡＴＭセルを分離するデマッピング手段と、入力されたＡＴＭセルを前記第２同期フレーム信号にマッピングする前記各第２物理回線毎に設けられたマッピング手段と、前記第１同期フレーム信号が入力される前記第１物理回線に関する回線情報、ＡＴＭセルの論理アドレス、前記第１同期フレーム信号が複数チャンネルのＡＴＭセルを収容する場合は入力元のチャンネル識別子、ＡＴＭセルの出力先に関する方路情報及びＡＴＭセルがマッピングされる前記第２同期フレーム信号が複数チャンネルのＡＴＭセルを収容する場合は該ＡＴＭセルの出力先のチャンネル識別子を項目に含む識別子変換テーブルと、各第１物理回線から入力されたＡＴＭセルのチャンネル識別子及び論理アドレスに合致する前記方路情報に基づいて、該当するマッピング手段に該ＡＴＭセルを出力するクロスコネクト手段と、第１ＡＴＭセルがマッピングされる前記第２同期フレーム信号が複数チャンネルのＡＴＭセルを収容する場合は、該第１ＡＴＭセルが入力される前記回線情報及び前記論理アドレスに基づいて、該当するチャンネル識別子を前記第１ＡＴＭセルの所定の領域に挿入するチャンネル識別子更新手段とを具備したことを特徴とする伝送装置が提供される。
【００２３】
以上のような構成によれば、識別子変換テーブルは、第１同期フレーム信号が複数チャンネルを収容する場合は入力元のチャンネル識別子、第２同期フレーム信号が複数チャンネルのＡＴＭセルを収容する場合は出力先のチャンネル識別子を項目に含む。
【００２４】
クロスコネクト手段は、第１同期フレーム信号が複数チャンネルのＡＴＭセルを収容する場合は、ＡＴＭセルの所定の領域に挿入されるチャンネル識別子と論理アドレスに基づいて、方路情報を取得して、方路情報に従って、該当するマッピング手段に出力する。これによりチャンネルは異なるが、論理アドレスが一致するＡＴＭセルが同一の第１同期フレームにマッピングされる場合であっても、所望の出力先に方路振り分けを行うことができる。
【００２５】
更に、チャンネル識別子更新手段は、第２同期フレームに複数チャンネルのＡＴＭセルがマッピングされる場合、該ＡＴＭセルの論理アドレスに従って、方路情報及び出力チャンネルのチャンネル識別子を識別子変換テーブルより取得する。そして、ＡＴＭセルの所定の領域に出力チャンネルのチャンネル識別子を挿入する。これにより、この複数チャンネルのＡＴＭセルがマッピングされた第２同期フレームをインタフェースモジュールで入力する場合に、チャンネル識別子に該当するチャンネルにＡＴＭセルを振り分けることができる。
【００２６】
本発明の更に他の側面によれば、上述したインタフェースモジュール及びセル変換モジュールを伝送装置に使用する。これにより、複数チャンネルを収容するインタフェースモジュールから所望のインタフェースモジュールにＡＴＭセルを振り分けることができると共に、任意のインタフェースモジュールから複数チャンネルを収容するインタフェースモジュールの所望のチャンネルにＡＴＭセルを振り分けることができる。
【００２７】
【発明の実施の形態】
本発明の実施形態を説明する前に図１及び図２を参照して本発明の原理を説明する。図１は、インタフェースモジュールの第１の原理ブロック図である。図１に示すように、上りのインタフェースモジュールは、チャンネル識別子挿入手段２及びマッピング手段４を具備する。
【００２８】
ＡＴＭセルが入力される物理回線３毎に予めチャンネル識別子が付与されている。チャンネル識別子挿入手段２は、入力されたＡＴＭセルに対して、該セルが入力された物理回線３に割り当てられたチャンネル識別子ch#iをＡＴＭセルの所定の領域に挿入して、該ＡＴＭセルをマッピング手段４に出力する。
【００２９】
マッピング手段４は、チャンネル識別子ch#iが挿入されたＡＴＭセルを、順次ＳＴＳ−１等の同期フレームにマッピングして、物理回線５に出力する。これによりＡＴＭセル交換モジュールでは、複数チャンネルのＡＴＭセルがマッピングされたＳＴＳ−１が入力されると、ＳＴＭ−１にマッピングされている各ＡＴＭセルに挿入されているチャンネル識別子ch#i及び論理アドレスに従い、方路振り分けを行うことができる。
【００３０】
図２は、インタフェースモジュールの第２の原理ブロック図である。図２に示すように、下りのインタフェースモジュールは、チャンネル識別子検出手段６、デマッピング手段８及びチャンネル識別子更新手段１０を具備する。
【００３１】
ＳＴＳ−１等の同期フレームにマッピングされ、且つチャンネル識別子が挿入されたＡＴＭセルがチャンネル識別子検出手段６に物理回線７より入力される。チャンネル識別子検出手段６は、フレーム同期を取って、各ＡＴＭセルに挿入されたチャンネル識別子ch#iを検出する。
【００３２】
デマッピング手段８は、同期フレーム信号にマッピングされた各ＡＴＭセルを分離して、該ＡＴＭセルに挿入されたチャンネル識別子ch#iに該当するチャンネルのチャンネル識別子更新手段１０に出力する。
【００３３】
チャンネル識別子更新手段１０は、ＡＴＭセルが入力されると、各ＡＴＭセルのチャンネル識別子ch#iが挿入されている領域に所定の値を再挿入して、物理回線１１に出力する。
【００３４】
以下、図面を参照して本発明の実施の形態について説明する。
【００３５】
図３は、本発明の実施形態によるネットワーク構成図である。図３に示すように、統合ノード２０#1〜２０#4が光ファイバ（例えば、ＯＣ−１２やＯＣ−４８）の幹線伝送路２１によりリングのネットワークを構成している。
【００３６】
各統合ノード２０#1〜２０#4は、ＳＴＭ信号とＡＴＭ信号を取り扱うＡＤＭ(Add Drop Multiplexer(以下、伝送装置））である。各伝送装置２０#1〜２０#4は、インタフェースモジュールにより、OC-n(n=3,12,48),DS1/DS3TDM,DS1/DS3CR（セルリレー) ，DS1/DS3FR(フレームリレー）及びイーサネット等のインタフェースを収容する。
【００３７】
例えば、イーサネットのインタフェースには、ルータ２４等が接続され、DS1/DS3TDMのインタフェースには、ＴＤＭ ＭＵＸ２６が接続され、またDS1/DS3CR ，DS1/DS3FR のインタフェースには、ＡＴＭ ＭＵＸ２２やＡＴＭ交換機２７等が接続される。
【００３８】
ＤＳ１インタフェースやイーサネットインタフェースは、１つのインタフェースモジュールに複数チャンネル、例えば、ＤＳ１インタフェースが１４チャンネル、イーサネットインタフェースが４チャンネル収容可能となっている。ＡＴＭＭＵＸ２２、ルータ２４、ＴＤＭ ＭＵＸ２６等には、パソコン、ＡＴＭ端末、電話端末等の端末が接続される。
【００３９】
ネットワーク管理システム２８は、ネットワーク管理者によって設定された、各伝送装置２０#1〜２０#4がＡＴＭセル等のクロスコネクト等を行うための回線設定情報を各伝送装置２０#1〜２０#4にダウンロード等を行い、遠隔地より各伝送装置２０#1〜２０#4を管理する。
【００４０】
図４は、本発明の実施形態による伝送装置の構成図である。この図４に示す伝送装置は、図３中の統合ノード２０#1〜２０#4に使用される。この伝送装置は、複数のインタフェースモジュール３２#1〜３２#nを収容するカードスロット、ＳＴＳ交換モジュール３４、ＶＴ交換モジュール３６、ＡＴＭセル交換モジュール（ＡＳＦ：ATM Switch Fabric)）３８及び集中制御モジュール４０を具備する。
【００４１】
インタフェースモジュール３２#1〜３２#nは、複数チャンネル、複数種類のサービスに対応するインタフェースを司る回線終端部であり、各外部フォーマットで規定される信号を伝送装置で取り扱う共通の内部フォーマット（例えば、ＳＴＳ−１（50MHz)）の信号にＭＵＸ／ＤＭＵＸして、ＳＴＳ交換モジュール３４に出力し、ＳＴＭ交換モジュール３４から入力されたＳＴＳ−１の信号を各外部フォーマットの信号にＤＭＵＸ／ＭＵＸするものである。
【００４２】
インタフェースモジュール３２#1〜３２#nは、ＯＣ−ｎ（ｎ＝３，１２，４８）、ＤＳ１、ＤＳ３、ＬＡＮ等のインタフェースである。尚、本実施形態では、ＯＣ−ｎのＳＯＮＥＴを収容する例であるが、我が国におけるＴＴＣ（電気通信技術委員会）標準(JT-G707,JT-G708,JT-G709) に従う新同期信号ネットワークのインタフェースも勿論収容可能である。
【００４３】
これらのインタフェースの中でＡＴＭセルを取り扱うサービスのデータリンク層には、イーサネット等のパケットを扱うＬＡＮ信号、ＤＳ１／ＤＳ３ ＵＮＩ(User Network Interface)やＤＳ１／ＤＳ３信号を使用したフレームリレー／セルリレーサービス等やＳＯＮＥＴの光インタフェースを使用したＯＣ−３ＵＮＩ，ＯＣ−Ｎ（Ｎ＝３，１２，４８）信号の中のＳＴＳ−１にセルがマッピングされた場合等が含まれる。
【００４４】
インタフェースモジュール３２#1は、例えば、ＯＣ−１２である。インタフェースモジュール３２#2は、例えば、ＯＣ−３である。インタフェースモジュール３２#3は、例えば、ＤＳ３である。インタフェースモジュール３２#4は、例えば、チャンネルch#1〜ch#14 を収容するＤＳ１のＡＴＭセルインタフェースである。
【００４５】
３２#nは、例えば、チャンネルch#1〜ch#4を収容するＬＡＮインタフェースモジュールである。ＬＡＮインタフェースモジュール３２#nには、ＬＡＮに使用されるデータパケットが入力される。ＬＡＮのパケットは、パケットヘッダのＩＰアドレスから該当するＶＰＩ／ＶＣＩに変換され、各ＡＴＭセルに分割された後、ＳＴＳ−１にマッピングされて、ＳＴＳ交換モジュール３４に出力される。
【００４６】
ＤＳ１やＬＡＮ等のように複数チャンネルをインタフェースモジュール３２#4，３２#nに収容し、これらの複数チャンネルの信号を１本のＳＴＳ−１にマッピングすることによりＳＴＳ−１の使用効率の向上を図っている。このように複数チャンネルのＡＴＭセルが１本のＳＴＳ−１にマッピングされるのは、ＤＳ１やＬＡＮ信号に限らない。
【００４７】
また、ＳＴＳ−１とは異なる同期フレーム信号、例えば、ＳＴＳ−３ｃにマッピングすることも可能であり、この場合は、収容可能なチャンネル数が増加し、インタフェースの種類も多様になる。尚、ＳＴＳ−１に収容されるチャンネル数は、合計速度がＳＴＳ−１の速度(50MHz) を越えなければ任意である。
【００４８】
ＳＴＳ交換モジュール３４は、回線設定情報に基づいて、各インタフェースモジュール３２#1〜３２#nから出力されたＳＴＳ−１が、ＡＴＭセルをマッピングしている場合は、ＡＳＦ３８の入力ポートにＳＴＳ−１をクロスコネクトして出力し、ＶＴ信号をマッピングしている場合は、ＶＴ交換モジュール３６の入力ポートにＳＴＳ−１をクロスコネクトして出力する。
【００４９】
ＶＴ交換モジュール３６は、ＳＴＳ−１信号をＶＴレベルの信号に分離してから、ＶＴポインタ処理及びＶＴレベルのクロスコネクトし、ＳＴＳ−１信号に多重化して、ＳＴＳ交換モジュール３４に出力する。
【００５０】
ＡＳＦ３８は、ＳＴＳ−１をＡＴＭセルにデマッピングして、各ＡＴＭセルのポートＩＤ（出力ＶＰＩ／ＶＣＩ、出力ＳＴＳ−１が複数チャンネルのＡＴＭセルをマッピングするときは、出力チャンネル識別子の挿入）を更新する。
【００５１】
そして、入力ポート番号（入力チャンネル識別子を含む）及び入力ＶＰＩ／ＶＣＩに従って、ＡＴＭセルをクロスコネクトして、出力ポート毎に、ＡＴＭセルをＳＴＳ−１にマッピングして、ＳＴＳ交換モジュール３４に出力する。
【００５２】
ＳＴＳ交換モジュール３４は、回線設定情報に従って、ＶＴ交換モジュール３６及びＡＳＦ３８から出力されたＳＴＳ−１を該当するインタフェースモジュール３２#1〜３２#nに出力する。
【００５３】
インタフェースモジュール３２#1〜３２#nは、ＳＴＳ交換モジュール３４から入力されたＳＴＳ−１信号を該当する外部インタフェースの信号に変換して、伝送路に出力する。集中制御モジュール４０は、ネットワークの障害及び回線設定情報等を集中管理する。
【００５４】
図５は、図４中のＤＳ１インタフェースモジュール（上り）の構成図である。ＤＳ１インタフェースモジュール３２#4は、ＤＳ１ライン終端部５０、ＤＳ１デマップ部５２、ポートＩＤ検出部５４、チャンネル識別子挿入部５６、ポートＩＤ制御部５８及びＳＴＳ−１マップ部６０を有する。
【００５５】
ＤＳ１ライン終端部５０は、ＤＳ１インタフェースを終端して、伝送路より入力されたＤＳ１をＤＳ１デマップ部５２に出力する。ＤＳ１デマップ部５２は、ＤＳ１フレームの同期を取って、ＤＳ１フレームにマッピングされているＡＴＭセルを分離して、ポートＩＤ検出部５４に出力する。
【００５６】
図６は、ＡＴＭセルのフォーマット図である。図６に示すように、ＡＴＭセルは、５バイトのヘッダと４８バイトのペイロードの５３バイトからなる。ヘッダは、４ビットの一般的フロー制御領域（ＧＦＣ(Generic Flow Control)）、８ビットのＶＰＩ(Virtual Path Identifier) 、１６ビットのＶＣＩ(Virtual Channel Identifier)、３ビットのＰＴ(Payload Type)、８ビットのＨＥＣ(Header Error Control)からなる。
【００５７】
インタフェースモジュール３２#4に収容される各ＤＳ１ネットワークでは、ネットワークに収容されるユーザのＶＰＩ／ＶＣＩは、ネットワークでユニークになるように決定されるが、互いに独立してネットワークを構築しているため、ネットワークが異なれば、異なるネットワーク間で同一のＶＰＩ／ＶＣＩが使用されることがある。
【００５８】
１４チャンネルのＤＳ１ネットワークから入力されたＡＴＭセルが１チャンネルのＳＴＳ−１にマッピングされるため、ＡＴＭセルがどのチャンネルから入力されたものであるかを判別する情報（以下、チャンネル識別子）が必要になる。
【００５９】
そこで、チャンネル識別子を１４チャンネルの各ＤＳ１ネットワーク毎に一意的に付与している。このチャンネル識別子をＡＴＭセルのヘッダのポートＩＤ領域に挿入することにより、ＡＴＭセルがどのチャンネルからのものであるかを判別している。
【００６０】
図７は、ポートＩＤ領域の一例を示す図である。本実施形態では、ポートＩＤ領域として、ＧＦＣ領域とＶＰＩ領域の１２ビットの中の任意の領域を使用している。ＧＦＣ領域とＶＰＩ領域を使用しているのは、未使用で特定の値（以下、期待値）であることが殆どであり、ＡＳＦ３８でのＡＴＭセルのクロスコネクトのために、一時的にチャンネル識別子を挿入することによる悪影響が少ないからである。
【００６１】
チャンネル識別子に使用するポートＩＤ領域のサイズは、１本のＳＴＳ−１信号に収容されるチャンネル数に従って決定される。例えば、ＤＳ１チャンネルのように、１４チャンネルの場合は、チャンネル識別子は４ビットとなる。
【００６２】
図８は、ＤＳ１のチャンネル識別子の一例を示す図である。図８に示すように、ＧＦＣ領域を使用して、チャンネルch#1〜ch#14 を「0000」〜「1101」により表す。
【００６３】
図５中のポートＩＤ検出部５４は、ポートＩＤ制御部５８からポートＩＤがイネーブルであることを指示する信号が出力されている場合、ＡＴＭセルのポートＩＤを検出して、ＡＴＭセルのポートＩＤ領域に設定されているポートＩＤが期待値に一致する時、該ＡＴＭセルをチャンネル識別子挿入部５６に出力し、期待値に一致しない時、該ＡＴＭセルを廃棄する。
【００６４】
一方、ポートＩＤ制御部５８からポートＩＤがディセーブルであることを指示する信号が出力されている場合、ポートＩＤの検出をせずに、そのままチャンネル識別子挿入部５６に出力する。
【００６５】
チャンネル識別子挿入部５６は、ポートＩＤ制御部５８からポートＩＤがイネーブルであることを指示する信号が出力されている場合、ＡＴＭセルが入力されたチャンネルに割り当てられたチャンネル識別子をポートＩＤ領域に挿入して、ＳＴＳ−１マップ部６０に出力する。一方、ポートＩＤがディセーブルであることを指示する信号が出力されている場合、ＡＴＭセルをそのままＳＴＳ−１マップ部６０に出力する。
【００６６】
ポートＩＤ制御部５８は、ポートＩＤがイネーブル／ディセーブルのいずれであるかを指示する信号を出力する。尚、ポートＩＤがイネーブル／ディセーブルであるかは、回線設定情報に従って、集中制御モジュール４０によりポートＩＤ制御部５８に指示される。
【００６７】
ポートＩＤがイネーブルの場合は、複数のＤＳ１チャンネルがインタフェースモジュール３２#4に収容される時である。ポートＩＤがディセーブルの場合は、１個のＤＳ１チャンネルがインタフェースモジュール３２#4に収容される時等である。
【００６８】
ＳＴＳ−１マップ部６０は、図示しないが各ＤＳ１チャンネル毎にバッファメモリを有し、各バッファメモリに蓄積されたＡＴＭセルをＳＴＳ−１にマッピングして、ＳＴＳ交換モジュール３４に出力する。尚、ＳＴＳ−１には予めチャンネルを割り当てずに、蓄積されているバッファメモリからＡＴＭセルをサイクリックに読み出して、マッピングする。
【００６９】
図９は、図４中のＤＳ１インタフェースモジュール（下り）の構成図である。図９に示すように、下りのＤＳ１インタフェースモジュール３２#4は、チャンネル識別子検出部７０、ＳＴＳ−１デマップ部７２、ポートＩＤ制御部７４、ポートＩＤ挿入部７６、ＤＳ１マップ部８０及びＤＳ１ライン終端部８２を有する。
【００７０】
チャンネル識別子検出部７０は、ポートＩＤ制御部７４からポートＩＤがイネーブルであることを指示する信号が出力されている場合、ＳＴＳ−１にマッピングされているＡＴＭセルのチャンネル識別子を検出する。
【００７１】
そのチャンネル識別子が、使用しているいずれかのチャンネル識別子（使用チャンネル識別子）に一致していれば、ＳＴＳ−１にマッピングされている該ＡＴＭセルをＳＴＳ−１デマップ部７２に出力し、いずれの使用チャンネル識別子とも一致しなければ、該ＡＴＭセルをＳＴＳ−１で廃棄（該ＡＴＭセルの領域をアイドルセルとする）して、ＳＴＳ−１をＳＴＳ−１デマップ部７２に出力する。一方、ポートＩＤがディセーブルの場合、ＳＴＳ−１をそのまま、ＳＴＳ−１デマップ部７２に出力する。
【００７２】
ＤＳ１−１デマップ部７２は、ポートＩＤがイネーブルの場合、ＳＴＳ−１信号にマッピングされているＡＴＭセルを分離し、該ＡＴＭセルに挿入されたチャンネル識別子に該当するチャンネルのポートＩＤ挿入部７８に出力する。
【００７３】
一方、ポートＩＤがディセーブルの場合、ＳＴＳ−１にマッピングされているＡＴＭセルを分離し、該ＡＴＭセルを特定のポートＩＤ挿入部７８に出力する。
【００７４】
ポートＩＤ挿入部７８は、ポートＩＤがイネーブルの場合、ＡＴＭセルに挿入されていたチャンネル識別子を期待値に変更して、ＤＳ１マップ部８０に出力する。一方、ポートＩＤがディセーブルの場合、ＡＴＭセルをスルーして、ＤＳ１マップ部８０に出力する。
【００７５】
ＤＳ１マップ部８０は、ＡＴＭセルをＤＳ１にマッピングして、ＤＳ１ライン終端部８２に出力する。ＤＳ１ライン終端部８２は、ＤＳ１を外部インタフェースに従って、ＤＳ１ネットワークに出力する。
【００７６】
図１０は、図４中のＬＡＮインタフェースモジュールの構成図である。図１０に示すように、ＬＡＮインタフェースモジュール３２#nは、ＬＡＮ終端部９０、プロセッサ９２、チャンネル識別子発生部９４、セグメント分割部９６、パケット組立部９８、ＳＴＳ−１マップ部１００、ＳＴＳ−１デマップ部１０２及びチャンネル識別子検出部１０４を有する。
【００７７】
ＬＡＮ終端部９０は、ＬＡＮ信号を終端する。プロセッサ９２は、ポートＩＤがイネーブル／ディセーブルのいずれかであるを示す信号を出力する。パケットデータのＩＰアドレスからＶＣＩに変換し、またＡＴＭセルに設定されているＶＣＩからＩＰアドレスに変換する。チャンネル識別子発生部９４は、ポートＩＤがイネーブルならば、ＬＡＮインタフェースモジュール３２#nに収容される該当するチャンネル識別子#iを発生する。
【００７８】
チャンネル識別子#iは、ＤＳ１インタフェースモジュール３２#4で説明したものと実質的に同一である。ここでは、ＬＡＮインタフェースモジュール３２#nに収容されるチャンネルは、チャンネルch#1〜ch#4の４個であり、そのチャンネル識別子は、チャンネルch#1〜ch#4に対して、「00」〜「11」が付与されている。
【００７９】
セグメント分割部９６は、ＬＡＮ信号に使用されるデータパケットをＡＴＭセルに分割する。該ＡＴＭセルのポートＩＤ領域に、チャンネル識別子を挿入する。そして、プロセッサ９２により変換されたＶＣＩをＡＴＭセルのヘッダに設定して、パケットデータをＡＴＭセルに変換して、該ＡＴＭセルをＳＴＳ−１マップ部１００に出力する。ＳＴＳ−１マップ部１００は、複数チャンネルch#1〜ch#4のＡＴＭセルをＳＴＳ−１にマッピングして、ＳＴＳ−１をＳＴＳ交換モジュール３４に出力する。
【００８０】
チャンネル識別子検出部１０４は、プロセッサ９２からポートＩＤがイネーブルであることを指示する信号が出力されている場合、ＳＴＳ−１にマッピングされているＡＴＭセルのチャンネル識別子を検出する。
【００８１】
そのチャンネル識別子が、いずれかの使用チャンネル識別子に一致していれば、ＳＴＳ−１にマッピングされている該ＡＴＭセルをＳＴＳ−１デマップ部１０２に出力し、いずれの使用チャンネル識別子とも一致しなければ、該ＡＴＭセルをＳＴＳ−１で廃棄（該ＡＴＭセルの領域をアイドルセルとする）して、ＳＴＳ−１をＳＴＳ−１デマップ部１０２に出力する。一方、ポートＩＤがディセーブルの場合、ＳＴＳ−１をそのまま、ＳＴＳ−１デマップ部１０２に出力する。
【００８２】
ＳＴＳ−１デマップ部１０２は、ＳＴＳ交換モジュール３４から入力されるＳＴＳ−１を各ＡＴＭセルにデマッピングして、該ＡＴＭセルに挿入されたチャンネル識別子に該当するチャンネルのパケット組立部９８に出力する。パケット組立部９８は、ＡＴＭセルをパケットデータに組み立て、ＬＡＮ終端部９０に出力する。ＬＡＮ終端部９０は、パケットデータをイーサネットに送信する。
【００８３】
図１１は、図４中のＡＳＦの構成図である。図１１に示すように、ＡＳＦ３８は、ＳＴＳ−１デマップ部１１０、ポートＩＤ更新部１１２、ＶＣＣ部１１４、バッファ１１６、ＵＰＣ(Usage Parameter Control) 部１１８、バッファコントローラ１２０、セル廃棄部１２２、マルチキャスト部１２４、カウンタ１２６、レート算出部１２８、ＯＡＭ(Operatation Administration and Maintenance)部１３０、シグナリング部１３２、プロセッサ１３４、識別子変換テーブル１３６及びＳＴＳ−１マップ部１３８を有する。
【００８４】
ＳＴＳ−１デマップ部１１０は、ＳＴＳ交換モジュール３４から入力されたＳＴＳ−１を各ＡＴＭセルにデマッピングして、該ＡＴＭセルをポートＩＤ更新部１１２に出力する。ポートＩＤ更新部１１２は、ポートＩＤがイネーブル且つＳＴＳ−１が複数のチャンネルを収容する場合は、入力されたＡＴＭセルのチャンネル識別子をチェックする。
【００８５】
更に、ポートＩＤ更新部１１２は、出力用のＶＰＩ／ＶＣＩに更新すると共に、ＡＴＭセルがマッピングされる出力ＳＴＳ−１が複数チャンネルのＡＴＭセルを収容する場合は、該ＡＴＭセルのポートＩＤ領域に出力チャンネル識別子を挿入して、ＶＣＣ部１１４に出力する。
【００８６】
ＶＣＣ部１１４は、プロセッサ１３４の指示に従って、ＡＴＭセルを該当するバッファ１１６に出力する。バッファ１１６は、ＳＴＳ−１を出力する出力ポート毎にＡＴＭセルを蓄積する領域が確保され、バッファコントローラ１２０の指示に従って、ＡＴＭセルを書き込み、蓄積したＡＴＭセルの読み出しを行う。
【００８７】
ＵＰＣ部１１８は、各ＶＣのトラヒックをカウンタ１２６を用いてカウントし、設定に応じてセル廃棄、またはＣＬＰ(Cell Loss Priority)の変更をセル廃棄部１２２に対して行う。レート算出部１２８は、各種統計情報を収集する。マルチキャスト部１２４は、Point-to-Multipoint トポロジーのプロセスを行う。
【００８８】
ＯＡＭ部１３０は、ＯＡＭセルを受信して、ＯＡＭ情報をプロセッサ１３４に通知し、プロセッサ１３４から通知されたＯＡＭ情報をＯＡＭセルに変換して、セルマップ部１３８に出力する。
【００８９】
シグナリング部１３２は、シグナリングセルを受信して、シグナリング情報をプロセッサ１３４に通知し、プロセッサ１３４から通知されたシグナリング情報をシグナリングセルに変換して、セルマップ部１３８に出力する。
【００９０】
プロセッサ１３４は、以下の機能を有する。
【００９１】
(1) ＡＳＦ３８の入力ポート毎に図示しないテーブルに設定した設定情報に従って、イネーブル／ディセーブルのいずれかをポートＩＤ更新部１１２に指示する。イネーブルになるのは、入力されるＳＴＳ−１が複数チャンネルのＡＴＭセルをマッピングしているとき、及び入力されるＳＴＳ−１が１チャンネルのＡＴＭセルをマッピングしているがＡＴＭセルの有効性をチェックするときである。ディセーブルになるのは、上記以外の場合である。
【００９２】
(2) ＡＳＦ３８の入力ポートに入力されるＳＴＳ−１が複数チャンネルのＡＴＭセルを収容している場合は、ＳＴＳ−１にマッピングされた各ＡＴＭセルに挿入されたチャンネル識別子とＡＳＦ３８の入力ポート番号をインデックスとして、識別子変換テーブル１３６を検索して、該ＡＴＭセルの出力ポート番号をＶＣＣ部１１４に通知する。
【００９３】
(3) ＡＳＦ３８の入力ポートに入力されるＳＴＳ−１が１チャンネルのＡＴＭセルのみを収容している場合は、ＳＴＳ−１にマッピングされた各ＡＴＭセルのＶＰＩ／ＶＣＩをインデックスとして、識別子変換テーブル１３６を検索して、該ＡＴＭセルの出力ポート番号をＶＣＣ部１１４に通知する。
【００９４】
(4) ＡＳＦ３８の出力ポートに出力されるＳＴＳ−１が複数チャンネルのＡＴＭセルを収容する場合は、該ＳＴＳ−１にマッピングされるＡＴＭセルのポートＩＤ領域に出力チャンネル識別子と出力ＶＰＩ／ＶＣＩをポートＩＤ更新部１１２に通知する。
【００９５】
(5) ＡＳＦ３８の出力ポートに出力されるＳＴＳ−１が１チャンネルのＡＴＭセルのみを収容する場合は、該ＳＴＳ−１にマッピングされるＡＴＭセルの出力ＶＰＣ／ＶＣＩをポートＩＤ更新部１１２に通知する。
【００９６】
(6) ＯＡＭ部１３０、シグナリグ部１３２、ＵＰＣ部１１８、レート算出部百１３８、マルチキャスト部１２４等の制御を行う。
【００９７】
図１２は、図１１中の識別子変換テーブルの内容を示す図である。図１２に示すように、識別子変換テーブル１３６は、ＳＴＳ−１が入力されるＡＳＦ３８の入力ポート番号（ＳＴＳ−１信号に複数チャンネルのＡＴＭセルがマッピングされる場合は、入力ポート番号にチャンネル識別子#iが付加される) 、ＳＴＳ−１にマッピングされたＡＴＭセルの入力ＶＰＩ／ＶＣＩ、ＡＴＭセルがマッピングされるＳＴＳ−１の出力ポート番号（ＳＴＳ−１が複数チャンネルのＡＴＭセルを収容する場合は、ＡＴＭセルが出力される該当するチャンネル識別子#jが付加される) 及び出力ＶＰＩ／ＶＣＩの項目を含む。
【００９８】
例えば、インタフェースモジュール３２#1に入力されるＯＣ−１２にマッピングされたＡＴＭセルについては、入力ポート番号＝#1，ＡＴＭセルの入力ＶＰＩ／ＶＣＩ，該ＡＴＭセルをインタフェースモジュール３２#4のチャンネルch#1に出力する場合は、出力ポート番号＝#4-ch#1 及びＡＴＭセルの出力ＶＣＩが識別子変換テーブル１３６に登録される。
【００９９】
また、インタフェースモジュール３２#4のチャンネルch#1に入力されるＡＴＭセルについては、入力ポート番号＝#4−ch#1，ＡＴＭセルの入力ＶＰＩ／ＶＣＩ，該ＡＴＭセルがインタフェースモジュール３２#1に出力される場合は、出力ポート番号＝#1及びＡＴＭセルの出力ＶＰＩ／ＶＣＩが識別子変換テーブル１３６に登録される。
【０１００】
以下、図４の伝送装置の動作を説明する。
【０１０１】
（Ａ） 複数チャンネルを収容するインタフェースモジュール３２#4から１チャンネルを収容するインタフェースモジュール３２#1等にＡＴＭセルを出力する場合
図１３は、インタフェースモジュール３２#4からインタフェースモジュール３２#1，３２#2，３２#3にＡＴＭセルを出力する場合を示す図４の動作説明図である（その１）。
【０１０２】
(1) 図５のＤＳ１インタフェースモジュール３２#4の動作
図１４は、図５のＤＳ１インタフェースモジュールの動作フローチャートである。ＤＳ１インタフェースモジュール３２#4は、チャンネルch#1〜ch#14 の１４チャンネルのＤＳ１を収容している。各ＤＳ１チャンネルを収容するＤＳ１ライン終端部５０は、ＤＳ１ネットワークからＤＳ１フレームを受信して、ＤＳ１デマップ部５２に出力する。
【０１０３】
図１４中のステップＳ２において、ＤＳ１デマップ部５２は、ＤＳ１フレームに同期して、マッピングされたＡＴＭセルを分離して、ポートＩＤ検出部５４に出力する。ポートＩＤ制御部５８は、図４中の集中制御モジュール４０の指示に従って、ポートＩＤがイネーブル／ディセーブルのいずれであるかを指示する。ここでは、インタフェースモジュール３２#4が複数チャンネルのＤＳ１を収容しているので、ポートＩＤがイネーブルとなる。
【０１０４】
ステップＳ４において、ポートＩＤ検出部５４は、ポートＩＤがイネーブル／ディセーブルのいずれであるかを判別して、ポートＩＤがイネーブルならば、ステップＳ６に進み、ポートＩＤがディセーブルならば、ステップＳ１４に進む。ステップＳ６において、ポートＩＤ検出部５４は、入力されたＡＴＭセルの同期を取って、ポートＩＤを検出する。
【０１０５】
ステップＳ８において、ＡＴＭセルのポートＩＤが期待値（例えば、ch#0＝「0000」) に一致するか否かをチェックして、期待値に一致するならば、ステップＳ１０に進み、期待値に一致しなければ、ステップＳ１８に進む。ステップＳ１０において、チャンネル識別子挿入部５６は、ＡＴＭセルが入力されたＤＳ１チャンネルに付与されたチャンネル識別子#iをポートＩＤ領域に挿入して、該ＡＴＭセルをＳＴＳ−１マップ部６０に出力する。
【０１０６】
ステップＳ１２において、ＳＴＳ−１マップ部６０は、図示しないチャンネル毎に設けられたバッファに入力されるＡＴＭセルを順次蓄積し、バッファに蓄積されたＡＴＭセルを全バッファについて、サイクリックに読み出し、ＳＴＳ−１に順次マッピングして、ＳＴＳ交換モジュール３４に出力する。
【０１０７】
このとき、あるＤＳ１チャンネルのＡＴＭセルが疎であって、該当するバッファが一時的に空になるような場合でも、このバッファはスキップされて、他のチャンネルの空でないバッファからＡＴＭセルが読み出される。
【０１０８】
即ち、空きのＡＴＭセルが無いように、ＳＴＳ−１に詰めてＡＴＭセルがマッピングされるので、ＤＳ１チャンネルに疎密があっても、ＳＴＳ−１の使用効率が悪くなることがない。
【０１０９】
例えば、図１５に示すように、チャンネルch#1のポート１から入力されたＡＴＭセル(1),(2) にはチャンネル識別子#1が挿入され、チャンネルch#2のポート２から入力されたＡＴＭセル(3),(4) にはチャンネル識別子#2が挿入され、チャンネル#3のポート３から入力されたＡＴＭセル(5),(6) ,(7)にはチャンネル識別子ch#3が挿入される。そして、これらのＡＴＭセルは、ＳＴＳ−１にマッピングされる。そして、図１３に示すＳＴＳ交換モジュール３４に出力される。
【０１１０】
ステップＳ１４において、ポートＩＤがディセーブルなので、ポートＩＤ検出部５４及びチャンネル識別子挿入部５６は、入力されたＡＴＭセルを順次スルーして、ＳＴＳ−１マップ部６０に出力する。
【０１１１】
ステップＳ１６において、ＳＴＳ−１マップ部６０は、特定チャンネルからＡＴＭセルを入力して、該ＡＴＭセルをＳＴＳ−１にマッピングして、ＳＴＳ交換モジュール３４に出力する。ステップＳ１８において、入力されたＡＴＭセルのポートＩＤが期待値と一致しないので、該ＡＴＭセルを廃棄する。
【０１１２】
(2) ＳＴＳ交換モジュール３４及びＶＴ交換モジュール３６の動作
ＳＴＳ交換モジュール３４は、回線設定情報に従って、インタフェースモジュール３２#1〜３２#nから入力されるＳＴＳ−１がＶＴフレームをマッピングしたものならば、ＶＴ交換モジュール３６の該当する入力ポートにＳＴＳ−１を出力し、ＡＴＭセルをマッピングしたものならば、ＡＳＦ交換モジュール３８の該当する入力ポートにＳＴＳ−１を出力する。
【０１１３】
ＶＴ交換モジュール３６は、回線設定情報に従って、ＶＴ信号をクロスコネクトしてから、各出力ポート毎に、ＶＴ信号をＳＴＳ−１にＭＵＸして、ＳＴＳ交換モジュール３４に出力する。
【０１１４】
(3) ＡＳＦ３８の動作
図１６は、ＡＳＦの動作フローチャートである（その１）。
【０１１５】
ステップＳ２０において、ＳＴＳ−１デマップ部１１０は、ＡＳＦ３８の各入力ポートから入力されたＳＴＳ−１を各ＡＴＭセルにデマッピングする。プロセッサ１３４は、ＡＳＦ３８の入力ポート毎に図示しないテーブルに設定されたポートＩＤがイネーブル／ディセーブルのいずれかをポートＩＤ更新部１１２に出力する。
【０１１６】
本例では、インタフェースモジュール３４#4から出力されたＳＴＳ−１が複数チャンネルを収容しているので、該ＳＴＳ−１が入力されるポートについて、ポートＩＤがイネーブルとなっている。
【０１１７】
ステップＳ２２において、ポートＩＤ更新部１１２は、ポートＩＤがイネーブル／ディセーブルのいずれであるかチェックして、イネーブルならば、ステップＳ２４に進み、ディセーブルならば、ステップＳ３２に進む。ステップＳ２４において、ポートＩＤ更新部１１２は、ＡＴＭセルの同期を取って、ポートＩＤを検出する。
【０１１８】
ステップＳ２６において、ポートＩＤ更新部１１２は、ポートＩＤ領域の入力チャンネル識別子がいずれかの有効なチャンネル識別子（ＳＴＳ−１に収容されるＡＴＭセルのチャンネル識別子）に一致するか否かをチェックして、いずれかに一致すれば、ステップＳ２８に進み、いずれとも一致しなければ、ステップＳ３６に進む。
【０１１９】
ステップＳ２８において、プロセッサ１３４は、入力ポート番号（チャンネル識別子を含む）＋ＡＴＭセルのＶＣＩをインデックスとして、識別子変換テーブル１３６を検索して、出力ＶＰＩ／ＶＣＩをポートＩＤ更新部１１２に出力し、出力ポート番号をＶＣＣ部１１４に出力する。ポートＩＤ更新部１１２は、出力ＶＰＩ／ＶＣＩをＡＴＭセルのヘッダに挿入して、該ＡＴＭセルをＶＣＣ部１１４に出力する。
【０１２０】
ＶＣＣ部１１４は、ＡＴＭセルを出力ポート番号に該当するバッファ１１６に出力する。ステップＳ３０において、ＳＴＳ−１マップ部１３８は、出力ポートに該当するバッファ１１６に蓄積されたＡＴＭセルをＳＴＳ−１にマッピングして、出力ポートよりＳＴＳ交換モジュール３４を介して、インタフェースモジュール３２#1, ３２#2，３２#3に出力する。
【０１２１】
例えば、図１３に示すように、ＤＳ１のチャンネルch#3に入力されたＡＴＭセル(5),(6),ＤＳ１のチャンネルch#2に入力されたＡＴＭセル(4) は、インタフェースモジュール３２#1に出力される。
【０１２２】
ＤＳ１のチャンネルch#1に入力されたＡＴＭセル(1),ＤＳ１のチャンネルch#3に入力されたＡＴＭセル(7) は、インタフェースモジュール３２#2に出力される。また、ＤＳ１のチャンネルch#1に入力されたＡＴＭセル(2),ＤＳ１のチャンネルch#2に入力されたＡＴＭセル(4) は、インタフェースモジュール３２#3に出力される。
【０１２３】
ステップＳ３２において、プロセッサ１３４は、入力ポート番号＋ＡＴＭセルのＶＰＩ／ＶＣＩをインデックスとして、識別子変換テーブル１３６を検索して、出力ＶＰＩ／ＶＣＩをポートＩＤ更新部１１２に出力し、出力ポート番号をＶＣＣ部１１４に出力する。ポートＩＤ更新部１１２は、出力ＶＰＩ／ＶＣＩをＡＴＭセルのヘッダに挿入して、該ＡＴＭセルをＶＣＣ部１１４に出力する。
【０１２４】
ＶＣＣ部１１４は、ＡＴＭセルを出力ポート番号に該当するバッファ１１６に出力する。ステップＳ３４において、ＳＴＳ−１マップ部１３８は、出力ポートに該当するバッファ１１６に蓄積されたＡＴＭセルをＳＴＳ−１にマッピングして、出力ポートよりＳＴＳ交換モジュール３４に出力する。ステップＳ３６において、ポートＩＤ更新部１１２は、セルを廃棄する。
【０１２５】
(4) インタフェースモジュール３２#1，３２#2，３２#3の動作
インタフェースモジュール３２#1，３２#2，３２#3は、入力されたＳＴＳ−１をＯＣ−１２，０Ｃ３ｃ，ＤＳ３の外部インタフェースに変換して、ポートＡ，Ｂ，Ｃに出力する。
【０１２６】
例えば、図１７に示すように、ＡＴＭセル(5),(6),(4) は、インタフェースモジュール３２#1のポートＡに出力される。ＡＴＭセル(1),(7) は、インタフェースモジュール３２#2のポートＢに出力される。また、ＡＴＭセル(3),(2) は、インタフェースモジュール３２#3のポートＣに出力される。このように複数チャンネルのＡＴＭセルがマッピングされたＳＴＳ−１の場合でも、各チャンネルのＡＴＭセルは、所望の出力ポートから出力される。
【０１２７】
（Ｂ） １チャンネルを収容するインタフェースモジュール３２#1，３２#2，３２#3から複数チャンネルを収容するインタフェースモジュール３２#4にＡＴＭセルを出力する場合
図１８は、インタフェースモジュール３２#1，３２#2，３２#3からインタフェースモジュール３２#4にＡＴＭセルを出力する場合の図４の動作説明図である（その２）。
【０１２８】
(1) インタフェースモジュール３２#1，３２#2，３２#3及びＳＴＳ交換モジュール３４の動作
インタフェースモジュール３２#1，３２#2，３２#3は、ＯＣ−１２，０Ｃ−３ｃ，ＤＳ３にマッピングされたＡＴＭセルをデマッピングして、ＳＴＳ−１にマッピングして、ＳＴＳ交換モジュール３４に出力する。
【０１２９】
尚、１チャンネルのみを収容するインタフェースモジュール３２#1，３２#2，３２#3は、チャンネル識別子の挿入をしない。ＳＴＳ交換モジュール３４は、回線設定情報に従って、入力された各ＳＴＳ−１をクロスコネクトして、ＡＳＦ３８の該当する入力ポートに出力する。
【０１３０】
(2) ＡＳＦ３８の動作
図１９は、ＡＳＦの動作フローチャートである（その２）。
【０１３１】
ステップＳ４０において、ＳＴＳ−１デマップ部１１０は、各入力ポートから入力されたＳＴＳ−１を各ＡＴＭセルにデマッピングする。ステップＳ４２において、ポートＩＤ更新部１１２は、ポートＩＤがイネーブル／ディセーブルのいずれであるかをチェックして、イネーブルならば、ステップＳ４６に進み、ディセーブルならば、ステップＳ５２に進む。
【０１３２】
ステップＳ４６において、ポートＩＤ更新部１１２は、入力ＶＰＩ／ＶＣＩが有効であるかをチェックして、有効ならば、ステップＳ４８に進み、無効ならば、ステップＳ５６に進む。
【０１３３】
ステップＳ４８において、プロセッサ１３４は、ＡＴＭセルが入力されたＡＳＦ３８の入力ポート番号及びＡＴＭセルのＶＰＩ／ＶＣＩをインディクスとして、識別子変換テーブル１３６を検索して、該ＡＴＭセルが複数チャンネルを収容するＳＴＳ−１にマッピングされるならば、出力ＶＣＩと共に出力チャンネル識別子をポートＩＤ更新部１１２に出力する。また、プロセッサ１３４は、ＡＴＭセルの出力ポート番号をＶＣＣ部１１４に出力する。
【０１３４】
ポートＩＤ更新部１１２は、出力チャンネル識別子をＡＴＭセルのポートＩＤ領域に挿入し、ＶＣＩをヘッダの所定の領域に挿入して、該ＡＴＭセルをＶＣＣ部１１４に出力する。ＶＣＣ部１１４は、ＡＴＭセルを出力ポート番号に該当するバッファ１１６に出力する。
【０１３５】
ステップＳ５０において、ＳＴＳ−１マップ部１３８は、出力ポートに該当するバッファ１１６に蓄積されたＡＴＭセルをＳＴＳ−１にマッピングして、出力ポートよりＳＴＳ交換モジュール３４を介して、インタフェースモジュール３２#4に出力する。
【０１３６】
例えば、図２０に示すように、インタフェースモジュール３２#2から入力されたＡＴＭセル(1) 及びインタフェースモジュール３２#3から入力されたＡＴＭセル(2) は、ポートＩＤ領域にインタフェースモジュール３２#4のチャンネル識別子#1が挿入される。
【０１３７】
インタフェースモジュール３２#3から入力されたＡＴＭセル(3),インタフェースモジュール３２#1から入力されたＡＴＭセル(4) は、ポートＩＤ領域にインタフェースモジュール３２#4のチャンネル識別子#2が挿入される。
【０１３８】
また、インタフェースモジュール３２#1から入力されたＡＴＭセル(5),(6),インタフェースモジュール３２#2から入力されたＡＴＭセル(7) は、ポートＩＤ領域にインタフェースモジュール３２#4のチャンネル識別子#3が挿入される。そして、ＡＴＭセル(1) 〜(7) は同じＳＴＳ−１にマッピングされる。
【０１３９】
ステップＳ５２において、プロセッサ１３４は、入力ポート番号＋ＡＴＭセルのＶＰＩ／ＶＣＩをインデックスとして、識別子変換テーブル１３６を検索して、出力ＶＰＩ／ＶＣＩをポートＩＤ更新部１１２に出力し、出力ポート番号をＶＣＣ部１１４に出力する。ポートＩＤ更新部１１２は、出力ＶＰＩ／ＶＣＩをＡＴＭセルのヘッダに挿入して、該ＡＴＭセルをＶＣＣ部１１４に出力する。
【０１４０】
ＶＣＣ部１１４は、ＡＴＭセルを出力ポート番号に該当するバッファ１１６に出力する。ステップＳ５４において、ＳＴＳ−１マップ部１３８は、出力ポートに該当するバッファ１１６に蓄積されたＡＴＭセルをＳＴＳ−１にマッピングして、出力ポートよりＳＴＳ交換モジュール３４に出力する。ステップＳ５６において、ポートＩＤ更新部１１２は、セルを廃棄する。
【０１４１】
(3) 図９のＤＳ１インタフェースモジュール３２#4の動作
図２１は、図９のＤＳ１インタフェースモジュールの動作フローチャートである。ステップＳ６０において、図９中のチャンネル識別子検出部７０は、ポートＩＤがイネーブル／ディセーブルのいずれであるかをチェックして、イネーブルならば、ステップＳ６２に進み、ディセーブルならば、ステップＳ７４に進む。
【０１４２】
ステップＳ６２において、チャンネル識別子検出部７０は、ＳＴＳ−１とフレーム同期を取り、ＳＴＳ−１にマッピングされているＡＴＭセルとセル同期を取って、ポートＩＤを検出する。
【０１４３】
ステップＳ６４において、チャンネル識別子検出部７０は、ポートＩＤ領域に挿入されているチャンネル識別子がいずれかの使用チャンネル（例えば、#1〜#14)に一致するか否かをチェックして、一致すれば、ステップＳ６６に進み、一致しなければ、ステップＳ８０に進む。
【０１４４】
ステップＳ６６において、ＳＴＳ−１デマップ部７２は、ＳＴＳ−１にマッピングされているＡＴＭセルをデマッピングする。ステップＳ６８において、ＳＴＳ−１デマップ部７２は、デマッピングしたＡＴＭセルのポートＩＤ領域に挿入されているチャンネル識別子#iに該当するラインのポートＩＤ挿入部７８にＡＴＭセルを出力する。
【０１４５】
ステップＳ７０において、ポートＩＤ挿入部７８は、ＡＴＭセルのポートＩＤに期待値（例えば、「0000」) を挿入して、ＤＳ１マップ部８０に出力する。ステップＳ７２において、ＤＳ１マップ部８０は、ＡＴＭセルをＤＳ１にマッピングして、ＤＳ１ライン終端部８２からＤＳ１ネットワークにＡＴＭセルを出力する。
【０１４６】
例えば、図２２に示すように、ＡＴＭセル(1),(2) はチャンネルch#1のポート１に出力され、ＡＴＭセル(3),(4) は、チャンネルch#2のポート２に出力され、ＡＴＭセル(5),(6),(7) は、チャンネルch#3のポート３に出力される。
【０１４７】
ステップＳ７４において、ポートＩＤがディセーブルの場合は、チャンネル識別子検出部７０は、ＳＴＳ−１をスルーして、ＳＴＳ−１デマップ部７２に出力し、ＳＴＳ−１デマップ部７２は、ＳＴＳ−１にマッピングされているＡＴＭセルをデマッピングする。ステップＳ７６において、ＳＴＳ−１デマップ部７２は、ＡＴＭセルを特定のラインのポートＩＤ挿入部７８に出力する。
【０１４８】
ポートＩＤ挿入部７８は、ＡＴＭセルをスルーして、ＤＳ１マップ部８０に出力する。ステップＳ７８において、ＤＳ１マップ部８０は、ＡＴＭセルをＤＳ１にマッピングして、ＤＳ１ライン終端部８２からＤＳ３ネットワークにＡＴＭセルを出力する。
【０１４９】
ステップＳ８０において、チャンネル識別子検出部７０は、チャンネル識別子がいずれの使用チャンネルとも一致しなかったＡＴＭセルを廃棄（ＳＴＳ−１にマッピングされた該当ＡＴＭセルをアイドルセル）する。
【０１５０】
（Ｃ） ＬＡＮ信号を収容するインタフェースモジュール３２#nの動作
(1) 上りのインタフェースモジュール３２#nの動作
図２３は、上りのＬＡＮインタフェースモジュール３２#nの動作フローチャートである。図１０中のＬＡＮ終端部９０は、イーサネットからパケットデータを受信して、セグメント分割部９６に出力する。
【０１５１】
プロセッサ９２は、パケットのＩＰアドレスから該当するＶＰＩ／ＶＣＩに変換して、該ＶＰＩ／ＶＣＩをセグメント分割部９６に出力すると共に、チャンネル識別子発生部９４にイネーブル／ディセーブルのいずれかを指示する。
【０１５２】
チャンネル識別子発生部９４は、イネーブルならば、該当するチャンネル識別子#iを発生して、セグメント分割部９６に出力する。ステップＳ９０において、セグメント分割部９６は、パケットデータをＡＴＭセルに分割して、ＡＴＭセルのヘッダ部にＶＰＩ／ＶＣＩを挿入する。
【０１５３】
ステップＳ９２において、セグメント分割部９６は、チャンネル識別子#iがイネーブル／ディセーブルのいずれであるかをチェックして、イネーブルならば、ステップＳ９４に進み、ディセーブルならば、ＡＴＭセルをＳＴＳ−１マップ部１００に出力して、ステップＳ９８に進む。
【０１５４】
ステップＳ９４において、セグメント分割部９６は、ポートＩＤにチャンネル識別子#iを挿入して、ＳＴＳ−１マップ部１００に出力する。ステップＳ９６において、ＳＴＳ−１マップ部１００は、ＡＴＭセルをＳＴＳ−１にマッピングして、ＳＴＳ交換モジュール３４に出力する。ステップＳ９８において、ＳＴＳ−１マップ部１００は、ＡＴＭセルをＳＴＳ−１にマッピングして、ＳＴＳ交換モジュール３４に出力する。
【０１５５】
一方、上述した（Ｂ）の場合と同様にして、複数チャンネルch#1〜ch#4のＡＴＭセルがマッピングされたＳＴＳ−１がインタフェースモジュール３２#nに入力される。
【０１５６】
図２４は、ＬＡＮインタフェースモジュールの動作フローチャートである（その２）。ステップＳ１００において、チャンネル識別子検出部１０４は、ポートＩＤがイネーブル／ディセーブルのいずれであるかをチェックして、イネーブルならば、ステップＳ１０２に進み、ディセーブルならば、ＳＴＳ−１デマップ部１０２にＳＴＳ−１を出力して、ステップＳ１１２に進む。
【０１５７】
ステップＳ１０２において、チャンネル識別子検出部１０４は、ＳＴＳ−１のフレーム同期を取り、各ＡＴＭセルと同期を取って、ＡＴＭセルに挿入されたポートＩＤを検出する。
【０１５８】
ステップＳ１０４において、チャンネル識別子検出部１０４は、ポートＩＤ領域に挿入されたチャンネル識別子が使用チャンネル(#1 〜#4) に一致するか否かをチェックして、一致すれば、ステップＳ１０６に進み、一致しなければ、ステップＳ１１８に進む。
【０１５９】
ステップＳ１０６において、ＳＴＳ−１デマップ部１０２は、ＳＴＳ−１にマッピングされたＡＴＭセルをデマッピングする。ステップＳ１０８において、ＳＴＳ−１デマップ部１０２は、デマッピングされたＡＴＭセルのチャンネル識別子に該当するラインに該ＡＴＭセルを出力する。
【０１６０】
ステップＳ１１０において、パケット組立部９８は、ＡＴＭセルをパケットデータに組み立て、パケットデータをＬＡＮ終端部９０に出力する。ＬＡＮ終端部９０は、パケットをイーサネットに出力する。
【０１６１】
ステップＳ１１２において、ＳＴＳ−１デマップ部１０２は、ＳＴＳ−１にマッピングされたＡＴＭセルをデマッピングする。ステップＳ１１４において、ＳＴＳ−１デマップ部１０２は、デマッピングされたＡＴＭセルを特定のラインに出力する。
【０１６２】
ステップＳ１１６において、パケット組立部９８は、ＡＴＭセルをパケットに組立て、パケットをＬＡＮ終端部９０に出力する。ＬＡＮ終端部９０は、パケットをイーサネットに出力する。ステップＳ１１８において、チャンネル識別子検出部１０４は、ＡＴＭセルを廃棄する。
【０１６３】
【発明の効果】
以上説明したように、本発明によれば、インタフェースモジュールが複数チャンネルを収容する場合にも、任意のインタフェースモジュールにＡＴＭセルの方路振り分けを行うことができる。
【０１６４】
また、任意のインタフェースモジュールから複数チャンネルを収容するインタフェースモジュールの任意のネットワークにＡＴＭセルの方路振り分けを行うことができる。
【０１６５】
更に、同期フレーム信号が複数チャンネルのＡＴＭセルを収容する場合にも、同期フレーム信号にチャンネルを固定的に割り当てるのでなく、任意のＡＴＭセルを同期フレームの任意の領域にマッピングするので、ＡＴＭセルにチャンネルにより疎密があっても、同期フレーム信号の使用効率が低下することがない。
【図面の簡単な説明】
【図１】本発明の第１の原理ブロック図である。
【図２】本発明の第２の原理ブロック図である。
【図３】本発明の実施形態によるネットワーク構成図である。
【図４】本発明の実施形態による伝送装置の構成図である。
【図５】図４中のＤＳ１インタフェースモジュール（上り）の構成図である。
【図６】ＡＴＭセルのフォーマットを示す図である。
【図７】ポートＩＤ領域を示す図である。
【図８】ＤＳ１のチャンネル識別子の一例を示す図である。
【図９】図４中のＤＳ１インタフェースモジュール（下り）の構成図である。
【図１０】図４中のＬＡＮインタフェースモジュールの構成図である。
【図１１】図４中のＡＳＦの構成図である。
【図１２】図１１中の識別子変換テーブルの構成図である。
【図１３】図４の動作説明図である（その１）。
【図１４】ＤＳ１インタフェースモジュール（上り）の動作フローチャートである。
【図１５】図４の動作説明図である（その１）。
【図１６】ＡＳＦの動作フローチャートである（その１）。
【図１７】図４の動作説明図である（その１）。
【図１８】図４の動作説明図である（その２）。
【図１９】ＡＳＦの動作フローチャートである（その２）。
【図２０】図４の動作説明図である（その２）。
【図２１】ＤＳ１インタフェースモジュール（下り）の動作フローチャートである。
【図２２】図４の動作説明図である（その２）。
【図２３】ＬＡＮインタフェースモジュール（上り）の動作フローチャートである。
【図２４】ＬＡＮインタフェースモジュール（下り）の動作フローチャートである。
【符号の説明】
２ チャンネル識別子挿入手段
３，５，７，１１ 物理回線
４ マッピング手段
６ チャンネル識別子検出手段
８ デマッピング手段
１０ チャンネル識別子更新手段
Claims (8)
- ＡＴＭセルと同期フレームとの間のインタフェースをするインタフェースモジュールを有し、セル交換機能を有する伝送装置であって、
それぞれチャンネルを識別するチャンネル識別子が付与され、ＡＴＭセルが入力される複数の第１物理回線と、
同期フレーム信号を出力する第２物理回線と、
前記ＡＴＭセルが入力された前記第１物理回線に付与された前記チャンネル識別子を該ＡＴＭセルの所定の領域に挿入するチャンネル識別子挿入手段と、
前記チャンネル識別子が挿入された複数チャンネルの前記ＡＴＭセルを１つの前記同期フレーム信号にマッピングして、前記第２物理回線に出力するマッピング手段と、
イネーブル及びディセーブルのいずれか一方を指示する信号を生成する制御手段とを備え、
前記チャンネル識別子挿入手段は、前記信号が前記イネーブルを指示するとき、前記チャンネル識別子の挿入を行い、前記信号が前記ディセーブルを指示するとき、前記チャンネル識別子の挿入を行わず、前記ＡＴＭセルを前記マッピング手段にそのまま出力することを特徴とする伝送装置。 - 前記ＡＴＭセルの前記所定の領域に所定の値が設定されているか否かを検出して、所定の値が設定されていない前記ＡＴＭセルを廃棄する検出手段を更に備え、
前記検出手段は、前記制御手段が生成する前記信号が前記イネーブルを指示するとき、前記所定の領域の検出を行い、前記信号が前記ディセーブルを指示するとき、前記所定の領域の検出を行わず、前記ＡＴＭセルを前記マッピング手段にそのまま出力することを特徴とする請求項１記載の伝送装置。 - 前記所定の領域は、一般的フロー制御領域を含むことを特徴とする請求項２記載の伝送装置。
- ＡＴＭセルと同期フレームとの間のインタフェースをするインタフェースモジュールを有し、セル交換機能を有する伝送装置であって、
それぞれチャンネルを識別するチャンネル識別子が付与され、ＡＴＭセルを出力する複数の第１物理回線と、
複数チャンネルのＡＴＭセルがマッピングされた同期フレーム信号が入力される第２物理回線と、
前記同期フレーム信号にマッピングされた前記ＡＴＭセルを分離し、該ＡＴＭセルの所定の領域に挿入された前記チャンネル識別子に該当する前記第１物理回線に前記ＡＴＭセルを出力するデマッピング手段と、
前記ＡＴＭセルの前記所定の領域の値が前記チャンネル識別子のいずれかに一致するか否かを検出して、いずれのチャンネル識別子とも一致しないときは、該ＡＴＭセルを廃棄する検出手段と、
イネーブル及びディセーブルのいずれか一方を指示する信号を生成する制御手段とを備え、
前記検出手段は、前記信号が前記イネーブルを指示するとき、前記チャンネル識別子の検出を行い、前記信号がディセーブルを指示するとき、前記チャンネル識別子の検出を行わず、前記ＡＴＭセルをそのまま出力することを特徴とする伝送装置。 - 前記ＡＴＭセルの前記所定の領域に所定の値を挿入するチャンネル識別子更新手段を更に具備したことを特徴とする請求項４記載の伝送装置。
- ＡＴＭセルと同期フレームとの間のインタフェースをするインタフェースモジュールを有し、セル交換機能を有する伝送装置であって、
それぞれチャンネルを識別するチャンネル識別子が付与され、ＡＴＭセルが入力される複数の第１物理回線と、
前記各第１物理回線に付与された前記チャンネル識別子と同じチャンネル識別子が付与され、ＡＴＭセルを出力する複数の第２物理回線と、
第１同期フレーム信号を出力する第３物理回線と、
複数チャンネルのＡＴＭセルがマッピングされた第２同期フレーム信号が入力される第４物理回線と、
前記各第１物理回線から入力されたＡＴＭセルの所定の領域に所定の値が設定されているかを検出して、所定の値が設定されていないＡＴＭセルを廃棄する第１検出手段と、
前記ＡＴＭセルが入力された前記第１物理回線に付与された前記チャンネル識別子を該ＡＴＭセルの前記所定の領域に挿入するチャンネル識別子挿入手段と、
前記チャンネル識別子が挿入された複数チャンネルの前記ＡＴＭセルを１つの前記第１同期フレーム信号にマッピングして、前記第３物理回線に出力するマッピング手段と、
前記第４物理回線から入力された前記第２同期フレーム信号にマッピングされた前記ＡＴＭセルの所定の領域の値が前記各第２物理回線に付与されたチャンネル識別子のいずれかに一致するか否かを検出し、いずれのチャンネル識別子にも一致しないＡＴＭセルを前記第２同期フレーム信号から廃棄する第２検出手段と、
入力されたＡＴＭセルの前記所定の領域に前記所定の値を挿入して、前記第２物理回線にＡＴＭセルを出力する前記各第２物理回線に対応して設けられた複数のチャンネル識別子更新手段と、
前記第２検出手段から出力される前記第２同期フレーム信号にマッピングされたＡＴＭセルを分離し、該ＡＴＭセルの前記所定の領域に挿入されたチャンネル識別子に該当する前記チャンネル識別子更新手段に出力するデマッピング手段と、
を具備したことを特徴とする伝送装置。 - ＡＴＭセルの方路振り分けを行うセル交換モジュールを有する伝送装置であって、
前記ＡＴＭセルがマッピングされた第１同期フレーム信号が入力される複数の第１物理回線と、
第２同期フレーム信号を出力する複数の第２物理回線と、
前記各第１物理回線から入力された前記第１同期フレーム信号にマッピングされた前記ＡＴＭセルを分離するデマッピング手段と、
入力されたＡＴＭセルを前記第２同期フレーム信号にマッピングする前記各第２物理回線毎に設けられたマッピング手段と、
前記第１同期フレーム信号が入力される前記第１物理回線に関する回線情報、前記第１同期フレーム信号が複数チャンネルのＡＴＭセルを収容する場合は入力元のチャンネル識別子、ＡＴＭセルの論理アドレス、ＡＴＭセルの出力先に関する方路情報、及びＡＴＭセルがマッピングされる前記第２同期フレーム信号が複数チャンネルのＡＴＭセルを収容する場合は該ＡＴＭセルの出力先のチャンネル識別子を項目に含む識別子変換テーブルと、
前記各第１物理回線から入力されたＡＴＭセルのチャンネル識別子及び論理アドレスに合致する前記方路情報に基づいて、該当するマッピング手段に該ＡＴＭセルを出力するクロスコネクト手段と、
第１ＡＴＭセルがマッピングされる前記第２同期フレーム信号が複数チャンネルのＡＴＭセルを収容する場合、該第１ＡＴＭセルが入力される前記回線情報及び前記論理アドレスに基づいて、該当する出力先のチャンネル識別子を前記第１ＡＴＭセルの所定の領域に挿入するチャンネル識別子更新手段と、
を具備したことを特徴とする伝送装置。 - 複数チャンネルを収容するインタフェースモジュールと、セル交換モジュールとを含んだ伝送装置であって、
前記インタフェースモジュールは、
それぞれチャンネルを識別するチャンネル識別子が付与され、ＡＴＭセルが入力される複数の第１物理回線と、
前記各第１物理回線に付与された前記チャンネル識別子と同じチャンネル識別子が付与され、ＡＴＭセルを出力する複数の第２物理回線と、
第１同期フレーム信号を出力する第３物理回線と、
複数チャンネルのＡＴＭセルがマッピングされた第２同期フレーム信号が入力される第４物理回線と、
前記各第１物理回線から入力されたＡＴＭセルの所定の領域に所定の値が設定されているかを検出して、所定の値が設定されていないＡＴＭセルを廃棄する第１検出手段と、
前記ＡＴＭセルが入力された前記第１物理回線に付与された前記チャンネル識別子を該ＡＴＭセルの前記所定の領域に挿入するチャンネル識別子挿入手段と、
前記チャンネル識別子が挿入された複数チャンネルの前記ＡＴＭセルを１つの前記第１同期フレームにマッピングして、前記第３物理回線に出力するマッピング手段と、
前記第４物理回線から入力された前記第２同期フレーム信号にマッピングされた前記ＡＴＭセルの所定の領域の値が前記各第２物理回線に付与されたチャンネル識別子のいずれかに一致するか否かを検出し、いずれのチャンネル識別子にも一致しないＡＴＭセルを前記第２同期フレームから廃棄する第２検出手段と、
入力されたＡＴＭセルの前記所定の領域に所定の値を挿入して、該第２物理回線にＡＴＭセルを出力する前記各第２物理回線に対応して設けられた複数のチャンネル識別子更新手段と、
前記第２検出手段から出力される前記第２同期フレーム信号にマッピングされたＡＴＭセルを分離し、該ＡＴＭセルの前記所定の領域に挿入されたチャンネル識別子に該当する前記チャンネル識別子更新手段に出力するデマッピング手段とを具備し、
前記セル交換モジュールは、
前記第１同期フレーム信号が入力される複数の第５物理回線と、
前記第２同期フレーム信号を出力する複数の第６物理回線と、
前記各第５物理回線から入力された前記第１同期フレーム信号にマッピングされた前記ＡＴＭセルを分離する前記第５物理回線毎に設けられたデマッピング手段と、
入力されたＡＴＭセルを前記第２同期フレーム信号にマッピングする前記各第６物理回線毎に設けられたマッピング手段と、
前記第１同期フレーム信号が入力される前記第５物理回線に関する回線情報、ＡＴＭセルの論理アドレス、前記第１同期フレーム信号が複数チャンネルのＡＴＭセルを収容する場合は入力元のチャンネル識別子、ＡＴＭセルの出力先に関する方路情報、及びＡＴＭセルがマッピングされる前記第２同期フレーム信号が複数チャンネルのＡＴＭセルを収容する場合は該ＡＴＭセルの出力先のチャンネル識別子を項目に含む識別子変換テーブルと、
前記各第５物理回線から入力されたＡＴＭセルのチャンネル識別子及び論理アドレスに合致する前記方路情報に基づいて、該当するマッピング手段に該ＡＴＭセルを出力するクロスコネクト手段と、
第１ＡＴＭセルがマッピングされる前記第２同期フレーム信号が複数チャンネルのＡＴＭセルを収容する場合、該第１ＡＴＭセルが入力される前記回線情報及び前記論理アドレスに基づいて、該当する出力先のチャンネル識別子を前記第１ＡＴＭセルの前記所定の領域に挿入するチャンネル識別子更新手段とを具備したことを特徴とする伝送装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34514598A JP3640820B2 (ja) | 1998-12-04 | 1998-12-04 | 伝送装置 |
| US09/312,995 US6498794B1 (en) | 1998-12-04 | 1999-05-17 | Transmitter with cell switching function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34514598A JP3640820B2 (ja) | 1998-12-04 | 1998-12-04 | 伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000174758A JP2000174758A (ja) | 2000-06-23 |
| JP3640820B2 true JP3640820B2 (ja) | 2005-04-20 |
Family
ID=18374595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34514598A Expired - Fee Related JP3640820B2 (ja) | 1998-12-04 | 1998-12-04 | 伝送装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6498794B1 (ja) |
| JP (1) | JP3640820B2 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7170906B2 (en) * | 1998-07-22 | 2007-01-30 | Synchrodyne Networks, Inc. | Time-based grooming and degrooming methods with common time reference for optical networks |
| US6751224B1 (en) * | 2000-03-30 | 2004-06-15 | Azanda Network Devices, Inc. | Integrated ATM/packet segmentation-and-reassembly engine for handling both packet and ATM input data and for outputting both ATM and packet data |
| US6810039B1 (en) * | 2000-03-30 | 2004-10-26 | Azanda Network Devices, Inc. | Processor-based architecture for facilitating integrated data transfer between both atm and packet traffic with a packet bus or packet link, including bidirectional atm-to-packet functionally for atm traffic |
| US6731640B1 (en) * | 2000-05-09 | 2004-05-04 | Nortel Networks Limited | Frame synchronization over multiple networks |
| JP3516634B2 (ja) * | 2000-05-30 | 2004-04-05 | 日本電気株式会社 | サーキットエミュレーション装置及びサーキットエミュレーション装置における多重化方法 |
| US6476840B1 (en) * | 2000-08-02 | 2002-11-05 | Sony Chemical Corporation Of America | Radiation-curable thermal printing ink and ink ribbons and methods of making, using and printing using the same |
| US7002976B2 (en) * | 2000-11-01 | 2006-02-21 | Marconi Intellectual Property (Ringfence) Inc. | Virtual ethernet ports with automated router port extension |
| GB0031536D0 (en) * | 2000-12-22 | 2001-02-07 | Nokia Networks Oy | Selecting data packets |
| US7016378B1 (en) * | 2001-01-26 | 2006-03-21 | Ciena Corporation | Method and system for automatically provisioning an overhead byte |
| US7092389B2 (en) | 2001-01-30 | 2006-08-15 | At&T Corp. | Technique for ethernet access to packet-based services |
| US7120150B2 (en) * | 2001-01-30 | 2006-10-10 | At & T Corp. | Technique for ethernet access to packet-based services |
| US8670446B2 (en) * | 2001-01-30 | 2014-03-11 | At&T Intellectual Property Ii, L.P. | Technique for Ethernet access to packet-based services |
| US20020176450A1 (en) * | 2001-01-31 | 2002-11-28 | Sycamore Networks, Inc. | System and methods for selectively transmitting ethernet traffic over SONET/SDH optical network |
| US6810424B2 (en) * | 2001-02-22 | 2004-10-26 | Agere Systems Inc. | Link layer device and method of translating packets between transport protocols |
| US7912074B2 (en) * | 2001-06-01 | 2011-03-22 | Fujitsu Limited | System and method of multiplexing data from multiple ports |
| US7292528B2 (en) * | 2001-06-04 | 2007-11-06 | Turin Networks | Method and apparatus to facilitate independent protection switching in a distributed network |
| US7009978B2 (en) * | 2001-12-18 | 2006-03-07 | Nortel Networks Limited | Communications interface for providing a plurality of communication channels to a single port on a processor |
| US7233587B2 (en) * | 2002-02-01 | 2007-06-19 | Harris Corporation | Method and system for encapsulating time division multiplex data into individual packets of a packet based network |
| JP3888440B2 (ja) * | 2002-02-27 | 2007-03-07 | 日本電気株式会社 | 光分岐挿入装置 |
| IL151144A (en) * | 2002-08-08 | 2003-10-31 | Eci Telecom Ltd | Switching device for telecommunication networks |
| US7835266B2 (en) * | 2002-10-29 | 2010-11-16 | Fujitsu Limited | Node apparatus and maintenance and operation supporting device |
| JP4125109B2 (ja) * | 2002-12-12 | 2008-07-30 | 富士通株式会社 | インターフェース装置，ｓｏｎｅｔ多重分離装置，伝送システムおよびフレーム伝送方法 |
| US7978736B2 (en) * | 2003-09-30 | 2011-07-12 | Ciena Corporation | Efficient provisioning of a VT/TU cross-connect |
| US7542484B2 (en) * | 2003-09-30 | 2009-06-02 | Nortel Networks Limited | Managing payload specific latencies in a cross-connect system |
| US20060034325A1 (en) * | 2004-08-10 | 2006-02-16 | Sbc Knowledge Ventures, L.P. | System and method for mapping SONET management data to the payload of a SONET STS-1 frame |
| US7782805B1 (en) | 2005-02-08 | 2010-08-24 | Med Belhadj | High speed packet interface and method |
| PL1703733T3 (pl) * | 2005-03-16 | 2011-11-30 | Advanced Digital Broadcast Sa | System przetwarzania strumieni danych telewizyjnych i sposób przetwarzania strumieni danych telewizyjnych |
| JP4838677B2 (ja) * | 2006-09-20 | 2011-12-14 | 富士通株式会社 | 伝送装置 |
| US8135972B2 (en) * | 2009-03-10 | 2012-03-13 | Cortina Systems, Inc. | Data interface power consumption control |
| JP5418086B2 (ja) | 2009-09-09 | 2014-02-19 | 富士通株式会社 | 伝送装置及び信号伝送方法 |
| US8798077B2 (en) | 2010-12-29 | 2014-08-05 | Juniper Networks, Inc. | Methods and apparatus for standard protocol validation mechanisms deployed over a switch fabric system |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0522403A (ja) | 1991-07-15 | 1993-01-29 | Nippon Telegr & Teleph Corp <Ntt> | Ｓｔｍ−ａｔｍ相互変換制御方式 |
| JPH0522404A (ja) | 1991-07-15 | 1993-01-29 | Nippon Telegr & Teleph Corp <Ntt> | Ｓｔｍ−ａｔｍ相互変換制御方式 |
| JPH05244187A (ja) * | 1992-02-14 | 1993-09-21 | Nippon Telegr & Teleph Corp <Ntt> | 装置内監視方法 |
| JP2770786B2 (ja) * | 1995-06-05 | 1998-07-02 | 日本電気株式会社 | 構造化データの多重ａｔｍ／ｓｔｍ変換装置 |
| JP3264803B2 (ja) | 1995-09-25 | 2002-03-11 | 富士通株式会社 | 固定長セルをサポートしたアド・ドロップ多重化装置 |
| JPH09135250A (ja) * | 1995-11-10 | 1997-05-20 | Toshiba Corp | 音声信号伝送方式 |
| US5878045A (en) * | 1996-04-26 | 1999-03-02 | Motorola, Inc. | Method and apparatus for converting data streams in a cell based communications system |
| JP3302578B2 (ja) * | 1996-10-21 | 2002-07-15 | 富士通株式会社 | Ｏａｍ処理装置 |
| KR100197898B1 (ko) * | 1996-11-30 | 1999-06-15 | 김영환 | 비동기식 전송모드 사설망의 음성전화 서비스장치 |
| DE19757598A1 (de) * | 1997-12-23 | 1999-07-08 | Siemens Ag | Verfahren und Netzkomponente eines Kommunikationsnetzes zur Vermittlung von niederbitratigen Verbindungen zwischen Eingangsbaugruppen und Ausgangsbaugruppen |
| US6151325A (en) * | 1997-03-31 | 2000-11-21 | Cisco Technology, Inc. | Method and apparatus for high-capacity circuit switching with an ATM second stage switch |
| US6266342B1 (en) * | 1998-04-08 | 2001-07-24 | Nortel Networks Limited | Adaption resource module and operating method therefor |
| US6272128B1 (en) * | 1998-06-16 | 2001-08-07 | Mci Communications Corporation | Method and system for emulating a T1 link over an ATM network |
| US6195346B1 (en) * | 1998-06-16 | 2001-02-27 | Mci Communications Corporation | Method and system for processing an HDLC message |
| US6178184B1 (en) * | 1998-12-11 | 2001-01-23 | Avaya Technology Corp. | Arrangement for synchronization of multiple streams of synchronous traffic delivered by an asynchronous medium |
-
1998
- 1998-12-04 JP JP34514598A patent/JP3640820B2/ja not_active Expired - Fee Related
-
1999
- 1999-05-17 US US09/312,995 patent/US6498794B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6498794B1 (en) | 2002-12-24 |
| JP2000174758A (ja) | 2000-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3640820B2 (ja) | 伝送装置 | |
| US7012917B2 (en) | Service unit for a hub having multiple star interconnect configurations | |
| US6697373B1 (en) | Automatic method for dynamically matching the capacities of connections in a SDH/SONET network combined with fair sharing of network resources | |
| EP0468498B1 (en) | Routing system capable of effectively processing routing information | |
| JP3371948B2 (ja) | 情報通信方法およびｓｏｎｅｔ回線交換リング用ノード | |
| EP0653132B1 (en) | Local or/and transit exchange for a broadband communication network | |
| US6671271B1 (en) | Sonet synchronous payload envelope pointer control system | |
| WO2000076101A1 (en) | Architecture for a sonet line unit including optical transceiver, cross-connect and synchronization subsystem | |
| US6292485B1 (en) | In-band management control unit software image download | |
| KR20020095201A (ko) | Ｓｏｎｅｔ 링 상에서의 등시성 및 버스트형 데이터의 전송 | |
| US6658006B1 (en) | System and method for communicating data using modified header bits to identify a port | |
| JP3765899B2 (ja) | 伝送装置 | |
| US20020065073A1 (en) | Extended-cell communication network and transmission apparatus | |
| KR20040014419A (ko) | 단일 통신 스위치를 통해 ａｔｍ, ｔｄｍ 및 패킷데이터를 스위칭하는 방법 및 장치 | |
| US7266110B1 (en) | Apparatus and method for hybrid telecommunications switching | |
| Cisco | BXM T3/E3, 155, and 622 | |
| Cisco | BXM T3/E3, 155 and 622 | |
| Cisco | BXM T3/E3, 155, and 622 | |
| Cisco | BXM T3/E3, 155, and 622 | |
| Cisco | BXM T3/E3, 155, and 622 | |
| Cisco | BXM T3/E3, 155, and 622 | |
| Cisco | BXM T3/E3, 155, and 622 | |
| Cisco | BXM T3/E3, 155, and 622 | |
| Cisco | LightStream 100 ATM Switch Overview | |
| Cisco | LightStream 100 ATM Switch Overview |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040830 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050119 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080128 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |