JP2000174758A - 伝送装置 - Google Patents

伝送装置

Info

Publication number
JP2000174758A
JP2000174758A JP34514598A JP34514598A JP2000174758A JP 2000174758 A JP2000174758 A JP 2000174758A JP 34514598 A JP34514598 A JP 34514598A JP 34514598 A JP34514598 A JP 34514598A JP 2000174758 A JP2000174758 A JP 2000174758A
Authority
JP
Japan
Prior art keywords
atm cell
atm
channel identifier
cell
synchronization frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34514598A
Other languages
English (en)
Other versions
JP3640820B2 (ja
Inventor
Keiichiro Tsukamoto
慶一郎 塚本
Nobutaka Taki
宜孝 瀧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP34514598A priority Critical patent/JP3640820B2/ja
Priority to US09/312,995 priority patent/US6498794B1/en
Publication of JP2000174758A publication Critical patent/JP2000174758A/ja
Application granted granted Critical
Publication of JP3640820B2 publication Critical patent/JP3640820B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/60—Software-defined switches
    • H04L49/606—Hybrid ATM switches, e.g. ATM&STM, ATM&Frame Relay or ATM&IP
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605—Fixed allocated frame structures
    • H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
    • H04J3/1617—Synchronous digital hierarchy [SDH] or SONET carrying packets or ATM cells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H04L2012/5675—Timeslot assignment, e.g. TDMA
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5684—Characteristics of traffic flows

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】 【課題】 複数チャンネルのＡＴＭをＳＴＳ−１に効率
良くマッピングできるインタフェースモジュールを提供
することを目的とする。 【解決手段】 ＡＴＭセルと同期フレームとの間のイン
タフェースをするインタフェースモジュールであって、
それぞれチャンネルを識別するチャンネル識別子が付与
され、ＡＴＭセルが入力される複数の第１物理回線と、
前記同期フレーム信号を出力する第２物理回線とを含ん
でいる。インタフェースモジュールはさらに、前記ＡＴ
Ｍセルが入力された前記第１物理回線に付与にされた前
記チャンネル識別子を該ＡＴＭセルの所定の領域に挿入
するチャンネル識別子挿入部と、前記チャンネル識別子
が挿入された複数チャンネルの前記ＡＴＭセルを１つの
前記同期フレーム信号にマッピングして、前記第２物理
回線に出力するマッピング部とを含んでいる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、伝送装置に関し、
特に、複数チャンネルのＡＴＭセルを収容する同期フレ
ームのマッピング／デマッピングに関する。
【０００２】
【従来の技術】公衆伝送網において、音声信号やデータ
情報はＳＴＭ(Synchronous TransferMode) 形式とし
て、ＳＯＮＥＴ(Synchronous Optical Network) のイン
フラストラクチャーの中で伝送され取り扱われている。
【０００３】これらのＳＴＭ形式のサービス信号は各伝
送装置において、ＳＯＮＥＴのフレーム形式であるＳＴ
Ｓ−１(Synchronous Transport Signal:51.84MHz) レベ
ルやＶＴ(Virtual Tributary:1.726MHz)レベルにおいて
アクセスされる。
【０００４】また、外部インタフェースは、ＯＣ−４８
（光信号:2.4GHz)、ＯＣ−１２（光信号:600MHz)、ＯＣ
−３（光信号:150MHz)、ＤＳ３（電気信号:44.736MHz)
、ＤＳ１（電気信号:1.544MHz)等である。更に、近
年、伝送路や伝送機器の帯域の有効利用のためにＡＴＭ
(Asynchronous Transfer Mode)の信号形式によるデータ
情報サービスが実用化されている。
【０００５】近年、既存のネットワーク網であるＳＯＮ
ＥＴネットワーク等を運用しながら、ＡＴＭ信号のサー
ビスが可能な、特に、複数のチャンネルのＡＴＭ信号の
交換機能を有する伝送装置の要求が高まっているが、従
来、ＳＴＭ信号及びＡＴＭセルの交換機能を有する伝送
装置は無かった。
【０００６】ＳＴＭ信号を交換する場合、複数チャンネ
ルのＳＴＭ信号をＳＴＳ−１にマッピングする際、ＳＴ
Ｍ信号に多重化された各チャンネルの信号をＳＴＳ−１
にマッピングするそのマッピング位置が決まっており、
各チャンネルの信号を該当するＳＴＳ−１のフレーム位
置にマッピングすれば良い。また、ＳＴＳ−１にマッピ
ングされた各チャンネルのＳＴＭ信号を振り分ける場合
においても、ＳＴＳ−１のフレーム位置から該当するチ
ャンネルが判別されるので、容易に振り分けることがで
きた。
【０００７】
【発明が解決しようとする課題】しかし、複数チャンネ
ルのＡＴＭネットワークをＳＯＮＥＴネットワーク等に
接続する場合、ＳＴＳ−１の１チャンネルに、各ＡＴＭ
セルの１チャンネルを割り当てる方法やＳＴＳ−１の１
チャンネルに、複数チャンネルのＡＴＭセルをマッピン
グするとき、ＳＴＭ信号と同様の方法でＡＴＭセルの各
チャンネルのマッピング位置を決めて、マッピングする
方法が考えられる。
【０００８】ＳＴＳ−１の１チャンネルに、ＡＴＭセル
を１チャンネル割り当てる前者の方法の場合、ＡＴＭセ
ルのチャンネル数だけＳＴＳ−１のチャンネルが必要に
なる。ＳＴＳ−１のチャンネルを多く使用することは、
伝送装置の内部の物理回線の数が多くなり、それだけＡ
ＴＭセルを交換するクロスコネクト装置等が大きくな
り、伝送装置全体が大規模になるという問題がある。
【０００９】また、ＳＴＳ−１の１チャンネルに、ＡＴ
Ｍセルを複数チャンネル割り当てる後者の方法の場合、
各チャンネルのＡＴＭセルの疎密によって、ＳＴＳ−１
信号内に疎密が起こり、ＳＴＳ−１信号内の疎なチャン
ネルの部分を、過密なＡＴＭセルのチャンネルに使用す
ることも出来ず、非常に非効率的である。
【００１０】ＡＴＭセルは、ＡＴＭヘッダに格納された
論理アドレスであるＶＰＩ／ＶＣＩに従って、方路が振
り分けられ、該当するネットワークに伝送されるが、各
ネットワーク（各ＡＴＭチャンネル）毎に論理コネクシ
ョンが設定されるので、異なるＡＴＭチャンネルで同一
の論理アドレスが設定される場合がある。このような場
合、チャンネルのマッピング位置を決めないと、ＳＴＳ
−１信号にマッピングされたＡＴＭセルがどのチャンネ
ルからのものであるか判別できず、該当するネットワー
クに方路振り分けを行うことが不可能になるという問題
がある。
【００１１】更に、ＳＴＳ−１信号にマッピングされた
ＡＴＭセルを該当するチャンネルに分配する場合、各チ
ャンネルの識別ができないため、各チャンネルへの分配
が不可能となってしまう問題もある。
【００１２】よって、本発明の目的は、複数チャンネル
のＡＴＭセルを１つのＳＴＳ−１に効率良くマッピング
できる伝送装置を提供することである。
【００１３】本発明のさらに他の目的は、複数チャンネ
ルを収容するインタフェースモジュールから任意のイン
タフェースモジュールにＡＴＭセルを振り分けることの
できる伝送装置を提供することである。
【００１４】本発明のさらに他の目的は、任意のインタ
フェースモジュールから複数チャンネルの収容するイン
タフェースモジュールの任意のネットワークにＡＴＭセ
ルを振り分けることのできる伝送装置を提供することで
ある。
【００１５】
【課題を解決するための手段】本発明の第１の側面によ
れば、ＡＴＭセルと同期フレームとの間のインタフェー
スをするインタフェースモジュールを有し、セル交換機
能を有する伝送装置であって、それぞれチャンネルを識
別するチャンネル識別子が付与され、ＡＴＭセルが入力
される複数の第１物理回線と、前記同期フレーム信号を
出力する第２物理回線と、前記ＡＴＭセルが入力された
前記第１物理回線に付与にされた前記チャンネル識別子
を該ＡＴＭセルの所定の領域に挿入するチャンネル識別
子挿入手段と、前記チャンネル識別子が挿入された複数
チャンネルの前記ＡＴＭセルを１つの前記同期フレーム
信号にマッピングして、前記第２物理回線に出力するマ
ッピング手段とを具備したことを特徴とする伝送装置が
提供される。
【００１６】好ましくは、前記ＡＴＭセルの前記所定の
領域に所定の値が設定されているか否かを検出して、所
定の値が設定されていない前記ＡＴＭセルを廃棄する検
出手段をインタフェースモジュールに設ける。
【００１７】以上のような構成によれば、インタフェー
スモジュールが複数チャンネルを収容する場合、インタ
フェースモジュールの各第１物理回線にチャンネル識別
子を予め付与しておく。チャンネル識別子挿入手段は、
第１物理回線から入力されたＡＴＭセルの所定の領域
（例えば、セルヘッダ）に該第１物理回線に付与された
チャンネル識別子を挿入する。
【００１８】マッピング手段は、チャンネル識別子が挿
入された複数チャンネルのＡＴＭセルを同期フレーム信
号にマッピングする。同期フレーム信号にマッピングさ
れたＡＴＭセルにはチャンネル識別子が挿入されている
ので、どのチャンネルからのＡＴＭセルであるかを識別
することができ、該インタフェースモジュールを伝送装
置に使用する場合、正しく方路振り分けをすることがで
きる。
【００１９】本発明の他の側面によれば、ＡＴＭセルと
同期フレームとの間のインタフェースをするインタフェ
ースモジュールを有し、セル交換機能を有する伝送装置
であって、それぞれチャンネルを識別するチャンネル識
別子が付与され、ＡＴＭセルを出力する複数の第１物理
回線と、複数チャンネルのＡＴＭセルがマッピングされ
た同期フレーム信号が入力される第２物理回線と、前記
同期フレーム信号にマッピングされた前記ＡＴＭセルを
分離し、該ＡＴＭセルの所定の領域に挿入された前記チ
ャンネル識別子に該当する前記第１物理回線に前記ＡＴ
Ｍセルを出力するデマッピング手段とを具備したことを
特徴とする伝送装置が提供される。
【００２０】好ましくは、前記ＡＴＭセルの前記所定の
領域の値が前記チャンネル識別子のいずれかに一致する
か否かを検出して、いずれのチャンネル識別子とも一致
しないときは、該ＡＴＭセルを廃棄する検出手段をイン
タフェースモジュールに設ける。
【００２１】第２物理回線毎にチャンネル識別子を予め
付与しておく。デマッピング手段は、第１物理回線から
入力された同期フレーム信号にマッピングされたＡＴＭ
セルを分離し、ＡＴＭセルの所定の領域に挿入されてい
るチャンネル識別子が付与された第１物理回線に出力す
る。これにより、インタフェースモジュールが複数チャ
ンネルを収容する場合でも、該当する所望のチャンネル
にＡＴＭセルを出力することが可能となる。
【００２２】本発明の更に他の側面によれば、ＡＴＭセ
ルの方路振り分けを行うセル交換モジュールを有する伝
送装置であって、ＡＴＭセルがマッピングされた第１同
期フレーム信号が入力される複数の第１物理回線と、第
２同期フレーム信号を出力する複数の第２物理回線と、
前記各第１物理回線から入力された前記第１同期フレー
ム信号にマッピングされた前記ＡＴＭセルを分離するデ
マッピング手段と、入力されたＡＴＭセルを前記第２同
期フレーム信号にマッピングする前記各第２物理回線毎
に設けられたマッピング手段と、前記第１同期フレーム
信号が入力される前記第１物理回線に関する回線情報、
ＡＴＭセルの論理アドレス、前記第１同期フレーム信号
が複数チャンネルのＡＴＭセルを収容する場合は入力元
のチャンネル識別子、ＡＴＭセルの出力先に関する方路
情報及びＡＴＭセルがマッピングされる前記第２同期フ
レーム信号が複数チャンネルのＡＴＭセルを収容する場
合は該ＡＴＭセルの出力先のチャンネル識別子を項目に
含む識別子変換テーブルと、各第１物理回線から入力さ
れたＡＴＭセルのチャンネル識別子及び論理アドレスに
合致する前記方路情報に基づいて、該当するマッピング
手段に該ＡＴＭセルを出力するクロスコネクト手段と、
第１ＡＴＭセルがマッピングされる前記第２同期フレー
ム信号が複数チャンネルのＡＴＭセルを収容する場合
は、該第１ＡＴＭセルが入力される前記回線情報及び前
記論理アドレスに基づいて、該当するチャンネル識別子
を前記第１ＡＴＭセルの所定の領域に挿入するチャンネ
ル識別子更新手段とを具備したことを特徴とする伝送装
置が提供される。
【００２３】以上のような構成によれば、識別子変換テ
ーブルは、第１同期フレーム信号が複数チャンネルを収
容する場合は入力元のチャンネル識別子、第２同期フレ
ーム信号が複数チャンネルのＡＴＭセルを収容する場合
は出力先のチャンネル識別子を項目に含む。
【００２４】クロスコネクト手段は、第１同期フレーム
信号が複数チャンネルのＡＴＭセルを収容する場合は、
ＡＴＭセルの所定の領域に挿入されるチャンネル識別子
と論理アドレスに基づいて、方路情報を取得して、方路
情報に従って、該当するマッピング手段に出力する。こ
れによりチャンネルは異なるが、論理アドレスが一致す
るＡＴＭセルが同一の第１同期フレームにマッピングさ
れる場合であっても、所望の出力先に方路振り分けを行
うことができる。
【００２５】更に、チャンネル識別子更新手段は、第２
同期フレームに複数チャンネルのＡＴＭセルがマッピン
グされる場合、該ＡＴＭセルの論理アドレスに従って、
方路情報及び出力チャンネルのチャンネル識別子を識別
子変換テーブルより取得する。そして、ＡＴＭセルの所
定の領域に出力チャンネルのチャンネル識別子を挿入す
る。これにより、この複数チャンネルのＡＴＭセルがマ
ッピングされた第２同期フレームをインタフェースモジ
ュールで入力する場合に、チャンネル識別子に該当する
チャンネルにＡＴＭセルを振り分けることができる。
【００２６】本発明の更に他の側面によれば、上述した
インタフェースモジュール及びセル変換モジュールを伝
送装置に使用する。これにより、複数チャンネルを収容
するインタフェースモジュールから所望のインタフェー
スモジュールにＡＴＭセルを振り分けることができると
共に、任意のインタフェースモジュールから複数チャン
ネルを収容するインタフェースモジュールの所望のチャ
ンネルにＡＴＭセルを振り分けることができる。
【００２７】
【発明の実施の形態】本発明の実施形態を説明する前に
図１及び図２を参照して本発明の原理を説明する。図１
は、インタフェースモジュールの第１の原理ブロック図
である。図１に示すように、上りのインタフェースモジ
ュールは、チャンネル識別子挿入手段２及びマッピング
手段４を具備する。
【００２８】ＡＴＭセルが入力される物理回線３毎に予
めチャンネル識別子が付与されている。チャンネル識別
子挿入手段２は、入力されたＡＴＭセルに対して、該セ
ルが入力された物理回線３に割り当てられたチャンネル
識別子ch#iをＡＴＭセルの所定の領域に挿入して、該Ａ
ＴＭセルをマッピング手段４に出力する。
【００２９】マッピング手段４は、チャンネル識別子ch
#iが挿入されたＡＴＭセルを、順次ＳＴＳ−１等の同期
フレームにマッピングして、物理回線５に出力する。こ
れによりＡＴＭセル交換モジュールでは、複数チャンネ
ルのＡＴＭセルがマッピングされたＳＴＳ−１が入力さ
れると、ＳＴＭ−１にマッピングされている各ＡＴＭセ
ルに挿入されているチャンネル識別子ch#i及び論理アド
レスに従い、方路振り分けを行うことができる。
【００３０】図２は、インタフェースモジュールの第２
の原理ブロック図である。図２に示すように、下りのイ
ンタフェースモジュールは、チャンネル識別子検出手段
６、デマッピング手段８及びチャンネル識別子更新手段
１０を具備する。
【００３１】ＳＴＳ−１等の同期フレームにマッピング
され、且つチャンネル識別子が挿入されたＡＴＭセルが
チャンネル識別子検出手段６に物理回線７より入力され
る。チャンネル識別子検出手段６は、フレーム同期を取
って、各ＡＴＭセルに挿入されたチャンネル識別子ch#i
を検出する。
【００３２】デマッピング手段８は、同期フレーム信号
にマッピングされた各ＡＴＭセルを分離して、該ＡＴＭ
セルに挿入されたチャンネル識別子ch#iに該当するチャ
ンネルのチャンネル識別子更新手段１０に出力する。
【００３３】チャンネル識別子更新手段１０は、ＡＴＭ
セルが入力されると、各ＡＴＭセルのチャンネル識別子
ch#iが挿入されている領域に所定の値を再挿入して、物
理回線１１に出力する。
【００３４】以下、図面を参照して本発明の実施の形態
について説明する。
【００３５】図３は、本発明の実施形態によるネットワ
ーク構成図である。図３に示すように、統合ノード２０
#1〜２０#4が光ファイバ（例えば、ＯＣ−１２やＯＣ−
４８）の幹線伝送路２１によりリングのネットワークを
構成している。
【００３６】各統合ノード２０#1〜２０#4は、ＳＴＭ信
号とＡＴＭ信号を取り扱うＡＤＭ(Add Drop Multiplexe
r(以下、伝送装置））である。各伝送装置２０#1〜２０
#4は、インタフェースモジュールにより、OC-n(n=3,12,
48),DS1/DS3TDM,DS1/DS3CR（セルリレー) ，DS1/DS3FR
(フレームリレー）及びイーサネット等のインタフェー
スを収容する。
【００３７】例えば、イーサネットのインタフェースに
は、ルータ２４等が接続され、DS1/DS3TDMのインタフェ
ースには、ＴＤＭ ＭＵＸ２６が接続され、またDS1/DS
3CR，DS1/DS3FR のインタフェースには、ＡＴＭ ＭＵ
Ｘ２２やＡＴＭ交換機２７等が接続される。
【００３８】ＤＳ１インタフェースやイーサネットイン
タフェースは、１つのインタフェースモジュールに複数
チャンネル、例えば、ＤＳ１インタフェースが１４チャ
ンネル、イーサネットインタフェースが４チャンネル収
容可能となっている。ＡＴＭＭＵＸ２２、ルータ２４、
ＴＤＭ ＭＵＸ２６等には、パソコン、ＡＴＭ端末、電
話端末等の端末が接続される。
【００３９】ネットワーク管理システム２８は、ネット
ワーク管理者によって設定された、各伝送装置２０#1〜
２０#4がＡＴＭセル等のクロスコネクト等を行うための
回線設定情報を各伝送装置２０#1〜２０#4にダウンロー
ド等を行い、遠隔地より各伝送装置２０#1〜２０#4を管
理する。
【００４０】図４は、本発明の実施形態による伝送装置
の構成図である。この図４に示す伝送装置は、図３中の
統合ノード２０#1〜２０#4に使用される。この伝送装置
は、複数のインタフェースモジュール３２#1〜３２#nを
収容するカードスロット、ＳＴＳ交換モジュール３４、
ＶＴ交換モジュール３６、ＡＴＭセル交換モジュール
（ＡＳＦ：ATM Switch Fabric)）３８及び集中制御モジ
ュール４０を具備する。
【００４１】インタフェースモジュール３２#1〜３２#n
は、複数チャンネル、複数種類のサービスに対応するイ
ンタフェースを司る回線終端部であり、各外部フォーマ
ットで規定される信号を伝送装置で取り扱う共通の内部
フォーマット（例えば、ＳＴＳ−１（50MHz)）の信号に
ＭＵＸ／ＤＭＵＸして、ＳＴＳ交換モジュール３４に出
力し、ＳＴＭ交換モジュール３４から入力されたＳＴＳ
−１の信号を各外部フォーマットの信号にＤＭＵＸ／Ｍ
ＵＸするものである。
【００４２】インタフェースモジュール３２#1〜３２#n
は、ＯＣ−ｎ（ｎ＝３，１２，４８）、ＤＳ１、ＤＳ
３、ＬＡＮ等のインタフェースである。尚、本実施形態
では、ＯＣ−ｎのＳＯＮＥＴを収容する例であるが、我
が国におけるＴＴＣ（電気通信技術委員会）標準(JT-G7
07,JT-G708,JT-G709) に従う新同期信号ネットワークの
インタフェースも勿論収容可能である。
【００４３】これらのインタフェースの中でＡＴＭセル
を取り扱うサービスのデータリンク層には、イーサネッ
ト等のパケットを扱うＬＡＮ信号、ＤＳ１／ＤＳ３ Ｕ
ＮＩ(User Network Interface)やＤＳ１／ＤＳ３信号を
使用したフレームリレー／セルリレーサービス等やＳＯ
ＮＥＴの光インタフェースを使用したＯＣ−３ＵＮＩ，
ＯＣ−Ｎ（Ｎ＝３，１２，４８）信号の中のＳＴＳ−１
にセルがマッピングされた場合等が含まれる。
【００４４】インタフェースモジュール３２#1は、例え
ば、ＯＣ−１２である。インタフェースモジュール３２
#2は、例えば、ＯＣ−３である。インタフェースモジュ
ール３２#3は、例えば、ＤＳ３である。インタフェース
モジュール３２#4は、例えば、チャンネルch#1〜ch#14
を収容するＤＳ１のＡＴＭセルインタフェースである。
【００４５】３２#nは、例えば、チャンネルch#1〜ch#4
を収容するＬＡＮインタフェースモジュールである。Ｌ
ＡＮインタフェースモジュール３２#nには、ＬＡＮに使
用されるデータパケットが入力される。ＬＡＮのパケッ
トは、パケットヘッダのＩＰアドレスから該当するＶＰ
Ｉ／ＶＣＩに変換され、各ＡＴＭセルに分割された後、
ＳＴＳ−１にマッピングされて、ＳＴＳ交換モジュール
３４に出力される。
【００４６】ＤＳ１やＬＡＮ等のように複数チャンネル
をインタフェースモジュール３２#4，３２#nに収容し、
これらの複数チャンネルの信号を１本のＳＴＳ−１にマ
ッピングすることによりＳＴＳ−１の使用効率の向上を
図っている。このように複数チャンネルのＡＴＭセルが
１本のＳＴＳ−１にマッピングされるのは、ＤＳ１やＬ
ＡＮ信号に限らない。
【００４７】また、ＳＴＳ−１とは異なる同期フレーム
信号、例えば、ＳＴＳ−３ｃにマッピングすることも可
能であり、この場合は、収容可能なチャンネル数が増加
し、インタフェースの種類も多様になる。尚、ＳＴＳ−
１に収容されるチャンネル数は、合計速度がＳＴＳ−１
の速度(50MHz) を越えなければ任意である。
【００４８】ＳＴＳ交換モジュール３４は、回線設定情
報に基づいて、各インタフェースモジュール３２#1〜３
２#nから出力されたＳＴＳ−１が、ＡＴＭセルをマッピ
ングしている場合は、ＡＳＦ３８の入力ポートにＳＴＳ
−１をクロスコネクトして出力し、ＶＴ信号をマッピン
グしている場合は、ＶＴ交換モジュール３６の入力ポー
トにＳＴＳ−１をクロスコネクトして出力する。
【００４９】ＶＴ交換モジュール３６は、ＳＴＳ−１信
号をＶＴレベルの信号に分離してから、ＶＴポインタ処
理及びＶＴレベルのクロスコネクトし、ＳＴＳ−１信号
に多重化して、ＳＴＳ交換モジュール３４に出力する。
【００５０】ＡＳＦ３８は、ＳＴＳ−１をＡＴＭセルに
デマッピングして、各ＡＴＭセルのポートＩＤ（出力Ｖ
ＰＩ／ＶＣＩ、出力ＳＴＳ−１が複数チャンネルのＡＴ
Ｍセルをマッピングするときは、出力チャンネル識別子
の挿入）を更新する。
【００５１】そして、入力ポート番号（入力チャンネル
識別子を含む）及び入力ＶＰＩ／ＶＣＩに従って、ＡＴ
Ｍセルをクロスコネクトして、出力ポート毎に、ＡＴＭ
セルをＳＴＳ−１にマッピングして、ＳＴＳ交換モジュ
ール３４に出力する。
【００５２】ＳＴＳ交換モジュール３４は、回線設定情
報に従って、ＶＴ交換モジュール３６及びＡＳＦ３８か
ら出力されたＳＴＳ−１を該当するインタフェースモジ
ュール３２#1〜３２#nに出力する。
【００５３】インタフェースモジュール３２#1〜３２#n
は、ＳＴＳ交換モジュール３４から入力されたＳＴＳ−
１信号を該当する外部インタフェースの信号に変換し
て、伝送路に出力する。集中制御モジュール４０は、ネ
ットワークの障害及び回線設定情報等を集中管理する。
【００５４】図５は、図４中のＤＳ１インタフェースモ
ジュール（上り）の構成図である。ＤＳ１インタフェー
スモジュール３２#4は、ＤＳ１ライン終端部５０、ＤＳ
１デマップ部５２、ポートＩＤ検出部５４、チャンネル
識別子挿入部５６、ポートＩＤ制御部５８及びＳＴＳ−
１マップ部６０を有する。
【００５５】ＤＳ１ライン終端部５０は、ＤＳ１インタ
フェースを終端して、伝送路より入力されたＤＳ１をＤ
Ｓ１デマップ部５２に出力する。ＤＳ１デマップ部５２
は、ＤＳ１フレームの同期を取って、ＤＳ１フレームに
マッピングされているＡＴＭセルを分離して、ポートＩ
Ｄ検出部５４に出力する。
【００５６】図６は、ＡＴＭセルのフォーマット図であ
る。図６に示すように、ＡＴＭセルは、５バイトのヘッ
ダと４８バイトのペイロードの５３バイトからなる。ヘ
ッダは、４ビットの一般的フロー制御領域（ＧＦＣ(Gen
eric Flow Control)）、８ビットのＶＰＩ(Virtual Pat
h Identifier) 、１６ビットのＶＣＩ(Virtual Channel
Identifier)、３ビットのＰＴ(Payload Type)、８ビッ
トのＨＥＣ(Header Error Control)からなる。
【００５７】インタフェースモジュール３２#4に収容さ
れる各ＤＳ１ネットワークでは、ネットワークに収容さ
れるユーザのＶＰＩ／ＶＣＩは、ネットワークでユニー
クになるように決定されるが、互いに独立してネットワ
ークを構築しているため、ネットワークが異なれば、異
なるネットワーク間で同一のＶＰＩ／ＶＣＩが使用され
ることがある。
【００５８】１４チャンネルのＤＳ１ネットワークから
入力されたＡＴＭセルが１チャンネルのＳＴＳ−１にマ
ッピングされるため、ＡＴＭセルがどのチャンネルから
入力されたものであるかを判別する情報（以下、チャン
ネル識別子）が必要になる。
【００５９】そこで、チャンネル識別子を１４チャンネ
ルの各ＤＳ１ネットワーク毎に一意的に付与している。
このチャンネル識別子をＡＴＭセルのヘッダのポートＩ
Ｄ領域に挿入することにより、ＡＴＭセルがどのチャン
ネルからのものであるかを判別している。
【００６０】図７は、ポートＩＤ領域の一例を示す図で
ある。本実施形態では、ポートＩＤ領域として、ＧＦＣ
領域とＶＰＩ領域の１２ビットの中の任意の領域を使用
している。ＧＦＣ領域とＶＰＩ領域を使用しているの
は、未使用で特定の値（以下、期待値）であることが殆
どであり、ＡＳＦ３８でのＡＴＭセルのクロスコネクト
のために、一時的にチャンネル識別子を挿入することに
よる悪影響が少ないからである。
【００６１】チャンネル識別子に使用するポートＩＤ領
域のサイズは、１本のＳＴＳ−１信号に収容されるチャ
ンネル数に従って決定される。例えば、ＤＳ１チャンネ
ルのように、１４チャンネルの場合は、チャンネル識別
子は４ビットとなる。
【００６２】図８は、ＤＳ１のチャンネル識別子の一例
を示す図である。図８に示すように、ＧＦＣ領域を使用
して、チャンネルch#1〜ch#14 を「0000」〜「1101」に
より表す。
【００６３】図５中のポートＩＤ検出部５４は、ポート
ＩＤ制御部５８からポートＩＤがイネーブルであること
を指示する信号が出力されている場合、ＡＴＭセルのポ
ートＩＤを検出して、ＡＴＭセルのポートＩＤ領域に設
定されているポートＩＤが期待値に一致する時、該ＡＴ
Ｍセルをチャンネル識別子挿入部５６に出力し、期待値
に一致しない時、該ＡＴＭセルを廃棄する。
【００６４】一方、ポートＩＤ制御部５８からポートＩ
Ｄがディセーブルであることを指示する信号が出力され
ている場合、ポートＩＤの検出をせずに、そのままチャ
ンネル識別子挿入部５６に出力する。
【００６５】チャンネル識別子挿入部５６は、ポートＩ
Ｄ制御部５８からポートＩＤがイネーブルであることを
指示する信号が出力されている場合、ＡＴＭセルが入力
されたチャンネルに割り当てられたチャンネル識別子を
ポートＩＤ領域に挿入して、ＳＴＳ−１マップ部６０に
出力する。一方、ポートＩＤがディセーブルであること
を指示する信号が出力されている場合、ＡＴＭセルをそ
のままＳＴＳ−１マップ部６０に出力する。
【００６６】ポートＩＤ制御部５８は、ポートＩＤがイ
ネーブル／ディセーブルのいずれであるかを指示する信
号を出力する。尚、ポートＩＤがイネーブル／ディセー
ブルであるかは、回線設定情報に従って、集中制御モジ
ュール４０によりポートＩＤ制御部５８に指示される。
【００６７】ポートＩＤがイネーブルの場合は、複数の
ＤＳ１チャンネルがインタフェースモジュール３２#4に
収容される時である。ポートＩＤがディセーブルの場合
は、１個のＤＳ１チャンネルがインタフェースモジュー
ル３２#4に収容される時等である。
【００６８】ＳＴＳ−１マップ部６０は、図示しないが
各ＤＳ１チャンネル毎にバッファメモリを有し、各バッ
ファメモリに蓄積されたＡＴＭセルをＳＴＳ−１にマッ
ピングして、ＳＴＳ交換モジュール３４に出力する。
尚、ＳＴＳ−１には予めチャンネルを割り当てずに、蓄
積されているバッファメモリからＡＴＭセルをサイクリ
ックに読み出して、マッピングする。
【００６９】図９は、図４中のＤＳ１インタフェースモ
ジュール（下り）の構成図である。図９に示すように、
下りのＤＳ１インタフェースモジュール３２#4は、チャ
ンネル識別子検出部７０、ＳＴＳ−１デマップ部７２、
ポートＩＤ制御部７４、ポートＩＤ挿入部７６、ＤＳ１
マップ部８０及びＤＳ１ライン終端部８２を有する。
【００７０】チャンネル識別子検出部７０は、ポートＩ
Ｄ制御部７４からポートＩＤがイネーブルであることを
指示する信号が出力されている場合、ＳＴＳ−１にマッ
ピングされているＡＴＭセルのチャンネル識別子を検出
する。
【００７１】そのチャンネル識別子が、使用しているい
ずれかのチャンネル識別子（使用チャンネル識別子）に
一致していれば、ＳＴＳ−１にマッピングされている該
ＡＴＭセルをＳＴＳ−１デマップ部７２に出力し、いず
れの使用チャンネル識別子とも一致しなければ、該ＡＴ
ＭセルをＳＴＳ−１で廃棄（該ＡＴＭセルの領域をアイ
ドルセルとする）して、ＳＴＳ−１をＳＴＳ−１デマッ
プ部７２に出力する。一方、ポートＩＤがディセーブル
の場合、ＳＴＳ−１をそのまま、ＳＴＳ−１デマップ部
７２に出力する。
【００７２】ＤＳ１−１デマップ部７２は、ポートＩＤ
がイネーブルの場合、ＳＴＳ−１信号にマッピングされ
ているＡＴＭセルを分離し、該ＡＴＭセルに挿入された
チャンネル識別子に該当するチャンネルのポートＩＤ挿
入部７８に出力する。
【００７３】一方、ポートＩＤがディセーブルの場合、
ＳＴＳ−１にマッピングされているＡＴＭセルを分離
し、該ＡＴＭセルを特定のポートＩＤ挿入部７８に出力
する。
【００７４】ポートＩＤ挿入部７８は、ポートＩＤがイ
ネーブルの場合、ＡＴＭセルに挿入されていたチャンネ
ル識別子を期待値に変更して、ＤＳ１マップ部８０に出
力する。一方、ポートＩＤがディセーブルの場合、ＡＴ
Ｍセルをスルーして、ＤＳ１マップ部８０に出力する。
【００７５】ＤＳ１マップ部８０は、ＡＴＭセルをＤＳ
１にマッピングして、ＤＳ１ライン終端部８２に出力す
る。ＤＳ１ライン終端部８２は、ＤＳ１を外部インタフ
ェースに従って、ＤＳ１ネットワークに出力する。
【００７６】図１０は、図４中のＬＡＮインタフェース
モジュールの構成図である。図１０に示すように、ＬＡ
Ｎインタフェースモジュール３２#nは、ＬＡＮ終端部９
０、プロセッサ９２、チャンネル識別子発生部９４、セ
グメント分割部９６、パケット組立部９８、ＳＴＳ−１
マップ部１００、ＳＴＳ−１デマップ部１０２及びチャ
ンネル識別子検出部１０４を有する。
【００７７】ＬＡＮ終端部９０は、ＬＡＮ信号を終端す
る。プロセッサ９２は、ポートＩＤがイネーブル／ディ
セーブルのいずれかであるを示す信号を出力する。パケ
ットデータのＩＰアドレスからＶＣＩに変換し、またＡ
ＴＭセルに設定されているＶＣＩからＩＰアドレスに変
換する。チャンネル識別子発生部９４は、ポートＩＤが
イネーブルならば、ＬＡＮインタフェースモジュール３
２#nに収容される該当するチャンネル識別子#iを発生す
る。
【００７８】チャンネル識別子#iは、ＤＳ１インタフェ
ースモジュール３２#4で説明したものと実質的に同一で
ある。ここでは、ＬＡＮインタフェースモジュール３２
#nに収容されるチャンネルは、チャンネルch#1〜ch#4の
４個であり、そのチャンネル識別子は、チャンネルch#1
〜ch#4に対して、「00」〜「11」が付与されている。
【００７９】セグメント分割部９６は、ＬＡＮ信号に使
用されるデータパケットをＡＴＭセルに分割する。該Ａ
ＴＭセルのポートＩＤ領域に、チャンネル識別子を挿入
する。そして、プロセッサ９２により変換されたＶＣＩ
をＡＴＭセルのヘッダに設定して、パケットデータをＡ
ＴＭセルに変換して、該ＡＴＭセルをＳＴＳ−１マップ
部１００に出力する。ＳＴＳ−１マップ部１００は、複
数チャンネルch#1〜ch#4のＡＴＭセルをＳＴＳ−１にマ
ッピングして、ＳＴＳ−１をＳＴＳ交換モジュール３４
に出力する。
【００８０】チャンネル識別子検出部１０４は、プロセ
ッサ９２からポートＩＤがイネーブルであることを指示
する信号が出力されている場合、ＳＴＳ−１にマッピン
グされているＡＴＭセルのチャンネル識別子を検出す
る。
【００８１】そのチャンネル識別子が、いずれかの使用
チャンネル識別子に一致していれば、ＳＴＳ−１にマッ
ピングされている該ＡＴＭセルをＳＴＳ−１デマップ部
１０２に出力し、いずれの使用チャンネル識別子とも一
致しなければ、該ＡＴＭセルをＳＴＳ−１で廃棄（該Ａ
ＴＭセルの領域をアイドルセルとする）して、ＳＴＳ−
１をＳＴＳ−１デマップ部１０２に出力する。一方、ポ
ートＩＤがディセーブルの場合、ＳＴＳ−１をそのま
ま、ＳＴＳ−１デマップ部１０２に出力する。
【００８２】ＳＴＳ−１デマップ部１０２は、ＳＴＳ交
換モジュール３４から入力されるＳＴＳ−１を各ＡＴＭ
セルにデマッピングして、該ＡＴＭセルに挿入されたチ
ャンネル識別子に該当するチャンネルのパケット組立部
９８に出力する。パケット組立部９８は、ＡＴＭセルを
パケットデータに組み立て、ＬＡＮ終端部９０に出力す
る。ＬＡＮ終端部９０は、パケットデータをイーサネッ
トに送信する。
【００８３】図１１は、図４中のＡＳＦの構成図であ
る。図１１に示すように、ＡＳＦ３８は、ＳＴＳ−１デ
マップ部１１０、ポートＩＤ更新部１１２、ＶＣＣ部１
１４、バッファ１１６、ＵＰＣ(Usage Parameter Contr
ol) 部１１８、バッファコントローラ１２０、セル廃棄
部１２２、マルチキャスト部１２４、カウンタ１２６、
レート算出部１２８、ＯＡＭ(Operatation Administrat
ion and Maintenance)部１３０、シグナリング部１３
２、プロセッサ１３４、識別子変換テーブル１３６及び
ＳＴＳ−１マップ部１３８を有する。
【００８４】ＳＴＳ−１デマップ部１１０は、ＳＴＳ交
換モジュール３４から入力されたＳＴＳ−１を各ＡＴＭ
セルにデマッピングして、該ＡＴＭセルをポートＩＤ更
新部１１２に出力する。ポートＩＤ更新部１１２は、ポ
ートＩＤがイネーブル且つＳＴＳ−１が複数のチャンネ
ルを収容する場合は、入力されたＡＴＭセルのチャンネ
ル識別子をチェックする。
【００８５】更に、ポートＩＤ更新部１１２は、出力用
のＶＰＩ／ＶＣＩに更新すると共に、ＡＴＭセルがマッ
ピングされる出力ＳＴＳ−１が複数チャンネルのＡＴＭ
セルを収容する場合は、該ＡＴＭセルのポートＩＤ領域
に出力チャンネル識別子を挿入して、ＶＣＣ部１１４に
出力する。
【００８６】ＶＣＣ部１１４は、プロセッサ１３４の指
示に従って、ＡＴＭセルを該当するバッファ１１６に出
力する。バッファ１１６は、ＳＴＳ−１を出力する出力
ポート毎にＡＴＭセルを蓄積する領域が確保され、バッ
ファコントローラ１２０の指示に従って、ＡＴＭセルを
書き込み、蓄積したＡＴＭセルの読み出しを行う。
【００８７】ＵＰＣ部１１８は、各ＶＣのトラヒックを
カウンタ１２６を用いてカウントし、設定に応じてセル
廃棄、またはＣＬＰ(Cell Loss Priority)の変更をセル
廃棄部１２２に対して行う。レート算出部１２８は、各
種統計情報を収集する。マルチキャスト部１２４は、Po
int-to-Multipoint トポロジーのプロセスを行う。
【００８８】ＯＡＭ部１３０は、ＯＡＭセルを受信し
て、ＯＡＭ情報をプロセッサ１３４に通知し、プロセッ
サ１３４から通知されたＯＡＭ情報をＯＡＭセルに変換
して、セルマップ部１３８に出力する。
【００８９】シグナリング部１３２は、シグナリングセ
ルを受信して、シグナリング情報をプロセッサ１３４に
通知し、プロセッサ１３４から通知されたシグナリング
情報をシグナリングセルに変換して、セルマップ部１３
８に出力する。
【００９０】プロセッサ１３４は、以下の機能を有す
る。
【００９１】(1) ＡＳＦ３８の入力ポート毎に図示しな
いテーブルに設定した設定情報に従って、イネーブル／
ディセーブルのいずれかをポートＩＤ更新部１１２に指
示する。イネーブルになるのは、入力されるＳＴＳ−１
が複数チャンネルのＡＴＭセルをマッピングしていると
き、及び入力されるＳＴＳ−１が１チャンネルのＡＴＭ
セルをマッピングしているがＡＴＭセルの有効性をチェ
ックするときである。ディセーブルになるのは、上記以
外の場合である。
【００９２】(2) ＡＳＦ３８の入力ポートに入力される
ＳＴＳ−１が複数チャンネルのＡＴＭセルを収容してい
る場合は、ＳＴＳ−１にマッピングされた各ＡＴＭセル
に挿入されたチャンネル識別子とＡＳＦ３８の入力ポー
ト番号をインデックスとして、識別子変換テーブル１３
６を検索して、該ＡＴＭセルの出力ポート番号をＶＣＣ
部１１４に通知する。
【００９３】(3) ＡＳＦ３８の入力ポートに入力される
ＳＴＳ−１が１チャンネルのＡＴＭセルのみを収容して
いる場合は、ＳＴＳ−１にマッピングされた各ＡＴＭセ
ルのＶＰＩ／ＶＣＩをインデックスとして、識別子変換
テーブル１３６を検索して、該ＡＴＭセルの出力ポート
番号をＶＣＣ部１１４に通知する。
【００９４】(4) ＡＳＦ３８の出力ポートに出力される
ＳＴＳ−１が複数チャンネルのＡＴＭセルを収容する場
合は、該ＳＴＳ−１にマッピングされるＡＴＭセルのポ
ートＩＤ領域に出力チャンネル識別子と出力ＶＰＩ／Ｖ
ＣＩをポートＩＤ更新部１１２に通知する。
【００９５】(5) ＡＳＦ３８の出力ポートに出力される
ＳＴＳ−１が１チャンネルのＡＴＭセルのみを収容する
場合は、該ＳＴＳ−１にマッピングされるＡＴＭセルの
出力ＶＰＣ／ＶＣＩをポートＩＤ更新部１１２に通知す
る。
【００９６】(6) ＯＡＭ部１３０、シグナリグ部１３
２、ＵＰＣ部１１８、レート算出部百１３８、マルチキ
ャスト部１２４等の制御を行う。
【００９７】図１２は、図１１中の識別子変換テーブル
の内容を示す図である。図１２に示すように、識別子変
換テーブル１３６は、ＳＴＳ−１が入力されるＡＳＦ３
８の入力ポート番号（ＳＴＳ−１信号に複数チャンネル
のＡＴＭセルがマッピングされる場合は、入力ポート番
号にチャンネル識別子#iが付加される) 、ＳＴＳ−１に
マッピングされたＡＴＭセルの入力ＶＰＩ／ＶＣＩ、Ａ
ＴＭセルがマッピングされるＳＴＳ−１の出力ポート番
号（ＳＴＳ−１が複数チャンネルのＡＴＭセルを収容す
る場合は、ＡＴＭセルが出力される該当するチャンネル
識別子#jが付加される) 及び出力ＶＰＩ／ＶＣＩの項目
を含む。
【００９８】例えば、インタフェースモジュール３２#1
に入力されるＯＣ−１２にマッピングされたＡＴＭセル
については、入力ポート番号＝#1，ＡＴＭセルの入力Ｖ
ＰＩ／ＶＣＩ，該ＡＴＭセルをインタフェースモジュー
ル３２#4のチャンネルch#1に出力する場合は、出力ポー
ト番号＝#4-ch#1 及びＡＴＭセルの出力ＶＣＩが識別子
変換テーブル１３６に登録される。
【００９９】また、インタフェースモジュール３２#4の
チャンネルch#1に入力されるＡＴＭセルについては、入
力ポート番号＝#4−ch#1，ＡＴＭセルの入力ＶＰＩ／Ｖ
ＣＩ，該ＡＴＭセルがインタフェースモジュール３２#1
に出力される場合は、出力ポート番号＝#1及びＡＴＭセ
ルの出力ＶＰＩ／ＶＣＩが識別子変換テーブル１３６に
登録される。
【０１００】以下、図４の伝送装置の動作を説明する。
【０１０１】（Ａ） 複数チャンネルを収容するインタ
フェースモジュール３２#4から１チャンネルを収容する
インタフェースモジュール３２#1等にＡＴＭセルを出力
する場合 図１３は、インタフェースモジュール３２#4からインタ
フェースモジュール３２#1，３２#2，３２#3にＡＴＭセ
ルを出力する場合を示す図４の動作説明図である（その
１）。
【０１０２】(1) 図５のＤＳ１インタフェースモジュー
ル３２#4の動作 図１４は、図５のＤＳ１インタフェースモジュールの動
作フローチャートである。ＤＳ１インタフェースモジュ
ール３２#4は、チャンネルch#1〜ch#14 の１４チャンネ
ルのＤＳ１を収容している。各ＤＳ１チャンネルを収容
するＤＳ１ライン終端部５０は、ＤＳ１ネットワークか
らＤＳ１フレームを受信して、ＤＳ１デマップ部５２に
出力する。
【０１０３】図１４中のステップＳ２において、ＤＳ１
デマップ部５２は、ＤＳ１フレームに同期して、マッピ
ングされたＡＴＭセルを分離して、ポートＩＤ検出部５
４に出力する。ポートＩＤ制御部５８は、図４中の集中
制御モジュール４０の指示に従って、ポートＩＤがイネ
ーブル／ディセーブルのいずれであるかを指示する。こ
こでは、インタフェースモジュール３２#4が複数チャン
ネルのＤＳ１を収容しているので、ポートＩＤがイネー
ブルとなる。
【０１０４】ステップＳ４において、ポートＩＤ検出部
５４は、ポートＩＤがイネーブル／ディセーブルのいず
れであるかを判別して、ポートＩＤがイネーブルなら
ば、ステップＳ６に進み、ポートＩＤがディセーブルな
らば、ステップＳ１４に進む。ステップＳ６において、
ポートＩＤ検出部５４は、入力されたＡＴＭセルの同期
を取って、ポートＩＤを検出する。
【０１０５】ステップＳ８において、ＡＴＭセルのポー
トＩＤが期待値（例えば、ch#0＝「0000」) に一致する
か否かをチェックして、期待値に一致するならば、ステ
ップＳ１０に進み、期待値に一致しなければ、ステップ
Ｓ１８に進む。ステップＳ１０において、チャンネル識
別子挿入部５６は、ＡＴＭセルが入力されたＤＳ１チャ
ンネルに付与されたチャンネル識別子#iをポートＩＤ領
域に挿入して、該ＡＴＭセルをＳＴＳ−１マップ部６０
に出力する。
【０１０６】ステップＳ１２において、ＳＴＳ−１マッ
プ部６０は、図示しないチャンネル毎に設けられたバッ
ファに入力されるＡＴＭセルを順次蓄積し、バッファに
蓄積されたＡＴＭセルを全バッファについて、サイクリ
ックに読み出し、ＳＴＳ−１に順次マッピングして、Ｓ
ＴＳ交換モジュール３４に出力する。
【０１０７】このとき、あるＤＳ１チャンネルのＡＴＭ
セルが疎であって、該当するバッファが一時的に空にな
るような場合でも、このバッファはスキップされて、他
のチャンネルの空でないバッファからＡＴＭセルが読み
出される。
【０１０８】即ち、空きのＡＴＭセルが無いように、Ｓ
ＴＳ−１に詰めてＡＴＭセルがマッピングされるので、
ＤＳ１チャンネルに疎密があっても、ＳＴＳ−１の使用
効率が悪くなることがない。
【０１０９】例えば、図１５に示すように、チャンネル
ch#1のポート１から入力されたＡＴＭセル(1),(2) には
チャンネル識別子#1が挿入され、チャンネルch#2のポー
ト２から入力されたＡＴＭセル(3),(4) にはチャンネル
識別子#2が挿入され、チャンネル#3のポート３から入力
されたＡＴＭセル(5),(6) ,(7)にはチャンネル識別子ch
#3が挿入される。そして、これらのＡＴＭセルは、ＳＴ
Ｓ−１にマッピングされる。そして、図１３に示すＳＴ
Ｓ交換モジュール３４に出力される。
【０１１０】ステップＳ１４において、ポートＩＤがデ
ィセーブルなので、ポートＩＤ検出部５４及びチャンネ
ル識別子挿入部５６は、入力されたＡＴＭセルを順次ス
ルーして、ＳＴＳ−１マップ部６０に出力する。
【０１１１】ステップＳ１６において、ＳＴＳ−１マッ
プ部６０は、特定チャンネルからＡＴＭセルを入力し
て、該ＡＴＭセルをＳＴＳ−１にマッピングして、ＳＴ
Ｓ交換モジュール３４に出力する。ステップＳ１８にお
いて、入力されたＡＴＭセルのポートＩＤが期待値と一
致しないので、該ＡＴＭセルを廃棄する。
【０１１２】(2) ＳＴＳ交換モジュール３４及びＶＴ交
換モジュール３６の動作 ＳＴＳ交換モジュール３４は、回線設定情報に従って、
インタフェースモジュール３２#1〜３２#nから入力され
るＳＴＳ−１がＶＴフレームをマッピングしたものなら
ば、ＶＴ交換モジュール３６の該当する入力ポートにＳ
ＴＳ−１を出力し、ＡＴＭセルをマッピングしたものな
らば、ＡＳＦ交換モジュール３８の該当する入力ポート
にＳＴＳ−１を出力する。
【０１１３】ＶＴ交換モジュール３６は、回線設定情報
に従って、ＶＴ信号をクロスコネクトしてから、各出力
ポート毎に、ＶＴ信号をＳＴＳ−１にＭＵＸして、ＳＴ
Ｓ交換モジュール３４に出力する。
【０１１４】(3) ＡＳＦ３８の動作 図１６は、ＡＳＦの動作フローチャートである（その
１）。
【０１１５】ステップＳ２０において、ＳＴＳ−１デマ
ップ部１１０は、ＡＳＦ３８の各入力ポートから入力さ
れたＳＴＳ−１を各ＡＴＭセルにデマッピングする。プ
ロセッサ１３４は、ＡＳＦ３８の入力ポート毎に図示し
ないテーブルに設定されたポートＩＤがイネーブル／デ
ィセーブルのいずれかをポートＩＤ更新部１１２に出力
する。
【０１１６】本例では、インタフェースモジュール３４
#4から出力されたＳＴＳ−１が複数チャンネルを収容し
ているので、該ＳＴＳ−１が入力されるポートについ
て、ポートＩＤがイネーブルとなっている。
【０１１７】ステップＳ２２において、ポートＩＤ更新
部１１２は、ポートＩＤがイネーブル／ディセーブルの
いずれであるかチェックして、イネーブルならば、ステ
ップＳ２４に進み、ディセーブルならば、ステップＳ３
２に進む。ステップＳ２４において、ポートＩＤ更新部
１１２は、ＡＴＭセルの同期を取って、ポートＩＤを検
出する。
【０１１８】ステップＳ２６において、ポートＩＤ更新
部１１２は、ポートＩＤ領域の入力チャンネル識別子が
いずれかの有効なチャンネル識別子（ＳＴＳ−１に収容
されるＡＴＭセルのチャンネル識別子）に一致するか否
かをチェックして、いずれかに一致すれば、ステップＳ
２８に進み、いずれとも一致しなければ、ステップＳ３
６に進む。
【０１１９】ステップＳ２８において、プロセッサ１３
４は、入力ポート番号（チャンネル識別子を含む）＋Ａ
ＴＭセルのＶＣＩをインデックスとして、識別子変換テ
ーブル１３６を検索して、出力ＶＰＩ／ＶＣＩをポート
ＩＤ更新部１１２に出力し、出力ポート番号をＶＣＣ部
１１４に出力する。ポートＩＤ更新部１１２は、出力Ｖ
ＰＩ／ＶＣＩをＡＴＭセルのヘッダに挿入して、該ＡＴ
ＭセルをＶＣＣ部１１４に出力する。
【０１２０】ＶＣＣ部１１４は、ＡＴＭセルを出力ポー
ト番号に該当するバッファ１１６に出力する。ステップ
Ｓ３０において、ＳＴＳ−１マップ部１３８は、出力ポ
ートに該当するバッファ１１６に蓄積されたＡＴＭセル
をＳＴＳ−１にマッピングして、出力ポートよりＳＴＳ
交換モジュール３４を介して、インタフェースモジュー
ル３２#1, ３２#2，３２#3に出力する。
【０１２１】例えば、図１３に示すように、ＤＳ１のチ
ャンネルch#3に入力されたＡＴＭセル(5),(6),ＤＳ１の
チャンネルch#2に入力されたＡＴＭセル(4) は、インタ
フェースモジュール３２#1に出力される。
【０１２２】ＤＳ１のチャンネルch#1に入力されたＡＴ
Ｍセル(1),ＤＳ１のチャンネルch#3に入力されたＡＴＭ
セル(7) は、インタフェースモジュール３２#2に出力さ
れる。また、ＤＳ１のチャンネルch#1に入力されたＡＴ
Ｍセル(2),ＤＳ１のチャンネルch#2に入力されたＡＴＭ
セル(4) は、インタフェースモジュール３２#3に出力さ
れる。
【０１２３】ステップＳ３２において、プロセッサ１３
４は、入力ポート番号＋ＡＴＭセルのＶＰＩ／ＶＣＩを
インデックスとして、識別子変換テーブル１３６を検索
して、出力ＶＰＩ／ＶＣＩをポートＩＤ更新部１１２に
出力し、出力ポート番号をＶＣＣ部１１４に出力する。
ポートＩＤ更新部１１２は、出力ＶＰＩ／ＶＣＩをＡＴ
Ｍセルのヘッダに挿入して、該ＡＴＭセルをＶＣＣ部１
１４に出力する。
【０１２４】ＶＣＣ部１１４は、ＡＴＭセルを出力ポー
ト番号に該当するバッファ１１６に出力する。ステップ
Ｓ３４において、ＳＴＳ−１マップ部１３８は、出力ポ
ートに該当するバッファ１１６に蓄積されたＡＴＭセル
をＳＴＳ−１にマッピングして、出力ポートよりＳＴＳ
交換モジュール３４に出力する。ステップＳ３６におい
て、ポートＩＤ更新部１１２は、セルを廃棄する。
【０１２５】(4) インタフェースモジュール３２#1，３
２#2，３２#3の動作 インタフェースモジュール３２#1，３２#2，３２#3は、
入力されたＳＴＳ−１をＯＣ−１２，０Ｃ３ｃ，ＤＳ３
の外部インタフェースに変換して、ポートＡ，Ｂ，Ｃに
出力する。
【０１２６】例えば、図１７に示すように、ＡＴＭセル
(5),(6),(4) は、インタフェースモジュール３２#1のポ
ートＡに出力される。ＡＴＭセル(1),(7) は、インタフ
ェースモジュール３２#2のポートＢに出力される。ま
た、ＡＴＭセル(3),(2) は、インタフェースモジュール
３２#3のポートＣに出力される。このように複数チャン
ネルのＡＴＭセルがマッピングされたＳＴＳ−１の場合
でも、各チャンネルのＡＴＭセルは、所望の出力ポート
から出力される。
【０１２７】（Ｂ） １チャンネルを収容するインタフ
ェースモジュール３２#1，３２#2，３２#3から複数チャ
ンネルを収容するインタフェースモジュール３２#4にＡ
ＴＭセルを出力する場合 図１８は、インタフェースモジュール３２#1，３２#2，
３２#3からインタフェースモジュール３２#4にＡＴＭセ
ルを出力する場合の図４の動作説明図である（その
２）。
【０１２８】(1) インタフェースモジュール３２#1，３
２#2，３２#3及びＳＴＳ交換モジュール３４の動作 インタフェースモジュール３２#1，３２#2，３２#3は、
ＯＣ−１２，０Ｃ−３ｃ，ＤＳ３にマッピングされたＡ
ＴＭセルをデマッピングして、ＳＴＳ−１にマッピング
して、ＳＴＳ交換モジュール３４に出力する。
【０１２９】尚、１チャンネルのみを収容するインタフ
ェースモジュール３２#1，３２#2，３２#3は、チャンネ
ル識別子の挿入をしない。ＳＴＳ交換モジュール３４
は、回線設定情報に従って、入力された各ＳＴＳ−１を
クロスコネクトして、ＡＳＦ３８の該当する入力ポート
に出力する。
【０１３０】(2) ＡＳＦ３８の動作 図１９は、ＡＳＦの動作フローチャートである（その
２）。
【０１３１】ステップＳ４０において、ＳＴＳ−１デマ
ップ部１１０は、各入力ポートから入力されたＳＴＳ−
１を各ＡＴＭセルにデマッピングする。ステップＳ４２
において、ポートＩＤ更新部１１２は、ポートＩＤがイ
ネーブル／ディセーブルのいずれであるかをチェックし
て、イネーブルならば、ステップＳ４６に進み、ディセ
ーブルならば、ステップＳ５２に進む。
【０１３２】ステップＳ４６において、ポートＩＤ更新
部１１２は、入力ＶＰＩ／ＶＣＩが有効であるかをチェ
ックして、有効ならば、ステップＳ４８に進み、無効な
らば、ステップＳ５６に進む。
【０１３３】ステップＳ４８において、プロセッサ１３
４は、ＡＴＭセルが入力されたＡＳＦ３８の入力ポート
番号及びＡＴＭセルのＶＰＩ／ＶＣＩをインディクスと
して、識別子変換テーブル１３６を検索して、該ＡＴＭ
セルが複数チャンネルを収容するＳＴＳ−１にマッピン
グされるならば、出力ＶＣＩと共に出力チャンネル識別
子をポートＩＤ更新部１１２に出力する。また、プロセ
ッサ１３４は、ＡＴＭセルの出力ポート番号をＶＣＣ部
１１４に出力する。
【０１３４】ポートＩＤ更新部１１２は、出力チャンネ
ル識別子をＡＴＭセルのポートＩＤ領域に挿入し、ＶＣ
Ｉをヘッダの所定の領域に挿入して、該ＡＴＭセルをＶ
ＣＣ部１１４に出力する。ＶＣＣ部１１４は、ＡＴＭセ
ルを出力ポート番号に該当するバッファ１１６に出力す
る。
【０１３５】ステップＳ５０において、ＳＴＳ−１マッ
プ部１３８は、出力ポートに該当するバッファ１１６に
蓄積されたＡＴＭセルをＳＴＳ−１にマッピングして、
出力ポートよりＳＴＳ交換モジュール３４を介して、イ
ンタフェースモジュール３２#4に出力する。
【０１３６】例えば、図２０に示すように、インタフェ
ースモジュール３２#2から入力されたＡＴＭセル(1) 及
びインタフェースモジュール３２#3から入力されたＡＴ
Ｍセル(2) は、ポートＩＤ領域にインタフェースモジュ
ール３２#4のチャンネル識別子#1が挿入される。
【０１３７】インタフェースモジュール３２#3から入力
されたＡＴＭセル(3),インタフェースモジュール３２#1
から入力されたＡＴＭセル(4) は、ポートＩＤ領域にイ
ンタフェースモジュール３２#4のチャンネル識別子#2が
挿入される。
【０１３８】また、インタフェースモジュール３２#1か
ら入力されたＡＴＭセル(5),(6),インタフェースモジュ
ール３２#2から入力されたＡＴＭセル(7) は、ポートＩ
Ｄ領域にインタフェースモジュール３２#4のチャンネル
識別子#3が挿入される。そして、ＡＴＭセル(1) 〜(7)
は同じＳＴＳ−１にマッピングされる。
【０１３９】ステップＳ５２において、プロセッサ１３
４は、入力ポート番号＋ＡＴＭセルのＶＰＩ／ＶＣＩを
インデックスとして、識別子変換テーブル１３６を検索
して、出力ＶＰＩ／ＶＣＩをポートＩＤ更新部１１２に
出力し、出力ポート番号をＶＣＣ部１１４に出力する。
ポートＩＤ更新部１１２は、出力ＶＰＩ／ＶＣＩをＡＴ
Ｍセルのヘッダに挿入して、該ＡＴＭセルをＶＣＣ部１
１４に出力する。
【０１４０】ＶＣＣ部１１４は、ＡＴＭセルを出力ポー
ト番号に該当するバッファ１１６に出力する。ステップ
Ｓ５４において、ＳＴＳ−１マップ部１３８は、出力ポ
ートに該当するバッファ１１６に蓄積されたＡＴＭセル
をＳＴＳ−１にマッピングして、出力ポートよりＳＴＳ
交換モジュール３４に出力する。ステップＳ５６におい
て、ポートＩＤ更新部１１２は、セルを廃棄する。
【０１４１】(3) 図９のＤＳ１インタフェースモジュー
ル３２#4の動作 図２１は、図９のＤＳ１インタフェースモジュールの動
作フローチャートである。ステップＳ６０において、図
９中のチャンネル識別子検出部７０は、ポートＩＤがイ
ネーブル／ディセーブルのいずれであるかをチェックし
て、イネーブルならば、ステップＳ６２に進み、ディセ
ーブルならば、ステップＳ７４に進む。
【０１４２】ステップＳ６２において、チャンネル識別
子検出部７０は、ＳＴＳ−１とフレーム同期を取り、Ｓ
ＴＳ−１にマッピングされているＡＴＭセルとセル同期
を取って、ポートＩＤを検出する。
【０１４３】ステップＳ６４において、チャンネル識別
子検出部７０は、ポートＩＤ領域に挿入されているチャ
ンネル識別子がいずれかの使用チャンネル（例えば、#1
〜#14)に一致するか否かをチェックして、一致すれば、
ステップＳ６６に進み、一致しなければ、ステップＳ８
０に進む。
【０１４４】ステップＳ６６において、ＳＴＳ−１デマ
ップ部７２は、ＳＴＳ−１にマッピングされているＡＴ
Ｍセルをデマッピングする。ステップＳ６８において、
ＳＴＳ−１デマップ部７２は、デマッピングしたＡＴＭ
セルのポートＩＤ領域に挿入されているチャンネル識別
子#iに該当するラインのポートＩＤ挿入部７８にＡＴＭ
セルを出力する。
【０１４５】ステップＳ７０において、ポートＩＤ挿入
部７８は、ＡＴＭセルのポートＩＤに期待値（例えば、
「0000」) を挿入して、ＤＳ１マップ部８０に出力す
る。ステップＳ７２において、ＤＳ１マップ部８０は、
ＡＴＭセルをＤＳ１にマッピングして、ＤＳ１ライン終
端部８２からＤＳ１ネットワークにＡＴＭセルを出力す
る。
【０１４６】例えば、図２２に示すように、ＡＴＭセル
(1),(2) はチャンネルch#1のポート１に出力され、ＡＴ
Ｍセル(3),(4) は、チャンネルch#2のポート２に出力さ
れ、ＡＴＭセル(5),(6),(7) は、チャンネルch#3のポー
ト３に出力される。
【０１４７】ステップＳ７４において、ポートＩＤがデ
ィセーブルの場合は、チャンネル識別子検出部７０は、
ＳＴＳ−１をスルーして、ＳＴＳ−１デマップ部７２に
出力し、ＳＴＳ−１デマップ部７２は、ＳＴＳ−１にマ
ッピングされているＡＴＭセルをデマッピングする。ス
テップＳ７６において、ＳＴＳ−１デマップ部７２は、
ＡＴＭセルを特定のラインのポートＩＤ挿入部７８に出
力する。
【０１４８】ポートＩＤ挿入部７８は、ＡＴＭセルをス
ルーして、ＤＳ１マップ部８０に出力する。ステップＳ
７８において、ＤＳ１マップ部８０は、ＡＴＭセルをＤ
Ｓ１にマッピングして、ＤＳ１ライン終端部８２からＤ
Ｓ３ネットワークにＡＴＭセルを出力する。
【０１４９】ステップＳ８０において、チャンネル識別
子検出部７０は、チャンネル識別子がいずれの使用チャ
ンネルとも一致しなかったＡＴＭセルを廃棄（ＳＴＳ−
１にマッピングされた該当ＡＴＭセルをアイドルセル）
する。
【０１５０】（Ｃ） ＬＡＮ信号を収容するインタフェ
ースモジュール３２#nの動作 (1) 上りのインタフェースモジュール３２#nの動作 図２３は、上りのＬＡＮインタフェースモジュール３２
#nの動作フローチャートである。図１０中のＬＡＮ終端
部９０は、イーサネットからパケットデータを受信し
て、セグメント分割部９６に出力する。
【０１５１】プロセッサ９２は、パケットのＩＰアドレ
スから該当するＶＰＩ／ＶＣＩに変換して、該ＶＰＩ／
ＶＣＩをセグメント分割部９６に出力すると共に、チャ
ンネル識別子発生部９４にイネーブル／ディセーブルの
いずれかを指示する。
【０１５２】チャンネル識別子発生部９４は、イネーブ
ルならば、該当するチャンネル識別子#iを発生して、セ
グメント分割部９６に出力する。ステップＳ９０におい
て、セグメント分割部９６は、パケットデータをＡＴＭ
セルに分割して、ＡＴＭセルのヘッダ部にＶＰＩ／ＶＣ
Ｉを挿入する。
【０１５３】ステップＳ９２において、セグメント分割
部９６は、チャンネル識別子#iがイネーブル／ディセー
ブルのいずれであるかをチェックして、イネーブルなら
ば、ステップＳ９４に進み、ディセーブルならば、ＡＴ
ＭセルをＳＴＳ−１マップ部１００に出力して、ステッ
プＳ９８に進む。
【０１５４】ステップＳ９４において、セグメント分割
部９６は、ポートＩＤにチャンネル識別子#iを挿入し
て、ＳＴＳ−１マップ部１００に出力する。ステップＳ
９６において、ＳＴＳ−１マップ部１００は、ＡＴＭセ
ルをＳＴＳ−１にマッピングして、ＳＴＳ交換モジュー
ル３４に出力する。ステップＳ９８において、ＳＴＳ−
１マップ部１００は、ＡＴＭセルをＳＴＳ−１にマッピ
ングして、ＳＴＳ交換モジュール３４に出力する。
【０１５５】一方、上述した（Ｂ）の場合と同様にし
て、複数チャンネルch#1〜ch#4のＡＴＭセルがマッピン
グされたＳＴＳ−１がインタフェースモジュール３２#n
に入力される。
【０１５６】図２４は、ＬＡＮインタフェースモジュー
ルの動作フローチャートである（その２）。ステップＳ
１００において、チャンネル識別子検出部１０４は、ポ
ートＩＤがイネーブル／ディセーブルのいずれであるか
をチェックして、イネーブルならば、ステップＳ１０２
に進み、ディセーブルならば、ＳＴＳ−１デマップ部１
０２にＳＴＳ−１を出力して、ステップＳ１１２に進
む。
【０１５７】ステップＳ１０２において、チャンネル識
別子検出部１０４は、ＳＴＳ−１のフレーム同期を取
り、各ＡＴＭセルと同期を取って、ＡＴＭセルに挿入さ
れたポートＩＤを検出する。
【０１５８】ステップＳ１０４において、チャンネル識
別子検出部１０４は、ポートＩＤ領域に挿入されたチャ
ンネル識別子が使用チャンネル(#1 〜#4) に一致するか
否かをチェックして、一致すれば、ステップＳ１０６に
進み、一致しなければ、ステップＳ１１８に進む。
【０１５９】ステップＳ１０６において、ＳＴＳ−１デ
マップ部１０２は、ＳＴＳ−１にマッピングされたＡＴ
Ｍセルをデマッピングする。ステップＳ１０８におい
て、ＳＴＳ−１デマップ部１０２は、デマッピングされ
たＡＴＭセルのチャンネル識別子に該当するラインに該
ＡＴＭセルを出力する。
【０１６０】ステップＳ１１０において、パケット組立
部９８は、ＡＴＭセルをパケットデータに組み立て、パ
ケットデータをＬＡＮ終端部９０に出力する。ＬＡＮ終
端部９０は、パケットをイーサネットに出力する。
【０１６１】ステップＳ１１２において、ＳＴＳ−１デ
マップ部１０２は、ＳＴＳ−１にマッピングされたＡＴ
Ｍセルをデマッピングする。ステップＳ１１４におい
て、ＳＴＳ−１デマップ部１０２は、デマッピングされ
たＡＴＭセルを特定のラインに出力する。
【０１６２】ステップＳ１１６において、パケット組立
部９８は、ＡＴＭセルをパケットに組立て、パケットを
ＬＡＮ終端部９０に出力する。ＬＡＮ終端部９０は、パ
ケットをイーサネットに出力する。ステップＳ１１８に
おいて、チャンネル識別子検出部１０４は、ＡＴＭセル
を廃棄する。
【０１６３】
【発明の効果】以上説明したように、本発明によれば、
インタフェースモジュールが複数チャンネルを収容する
場合にも、任意のインタフェースモジュールにＡＴＭセ
ルの方路振り分けを行うことができる。
【０１６４】また、任意のインタフェースモジュールか
ら複数チャンネルを収容するインタフェースモジュール
の任意のネットワークにＡＴＭセルの方路振り分けを行
うことができる。
【０１６５】更に、同期フレーム信号が複数チャンネル
のＡＴＭセルを収容する場合にも、同期フレーム信号に
チャンネルを固定的に割り当てるのでなく、任意のＡＴ
Ｍセルを同期フレームの任意の領域にマッピングするの
で、ＡＴＭセルにチャンネルにより疎密があっても、同
期フレーム信号の使用効率が低下することがない。
【図面の簡単な説明】
【図１】本発明の第１の原理ブロック図である。
【図２】本発明の第２の原理ブロック図である。
【図３】本発明の実施形態によるネットワーク構成図で
ある。
【図４】本発明の実施形態による伝送装置の構成図であ
る。
【図５】図４中のＤＳ１インタフェースモジュール（上
り）の構成図である。
【図６】ＡＴＭセルのフォーマットを示す図である。
【図７】ポートＩＤ領域を示す図である。
【図８】ＤＳ１のチャンネル識別子の一例を示す図であ
る。
【図９】図４中のＤＳ１インタフェースモジュール（下
り）の構成図である。
【図１０】図４中のＬＡＮインタフェースモジュールの
構成図である。
【図１１】図４中のＡＳＦの構成図である。
【図１２】図１１中の識別子変換テーブルの構成図であ
る。
【図１３】図４の動作説明図である（その１）。
【図１４】ＤＳ１インタフェースモジュール（上り）の
動作フローチャートである。
【図１５】図４の動作説明図である（その１）。
【図１６】ＡＳＦの動作フローチャートである（その
１）。
【図１７】図４の動作説明図である（その１）。
【図１８】図４の動作説明図である（その２）。
【図１９】ＡＳＦの動作フローチャートである（その
２）。
【図２０】図４の動作説明図である（その２）。
【図２１】ＤＳ１インタフェースモジュール（下り）の
動作フローチャートである。
【図２２】図４の動作説明図である（その２）。
【図２３】ＬＡＮインタフェースモジュール（上り）の
動作フローチャートである。
【図２４】ＬＡＮインタフェースモジュール（下り）の
動作フローチャートである。
【符号の説明】
２ チャンネル識別子挿入手段 ３，５，７，１１ 物理回線 ４ マッピング手段 ６ チャンネル識別子検出手段 ８ デマッピング手段 １０ チャンネル識別子更新手段
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5K028 DD05 KK35 MM05 MM08 MM12 MM19 5K030 HB14 HB29 JA01 JL10 KA15 LC01

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 ＡＴＭセルと同期フレームとの間のイン
    タフェースをするインタフェースモジュールを有し、セ
    ル交換機能を有する伝送装置であって、 それぞれチャンネルを識別するチャンネル識別子が付与
    され、ＡＴＭセルが入力される複数の第１物理回線と、 同期フレーム信号を出力する第２物理回線と、 前記ＡＴＭセルが入力された前記第１物理回線に付与に
    された前記チャンネル識別子を該ＡＴＭセルの所定の領
    域に挿入するチャンネル識別子挿入手段と、 前記チャンネル識別子が挿入された複数チャンネルの前
    記ＡＴＭセルを１つの前記同期フレーム信号にマッピン
    グして、前記第２物理回線に出力するマッピング手段
    と、 を具備したことを特徴とする伝送装置。
  2. 【請求項２】 前記ＡＴＭセルの前記所定の領域に所定
    の値が設定されているか否かを検出して、所定の値が設
    定されていない前記ＡＴＭセルを廃棄する検出手段を更
    に具備したことを特徴とする請求項１記載の伝送装置。
  3. 【請求項３】 イネーブル及びディセーブルのいずれか
    一方を指示する信号を生成する制御手段を更に具備し、 前記チャンネル識別子挿入手段及び前記検出手段は、前
    記信号が前記イネーブルを指示するとき、前記チャンネ
    ル識別子の挿入及び前記所定の領域の検出を行い、前記
    信号が前記ディセーブルを指示するとき、前記チャンネ
    ル識別子の挿入及び前記所定の領域の検出を行わず、前
    記ＡＴＭセルを前記マッピング手段にそのまま出力する
    ことを特徴とする請求項２記載の伝送装置。
  4. 【請求項４】 前記所定の領域は、一般的フロー制御領
    域を含むことを特徴とする請求項２記載の伝送装置。
  5. 【請求項５】 ＡＴＭセルと同期フレームとの間のイン
    タフェースをするインタフェースモジュールを有し、セ
    ル交換機能を有する伝送装置であって、 それぞれチャンネルを識別するチャンネル識別子が付与
    され、ＡＴＭセルを出力する複数の第１物理回線と、 複数チャンネルのＡＴＭセルがマッピングされた同期フ
    レーム信号が入力される第２物理回線と、 前記同期フレーム信号にマッピングされた前記ＡＴＭセ
    ルを分離し、該ＡＴＭセルの所定の領域に挿入された前
    記チャンネル識別子に該当する前記第１物理回線に前記
    ＡＴＭセルを出力するデマッピング手段と、 を具備したことを特徴とする伝送装置。
  6. 【請求項６】 前記ＡＴＭセルの前記所定の領域の値が
    前記チャンネル識別子のいずれかに一致するか否かを検
    出して、いずれのチャンネル識別子とも一致しないとき
    は、該ＡＴＭセルを廃棄する検出手段を更に具備したこ
    とを特徴とする請求項５記載の伝送装置。
  7. 【請求項７】 前記ＡＴＭセルの前記所定の領域に所定
    の値を挿入するチャンネル識別子更新手段を更に具備し
    たことを特徴とする請求項６記載の伝送装置。
  8. 【請求項８】 イネーブル及びディセーブルのいずれか
    一方を指示する信号を生成する制御手段を更に具備し、 前記検出手段は、前記信号が前記イネーブルを指示する
    とき、前記チャンネル識別子の検出を行い、前記信号が
    ディセーブルを指示するとき、前記チャンネル識別子の
    検出を行わず、前記ＡＴＭセルをそのまま出力すること
    を特徴とする請求項７記載の伝送装置。
  9. 【請求項９】 ＡＴＭセルと同期フレームとの間のイン
    タフェースをするインタフェースモジュールを有し、セ
    ル交換機能を有する伝送装置であって、 それぞれチャンネルを識別するチャンネル識別子が付与
    され、ＡＴＭセルが入力される複数の第１物理回線と、 前記各第１物理回線に付与された前記チャンネル識別子
    と同じチャンネル識別子が付与され、ＡＴＭセルを出力
    する複数の第２物理回線と、 第１同期フレーム信号を出力する第３物理回線と、 複数チャンネルのＡＴＭセルがマッピングされた第２同
    期フレーム信号が入力される第４物理回線と、 前記各第１物理回線から入力されたＡＴＭセルの所定の
    領域に所定の値が設定されているかを検出して、所定の
    値が設定されていないＡＴＭセルを廃棄する第１検出手
    段と、 前記ＡＴＭセルが入力された前記第１物理回線に付与さ
    れた前記チャンネル識別子を該ＡＴＭセルの前記所定の
    領域に挿入するチャンネル識別子挿入手段と、 前記チャンネル識別子が挿入された複数チャンネルの前
    記ＡＴＭセルを１つの前記第１同期フレーム信号にマッ
    ピングして、前記第３物理回線に出力するマッピング手
    段と、 前記第４物理回線から入力された前記第２同期フレーム
    信号にマッピングされた前記ＡＴＭセルの所定の領域の
    値が前記各第２物理回線に付与されたチャンネル識別子
    のいずれかに一致するか否かを検出し、いずれのチャン
    ネル識別子にも一致しないＡＴＭセルを前記第２同期フ
    レーム信号から廃棄する第２検出手段と、 入力されたＡＴＭセルの前記所定の領域に前記所定の値
    を挿入して、前記第２物理回線にＡＴＭセルを出力する
    前記各第２物理回線に対応して設けられた複数のチャン
    ネル識別子更新手段と、 前記第２検出手段から出力される前記第２同期フレーム
    信号にマッピングされたＡＴＭセルを分離し、該ＡＴＭ
    セルの前記所定の領域に挿入されたチャンネル識別子に
    該当する前記チャンネル識別子更新手段に出力するデマ
    ッピング手段と、 を具備したことを特徴とする伝送装置。
  10. 【請求項１０】 ＡＴＭセルの方路振り分けを行うセル
    交換モジュールを有する伝送装置であって、 前記ＡＴＭセルがマッピングされた第１同期フレーム信
    号が入力される複数の第１物理回線と、 第２同期フレーム信号を出力する複数の第２物理回線
    と、 前記各第１物理回線から入力された前記第１同期フレー
    ム信号にマッピングされた前記ＡＴＭセルを分離するデ
    マッピング手段と、 入力されたＡＴＭセルを前記第２同期フレーム信号にマ
    ッピングする前記各第２物理回線毎に設けられたマッピ
    ング手段と、 前記第１同期フレーム信号が入力される前記第１物理回
    線に関する回線情報、前記第１同期フレーム信号が複数
    チャンネルのＡＴＭセルを収容する場合は入力元のチャ
    ンネル識別子、ＡＴＭセルの論理アドレス、ＡＴＭセル
    の出力先に関する方路情報、及びＡＴＭセルがマッピン
    グされる前記第２同期フレーム信号が複数チャンネルの
    ＡＴＭセルを収容する場合は該ＡＴＭセルの出力先のチ
    ャンネル識別子を項目に含む識別子変換テーブルと、 前記各第１物理回線から入力されたＡＴＭセルのチャン
    ネル識別子及び論理アドレスに合致する前記方路情報に
    基づいて、該当するマッピング手段に該ＡＴＭセルを出
    力するクロスコネクト手段と、 第１ＡＴＭセルがマッピングされる前記第２同期フレー
    ム信号が複数チャンネルのＡＴＭセルを収容する場合、
    該第１ＡＴＭセルが入力される前記回線情報及び前記論
    理アドレスに基づいて、該当する出力先のチャンネル識
    別子を前記第１ＡＴＭセルの所定の領域に挿入するチャ
    ンネル識別子更新手段と、 を具備したことを特徴とする伝送装置。
  11. 【請求項１１】 複数チャンネルを収容するインタフェ
    ースモジュールと、セル交換モジュールとを含んだ伝送
    装置であって、 前記インタフェースモジュールは、 それぞれチャンネルを識別するチャンネル識別子が付与
    され、ＡＴＭセルが入力される複数の第１物理回線と、 前記各第１物理回線に付与された前記チャンネル識別子
    と同じチャンネル識別子が付与され、ＡＴＭセルを出力
    する複数の第２物理回線と、 第１同期フレーム信号を出力する第３物理回線と、 複数チャンネルのＡＴＭセルがマッピングされた第２同
    期フレーム信号が入力される第４物理回線と、 前記各第１物理回線から入力されたＡＴＭセルの所定の
    領域に所定の値が設定されているかを検出して、所定の
    値が設定されていないＡＴＭセルを廃棄する第１検出手
    段と、 前記ＡＴＭセルが入力された前記第１物理回線に付与さ
    れた前記チャンネル識別子を該ＡＴＭセルの前記所定の
    領域に挿入するチャンネル識別子挿入手段と、 前記チャンネル識別子が挿入された複数チャンネルの前
    記ＡＴＭセルを１つの前記第１同期フレームにマッピン
    グして、前記第３物理回線に出力するマッピング手段
    と、 前記第４物理回線から入力された前記第２同期フレーム
    信号にマッピングされた前記ＡＴＭセルの所定の領域の
    値が前記各第２物理回線に付与されたチャンネル識別子
    のいずれかに一致するか否かを検出し、いずれのチャン
    ネル識別子にも一致しないＡＴＭセルを前記第２同期フ
    レームから廃棄する第２検出手段と、 入力されたＡＴＭセルの前記所定の領域に所定の値を挿
    入して、該第２物理回線にＡＴＭセルを出力する前記各
    第２物理回線に対応して設けられた複数のチャンネル識
    別子更新手段と、 前記第２検出手段から出力される前記第２同期フレーム
    信号にマッピングされたＡＴＭセルを分離し、該ＡＴＭ
    セルの前記所定の領域に挿入されたチャンネル識別子に
    該当する前記チャンネル識別子更新手段に出力するデマ
    ッピング手段とを具備し、 前記セル交換モジュールは、 前記第１同期フレーム信号が入力される複数の第５物理
    回線と、 前記第２同期フレーム信号を出力する複数の第６物理回
    線と、 前記各第５物理回線から入力された前記第１同期フレー
    ム信号にマッピングされた前記ＡＴＭセルを分離する前
    記第５物理回線毎に設けられたデマッピング手段と、 入力されたＡＴＭセルを前記第２同期フレーム信号にマ
    ッピングする前記各第６物理回線毎に設けられたマッピ
    ング手段と、 前記第１同期フレーム信号が入力される前記第５物理回
    線に関する回線情報、ＡＴＭセルの論理アドレス、前記
    第１同期フレーム信号が複数チャンネルのＡＴＭセルを
    収容する場合は入力元のチャンネル識別子、ＡＴＭセル
    の出力先に関する方路情報、及びＡＴＭセルがマッピン
    グされる前記第２同期フレーム信号が複数チャンネルの
    ＡＴＭセルを収容する場合は該ＡＴＭセルの出力先のチ
    ャンネル識別子を項目に含む識別子変換テーブルと、 前記各第５物理回線から入力されたＡＴＭセルのチャン
    ネル識別子及び論理アドレスに合致する前記方路情報に
    基づいて、該当するマッピング手段に該ＡＴＭセルを出
    力するクロスコネクト手段と、 第１ＡＴＭセルがマッピングされる前記第２同期フレー
    ム信号が複数チャンネルのＡＴＭセルを収容する場合、
    該第１ＡＴＭセルが入力される前記回線情報及び前記論
    理アドレスに基づいて、該当する出力先のチャンネル識
    別子を前記第１ＡＴＭセルの前記所定の領域に挿入する
    チャンネル識別子更新手段とを具備したことを特徴とす
    る伝送装置。
JP34514598A 1998-12-04 1998-12-04 伝送装置 Expired - Fee Related JP3640820B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP34514598A JP3640820B2 (ja) 1998-12-04 1998-12-04 伝送装置
US09/312,995 US6498794B1 (en) 1998-12-04 1999-05-17 Transmitter with cell switching function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34514598A JP3640820B2 (ja) 1998-12-04 1998-12-04 伝送装置

Publications (2)

Publication Number Publication Date
JP2000174758A true JP2000174758A (ja) 2000-06-23
JP3640820B2 JP3640820B2 (ja) 2005-04-20

Family

ID=18374595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34514598A Expired - Fee Related JP3640820B2 (ja) 1998-12-04 1998-12-04 伝送装置

Country Status (2)

Country Link
US (1) US6498794B1 (ja)
JP (1) JP3640820B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011061404A (ja) * 2009-09-09 2011-03-24 Fujitsu Ltd 伝送装置及び信号伝送方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7170906B2 (en) * 1998-07-22 2007-01-30 Synchrodyne Networks, Inc. Time-based grooming and degrooming methods with common time reference for optical networks
US6810039B1 (en) * 2000-03-30 2004-10-26 Azanda Network Devices, Inc. Processor-based architecture for facilitating integrated data transfer between both atm and packet traffic with a packet bus or packet link, including bidirectional atm-to-packet functionally for atm traffic
US6751224B1 (en) * 2000-03-30 2004-06-15 Azanda Network Devices, Inc. Integrated ATM/packet segmentation-and-reassembly engine for handling both packet and ATM input data and for outputting both ATM and packet data
US6731640B1 (en) * 2000-05-09 2004-05-04 Nortel Networks Limited Frame synchronization over multiple networks
JP3516634B2 (ja) * 2000-05-30 2004-04-05 日本電気株式会社 サーキットエミュレーション装置及びサーキットエミュレーション装置における多重化方法
US6476840B1 (en) * 2000-08-02 2002-11-05 Sony Chemical Corporation Of America Radiation-curable thermal printing ink and ink ribbons and methods of making, using and printing using the same
US7002976B2 (en) * 2000-11-01 2006-02-21 Marconi Intellectual Property (Ringfence) Inc. Virtual ethernet ports with automated router port extension
GB0031536D0 (en) * 2000-12-22 2001-02-07 Nokia Networks Oy Selecting data packets
US7016378B1 (en) * 2001-01-26 2006-03-21 Ciena Corporation Method and system for automatically provisioning an overhead byte
US7092389B2 (en) 2001-01-30 2006-08-15 At&T Corp. Technique for ethernet access to packet-based services
US7120150B2 (en) 2001-01-30 2006-10-10 At & T Corp. Technique for ethernet access to packet-based services
US8670446B2 (en) 2001-01-30 2014-03-11 At&T Intellectual Property Ii, L.P. Technique for Ethernet access to packet-based services
US20020176450A1 (en) * 2001-01-31 2002-11-28 Sycamore Networks, Inc. System and methods for selectively transmitting ethernet traffic over SONET/SDH optical network
US6810424B2 (en) * 2001-02-22 2004-10-26 Agere Systems Inc. Link layer device and method of translating packets between transport protocols
US7912074B2 (en) * 2001-06-01 2011-03-22 Fujitsu Limited System and method of multiplexing data from multiple ports
US7292528B2 (en) * 2001-06-04 2007-11-06 Turin Networks Method and apparatus to facilitate independent protection switching in a distributed network
US7009978B2 (en) * 2001-12-18 2006-03-07 Nortel Networks Limited Communications interface for providing a plurality of communication channels to a single port on a processor
US7233587B2 (en) * 2002-02-01 2007-06-19 Harris Corporation Method and system for encapsulating time division multiplex data into individual packets of a packet based network
JP3888440B2 (ja) * 2002-02-27 2007-03-07 日本電気株式会社 光分岐挿入装置
IL151144A (en) * 2002-08-08 2003-10-31 Eci Telecom Ltd Switching device for telecommunication networks
US7835266B2 (en) * 2002-10-29 2010-11-16 Fujitsu Limited Node apparatus and maintenance and operation supporting device
JP4125109B2 (ja) * 2002-12-12 2008-07-30 富士通株式会社 インターフェース装置，ｓｏｎｅｔ多重分離装置，伝送システムおよびフレーム伝送方法
US7542484B2 (en) * 2003-09-30 2009-06-02 Nortel Networks Limited Managing payload specific latencies in a cross-connect system
US7978736B2 (en) * 2003-09-30 2011-07-12 Ciena Corporation Efficient provisioning of a VT/TU cross-connect
US20060034325A1 (en) * 2004-08-10 2006-02-16 Sbc Knowledge Ventures, L.P. System and method for mapping SONET management data to the payload of a SONET STS-1 frame
US7782805B1 (en) * 2005-02-08 2010-08-24 Med Belhadj High speed packet interface and method
ATE510412T1 (de) * 2005-03-16 2011-06-15 Advanced Digital Broadcast Sa System zur verarbeitung fernsehdatenströmen und verfahren zur verarbeitung fernsehdatenströmen
JP4838677B2 (ja) * 2006-09-20 2011-12-14 富士通株式会社 伝送装置
US8135972B2 (en) * 2009-03-10 2012-03-13 Cortina Systems, Inc. Data interface power consumption control
US8798077B2 (en) * 2010-12-29 2014-08-05 Juniper Networks, Inc. Methods and apparatus for standard protocol validation mechanisms deployed over a switch fabric system

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0522403A (ja) 1991-07-15 1993-01-29 Nippon Telegr & Teleph Corp <Ntt> Ｓｔｍ−ａｔｍ相互変換制御方式
JPH0522404A (ja) 1991-07-15 1993-01-29 Nippon Telegr & Teleph Corp <Ntt> Ｓｔｍ−ａｔｍ相互変換制御方式
JPH05244187A (ja) * 1992-02-14 1993-09-21 Nippon Telegr & Teleph Corp <Ntt> 装置内監視方法
JP2770786B2 (ja) * 1995-06-05 1998-07-02 日本電気株式会社 構造化データの多重ａｔｍ／ｓｔｍ変換装置
JP3264803B2 (ja) 1995-09-25 2002-03-11 富士通株式会社 固定長セルをサポートしたアド・ドロップ多重化装置
JPH09135250A (ja) * 1995-11-10 1997-05-20 Toshiba Corp 音声信号伝送方式
US5878045A (en) * 1996-04-26 1999-03-02 Motorola, Inc. Method and apparatus for converting data streams in a cell based communications system
JP3302578B2 (ja) * 1996-10-21 2002-07-15 富士通株式会社 Ｏａｍ処理装置
KR100197898B1 (ko) * 1996-11-30 1999-06-15 김영환 비동기식 전송모드 사설망의 음성전화 서비스장치
DE19757598A1 (de) * 1997-12-23 1999-07-08 Siemens Ag Verfahren und Netzkomponente eines Kommunikationsnetzes zur Vermittlung von niederbitratigen Verbindungen zwischen Eingangsbaugruppen und Ausgangsbaugruppen
US6151325A (en) * 1997-03-31 2000-11-21 Cisco Technology, Inc. Method and apparatus for high-capacity circuit switching with an ATM second stage switch
US6266342B1 (en) * 1998-04-08 2001-07-24 Nortel Networks Limited Adaption resource module and operating method therefor
US6195346B1 (en) * 1998-06-16 2001-02-27 Mci Communications Corporation Method and system for processing an HDLC message
US6272128B1 (en) * 1998-06-16 2001-08-07 Mci Communications Corporation Method and system for emulating a T1 link over an ATM network
US6178184B1 (en) * 1998-12-11 2001-01-23 Avaya Technology Corp. Arrangement for synchronization of multiple streams of synchronous traffic delivered by an asynchronous medium

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011061404A (ja) * 2009-09-09 2011-03-24 Fujitsu Ltd 伝送装置及び信号伝送方法
US8718069B2 (en) 2009-09-09 2014-05-06 Fujitsu Limited Transmission apparatus and signal transmission method for mapping packets in frames of synchronous network

Also Published As

Publication number Publication date
US6498794B1 (en) 2002-12-24
JP3640820B2 (ja) 2005-04-20

Similar Documents

Publication Publication Date Title
JP3640820B2 (ja) 伝送装置
EP0468498B1 (en) Routing system capable of effectively processing routing information
US7012917B2 (en) Service unit for a hub having multiple star interconnect configurations
US6631130B1 (en) Method and apparatus for switching ATM, TDM, and packet data through a single communications switch while maintaining TDM timing
US6697373B1 (en) Automatic method for dynamically matching the capacities of connections in a SDH/SONET network combined with fair sharing of network resources
US6646983B1 (en) Network switch which supports TDM, ATM, and variable length packet traffic and includes automatic fault/congestion correction
JP4338728B2 (ja) 単一の通信スイッチを経てａｔｍ、ｔｄｍ及びパケットデータを交換するための方法及び装置
EP0653132B1 (en) Local or/and transit exchange for a broadband communication network
WO2000076101A1 (en) Architecture for a sonet line unit including optical transceiver, cross-connect and synchronization subsystem
US6292485B1 (en) In-band management control unit software image download
US6636515B1 (en) Method for switching ATM, TDM, and packet data through a single communications switch
US7061935B1 (en) Method and apparatus for arbitrating bandwidth in a communications switch
WO2000076260A1 (en) Sonet syncronous payload envelope pointer control system
US20020065073A1 (en) Extended-cell communication network and transmission apparatus
JPH10209995A (ja) 伝送装置
US6636511B1 (en) Method of multicasting data through a communications switch
US6885661B1 (en) Private branch exchange built using an ATM Network
US7266110B1 (en) Apparatus and method for hybrid telecommunications switching
US6628659B1 (en) ATM cell switching system
Cisco BXM T3/E3, 155 and 622
Cisco BXM T3/E3, 155, and 622
Cisco BXM T3/E3, 155, and 622
US6466577B1 (en) Method and apparatus for point-to-point and point-to-multipoint connections in an ATM network
Hsieh et al. On the design of a local switch for heterogenous multi-subsystem interconnect
Wu Network SwitchingConcepts

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050119

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080128

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100128

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110128

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees