KR100499277B1 - 셀 데이터 흐름 제어장치 및 방법 - Google Patents

셀 데이터 흐름 제어장치 및 방법 Download PDF

Info

Publication number
KR100499277B1
KR100499277B1 KR10-2002-0071606A KR20020071606A KR100499277B1 KR 100499277 B1 KR100499277 B1 KR 100499277B1 KR 20020071606 A KR20020071606 A KR 20020071606A KR 100499277 B1 KR100499277 B1 KR 100499277B1
Authority
KR
South Korea
Prior art keywords
cell data
cell
signal
fifo memory
fifo
Prior art date
Application number
KR10-2002-0071606A
Other languages
English (en)
Other versions
KR20040043368A (ko
Inventor
박만식
김정식
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2002-0071606A priority Critical patent/KR100499277B1/ko
Publication of KR20040043368A publication Critical patent/KR20040043368A/ko
Application granted granted Critical
Publication of KR100499277B1 publication Critical patent/KR100499277B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

다중화된 통신선로 제어장치에서의 셀 데이터 흐름 제어장치 및 방법이 개시된다. 복수의 FIFO 메모리부에는 각각에 대응하는 셀데이터 처리장치로부터 유입된 셀 데이터가 저장된다. FIFO 제어부는 FIFO 메모리부 각각에 대응되어 구비되며, 대응되는 FIFO 메모리부에 저장되어 있는 셀 데이터의 개수를 계수하여 셀계수신호를 출력하고, 대응되는 FIFO 메모리부로부터 파악된 데이터 점유상태를 나타내는 상태신호를 검출하여 접속되어 있는 셀데이터 처리장치로 셀 데이터의 전송을 불허하는 제1프로토콜 신호 및 셀 데이터의 전송을 허용하는 제2프로토콜 신호를 선택적으로 출력한다. 셀계수부는 대응되는 FIFO 제어부로부터 입력되는 셀계수신호를 중계한다. FIFO 선택부는 셀계수부로부터 전달받은 셀계수신호에 기초하여 셀 데이터를 독출할 FIFO 메모리부를 선택하도록 하는 선택신호를 출력한다. 다중화부는 선택신호에 의해 연결되어 있는 FIFO 메모리부로부터 셀 데이터를 독출하고, 독출한 셀 데이터를 집속하여 외부장치로 전송한다. 이에 의해, 외부장치로 전송할 정보의 유실을 막을 수 있으며, 각 통신선로의 관리와 제어를 용이하게 할 수 있으며, 신뢰성 있고 안정된 정보를 전달할 수 있다.

Description

셀 데이터 흐름 제어장치 및 방법 {Apparatus and method for controlling flows of cell data}
본 발명은 통신선로 장치의 각 전송로의 셀 데이터 흐름을 제어하는 셀 데이터 흐름 제어장치 및 방법에 관한 것으로, 보다 상세하게는, 다중화된 통신선로 장치의 각 전송로의 셀 데이터 흐름을 제어하여 각 전송선로를 통해 전송되는 셀 데이터의 양을 조절하는 셀 데이터 흐름 제어장치 및 방법에 관한 것이다.
종래의 통신장치는 다중화된 통신선로의 여러 개의 FIFO메모리가 동시에 가득 찬 상태가 유지되면 상위의 우선순위가 부여된 FIFO메모리에서만 정보를 읽어 전송하고 있다. 따라서, 하위의 우선순위가 부여된 다른 FIFO메모리에 저장되어 있는 정보가 유실되거나, 유실되지 않는다 해도 정보의 신뢰도 문제로 FIFO메모리에 저장되어 있는 정보를 폐기하였다.
상술한 바와 같이 종래에는 FIFO메모리에 저장된 셀 데이터 정보의 양을 검출하여 셀 데이터 흐름을 조절하여 전송할 수 있는 제어 기능이 없어서, 메모리에 저장되는 정보가 넘칠 경우가 발생하면 메모리내에 저장되어 있는 정보도 신뢰할 수가 없어서 폐기하였으므로, 선로상에서 전달되고 있는 정보의 유실이 매우 많아 각종 정보전송에 대하여 안정성과 신뢰성을 보장할 수 없는 문제점이 있었다.
본 발명이 이루고자 하는 기술적 과제는, 다중화된 다수개의 통신선로의 셀 전송 제어장치에서 다중화되어 있는 다수개의 통신선로 각각의 FIFO메모리의 상태정보에 따라 셀 데이터 정보의 전송 흐름을 조절하여 전송할 수 있는 셀 데이터 흐름 제어장치 및 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 다중화된 다수개의 통신선로의 셀 전송 제어장치에서 다중화되어 있는 다수개의 통신선로 각각의 FIFO메모리의 상태정보에 따라 셀 데이터 정보의 전송 흐름을 조절하여 전송할 수 있는 셀 데이터 흐름 제어방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하는 데 있다.
상기의 기술적 과제를 달성하기 위한, 본 발명에 따른 셀 데이터 흐름 제어장치는, 외부장치로 전송될 셀 데이터를 저장하는 복수의 FIFO 메모리부; 상기 복수의 FIFO 메모리부 각각에 대응되어 구비되며, 대응되는 상기 FIFO 메모리부에 저장되어 있는 셀 데이터의 개수를 계수하여 셀계수신호를 출력하고, 대응되는 상기 FIFO 메모리부로부터 파악된 데이터 점유상태를 나타내는 상태신호를 검출하여 접속되어 있는 셀데이터 처리장치로 셀 데이터의 전송을 불허하는 제1프로토콜 신호 및 상기 셀 데이터의 전송을 허용하는 제2프로토콜 신호를 선택적으로 출력하는 복수의 FIFO 제어부; 대응되는 상기 FIFO 제어부로부터 입력되는 상기 셀계수신호를 중계하는 복수의 셀계수부; 상기 셀계수부로부터 전달받은 상기 셀계수신호에 기초하여 셀 데이터를 독출할 상기 FIFO 메모리부를 선택하도록 하는 선택신호를 출력하는 FIFO 선택부; 및 상기 선택신호에 의해 연결되어 있는 상기 FIFO 메모리부로부터 셀 데이터를 독출하고, 독출한 셀 데이터를 집속하여 상기 외부장치로 전송하는 다중화부;를 구비한다.
상기의 다른 기술적 과제를 달성하기 위한, 본 발명에 따른 셀 데이터 흐름 제어방법은, 셀데이터 처리장치로부터 외부장치로 전송될 셀 데이터를 수신하는 단계; 복수의 FIFO 메모리 중에서 상기 셀데이터 처리장치에 대응하는 상기 FIFO 메모리에 상기 수신된 셀 데이터를 저장하는 단계; 상기 복수의 FIFO 메모리부 각각에 저장되어 있는 셀 데이터의 개수를 계수하여 셀계수신호를 출력하는 단계; 상기 셀계수신호에 기초하여 셀 데이터를 독출할 상기 FIFO 메모리부를 선택하도록 하는 선택신호를 출력하는 단계; 상기 선택신호에 기초하여 선택된 상기 FIFO 메모리부로부터 셀 데이터를 독출하고, 독출한 셀 데이터를 다중화하여 상기 외부장치로 전송하는 단계; 상기 수신된 셀 데이터가 저장되어 있는 복수의 FIFO 메모리 각각의 잔여저장용량을 검출하는 단계; 및 상기 검출된 잔여저장용량에 따라 상기 FIFO 메모리 각각에 대응하는 셀데이터 처리장치로 셀 데이터의 전송을 불허하는 제1프로토콜 신호 및 상기 셀 데이터의 전송을 허용하는 제2프로토콜 신호를 선택적으로 출력하는 단계;를 포함한다.
본 발명에 따르면, 외부장치로 전송할 정보의 유실을 막을 수 있으며, 각 통신선로의 관리와 제어를 용이하게 할 수 있다. 또한, FIFO 메모리의 용량을 필요이상으로 크게 할 필요가 없으므로 장치의 비용을 절감할 수 있고, 신뢰성 있고 안정된 정보를 전달할 수 있으며, 통신선로의 활용 가치와 효율성을 높일 수 있다.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 셀 데이터 흐름 제어장치 및 방법을 상세하게 설명한다.
도 1은 본 발명에 따른 셀 데이터 흐름 제어장치의 구성을 도시한 블록도이다.
도 1을 참조하면, 본 발명에 따른 셀 데이터 흐름 제어장치(100)는, 다중화/역다중화기(110), 복수의 FIFO메모리(120-1 내지 120-n), 복수의 FIFO제어기(130-1 내지 130-n), 복수의 송수신소자(140-1 내지 140-n), 복수의 셀계수기(150-1 내지 150-n), 및 FIFO선택기(160)로 구성된다.
다중화/역다중화기(110)는 FIFO메모리(120-1 내지 120-n)에 저장되어 있는 셀 데이터를 독출하여 다중화한 후 통신선로(170)를 통해 접속되어 있는 스위치정합장치(200)로 전송하거나 스위치정합장치(200)로부터 통신선로(170)를 통해 수신된 셀 데이터를 역다중화한 후 각각의 송수신소자(140-1 내지 140-n)에 대응되어 연결되어 있는 셀 처리부(300-1 내지 300-n) 중에서 셀 데이터가 전달될 셀 처리부에 대응되는 FIFO메모리에 제공한다. 통신선로(170)는 송신선로와 수신선로로 구성된다.
FIFO메모리(120-1 내지 120-n)는 스위치정합장치(200)로 전송될 셀 데이터가 저장되는 전송메모리와 스위치정합장치(200)로부터 수신된 셀 데이터가 저장되는 수신메모리로 구성된다.
FIFO제어부(130-1 내지 130-n)는 FIFO메모리(120-1 내지 120-n)에 대응되어 구비된다. FIFO제어부(130-1 내지 130-n)는 대응되는 송수신소자(140-1 내지 140-n)로부터 수신된 셀 데이터가 대응되는 FIFO메모리(120-1 내지 120-n)의 전송메모리에 저장되도록 제어하고, 전송메모리에 저장되어 있는 셀데이터의 수를 계수하여 셀계수신호를 대응되는 셀계수기(150-1 내지 150-n)로 출력한다. 또한, FIFO제어부(130-1 내지 130-n)는 대응되는 FIFO 메모리(120-1 내지 120-n)의 전송메모리의 셀 데이터 저장정도를 나타내는 상태신호를 검출하고, 검출된 상태신호에 해당하는 프로토콜 신호를 생성하여 셀 처리부(300-1 내지 300-n)로 전송한다.
상태신호는 전송메모리가 거의 찼음을 나타내는 PAFF(Programmable Almost Full Flag)신호, 전송메모리의 용량이 거의 비었음을 나타내는 PAEF(Programmable Almost Empty Flag)신호, 및 전송메모리의 용량이 완전히 비었음을 나타내는 EF(Empty Flag)신호를 포함한다. 또한, 프로토콜 신호는 "4"와 "5"로 구성되며, "4"는 전송메모리에 대한 상태신호가 PAFF일 때 생성되고 "5"는 전송메모리에 대한 상태신호가 PAEF 또는 EF일 때 생성된다.
송수신소자(140-1 내지 140-n)는 대응되는 FIFO제어기(130-1 내지 130-n)으로부터 수신된 셀 데이터를 CMD라인(180-1 내지 180-n)을 통해 연결되어 있는 셀 처리부(300-1 내지 300-n)로 전송한다. 또한, 송수신소자(140-1 내지 140-n)는 CMD라인(180-1 내지 180-n)을 통해 연결되어 있는 셀 처리부(300-1 내지 300-n)로 수신한 셀 데이터를 대응되는 FIFO제어부(130-1 내지 130-n)로 제공한다. 각각의 CMD라인(180-1 내지 180-n)은 송신라인과 수신라인으로 구성된다.
셀 계수기(150-1 내지 150-n)는 대응되는 FIFO제어기(130-1 내지 130-n)로부터 각각의 FIFO제어기(130-1 내지 130-n)가 제어하는 FIFO메모리(120-1 내지 120-n)의 전송메모리에 저장되어 있는 셀 데이터를 계수한 셀계수신호를 입력받아 FIFO선택기(160)에 제공한다.
FIFO 선택기(160)는 셀 계수기(150-1 내지 150-n)로부터 입력받은 셀계수신호에 따라 셀 데이터를 전송할 FIFO 메모리(120-1 내지 120-n)를 선택하도록 하는 메모리 선택신호를 다중화/역다중화기(110)에 제공한다. 다중화/역다중화기(110)는 입력받은 메모리 선택신호에 의해 FIFO 메모리(120-1 내지 120-n)를 선택하고 선택된 FIFO 메모리의 전송메모리에 저장되어 있는 셀 데이터를 독출하여 스위치정합장치(200)로 전송한다.
셀 처리부(300-1 내지 300-n)는 FIFO 제어기(130-1 내지 130-n)로부터 입력받은 FIFO 메모리(120-1 내지 120-n)의 상태신호에 대응하는 프로토콜 신호를 분석하여 분석된 결과에 따라 송수신소자(140-1 내지 140-n)로의 셀 데이터 전송을 일시 중지하거나 전송을 재개한다.
도 2는 본 발명에 따른 셀 데이터 흐름 제어방법에서 스위치정합장치로부터 수신된 셀 데이터를 해당 셀처리부로 전송하는 과정을 도시한 흐름도이다. 도 2에는 스위치정합장치(200)로부터 참조번호가 300-1인 셀처리부로 전송되는 셀 데이터의 처리과정이 도시되어 있다.
도 2를 참조하면, 본 발명에 따른 셀 데이터 흐름 제어장치(100)가 초기화된 후 스위치정합장치(200)로부터 셀 데이터가 유입되면(S200) FIFO 선택기(160)는 셀처리부(130-1)에 대응되는 FIFO 메모리(120-1)를 선택하도록 하는 선택신호를 다중화/역다중화기(110)로 출력한다(S210). 다중화/역다중화기(110)는 유입된 셀 데이터를 선택된 FIFO 메모리(120-1)의 수신메모리로 출력하며, 셀 데이터는 선택된 FIFO 메모리(120-1)의 수신메모리에 저장된다(S220).
다음으로, FIFO 제어기(130-1)는 FIFO 메모리(120-1)의 수신메모리의 상태를 검출한다(S230). S230단계에서 PAFF신호가 검출되면 FIFO 제어기(130-1)는 셀 처리부(300-1)로 셀 데이터를 전송하기 바로 전의 클럭에 동기를 맞춘다(S240). 다음으로, FIFO 제어기(130-1)는 FIFO 메모리(120-1)의 수신메모리에 저장된 정보를 독출한 후 송수신소자(140-1)를 통해 셀 처리부(300-1)로 셀 데이터를 전송한다(S250). 셀 데이터를 수신한 셀 처리부(300-1)는 해당 정보를 처리한다(S260).
도 3은 본 발명에 따른 셀 데이터 흐름 제어방법에서 셀 처리부로부터 수신된 셀 데이터를 스위치정합장치로 전송하는 과정을 도시한 흐름도이다.
도 3을 참조하면, 셀 처리부(300-1 내지 300-n)은 대응되는 송수신소자(140-1 내지 140-n)을 통해 대응되는 FIFO 제어기(130-1 내지 130-n)로 셀 데이터를 전송한다(S300). 각각의 FIFO 제어기(130-1 내지 130-n)는 수신된 셀 데이터를 대응되는 FIFO 메모리(120-1 내지 120-n)의 전송메모리에 저장한다(S310).
각각의 FIFO 제어기(130-1 내지 130-n)는 대응되는 FIFO 메모리(120-1 내지 120-n)의 전송메모리에 저장되어 있는 셀 데이터의 개수를 계수하여 대응되는 셀 계수기(150-1 내지 150-n)로 셀계수신호를 전송한다(S320). 셀 계수기(150-1 내지 150-n)는 수신된 셀계수신호를 FIFO 선택기(160)에 제공하며, FIFO 선택기(160)는 각각의 셀 계수기(150-1 내지 150-n)로부터 수신된 셀계수신호에 의해 각각의 FIFO 메모리(120-1 내지 120-n)의 전송메모리에 저장되어 있는 셀 데이터의 수를 파악한다. 만약, 참조번호가 120-3인 FIFO 메모리의 전송메모리에 저장되어 있는 셀 데이터의 수가 가장 많다면, FIFO 선택기(160)는 해당 FIFO 메모리(120-3)를 선택하도록 하는 선택신호를 다중화/역다중화기(110)로 출력한다(S330). 다중화/역다중화기(110)는 FIFO 선택기(160)로부터 수신된 선택신호에 의해 해당 FIFO 메모리(120-3)의 전송메모리에 저장되어 있는 셀 데이터를 독출하여 스위치정합장치(200)로 전송한다(S340).
한편, 각각의 FIFO 제어기(130-1 내지 130-n)는 FIFO 메모리(120-1 내지 120-n)의 전송메모리의 상태를 감시한다. 만약, 참조번호가 130-3인 FIFO 제어기가 대응되는 FIFO 메모리(120-3)로부터 PAFF신호를 검출하면(S350), 대응되는 셀 처리부(300-3)로 프로토콜 신호 "4"를 전송한다(S360). 프로토콜 신호 "4"를 수신한 셀 처리부(300-3)는 셀 데이터의 전송을 중단한다(S370).
S390단계의 전송동작을 통해 해당 FIFO 메모리(120-3)의 전송메모리에 저장되어 있는 셀 데이터의 수가 감소하게 되면 해당 FIFO 메모리(120-3)의 전송메모리의 상태는 PAEF신호 또는 EF신호에 해당하는 상태로 전환된다. 따라서, 해당 FIFO 메모리(120-3)에 대응되는 FIFO 제어기(130-3)는 PAEF신호 또는 EF신호를 검출하게 된다(S380). PAEF신호 또는 EF신호를 검출한 FIFO 제어기(130-3)는 대응되는 셀 처리부(300-3)로 프로토콜 신호 "5"를 전송한다(S390). 프로토콜 신호 "5"를 수신한 셀 처리부(300-3)는 셀 데이터의 전송동작을 재개한다(S400).
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
본 발명에 따른 셀 데이터 흐름 제어장치 및 방법에 따르면, 대용량 시스템의 분산된 프로세서 운용 구조에서 다중화된 통신선로 장치의 통신선로인 FIFO 메모리 각각에 대하여 FIFO제어기를 개별적으로 장치하여 대응되는 프로세서와 미리 약속된 프로토콜 신호를 주고 받아 셀 데이터 흐름을 제어함으로써, 전달되는 정보의 유실을 막을 수 있으며, 각 통신선로의 관리와 제어를 용이하게 할 수 있다. 또한, FIFO 메모리의 용량을 필요이상으로 크게 할 필요가 없으므로 장치의 비용을 절감할 수 있고, 신뢰성 있고 안정된 정보를 전달할 수 있으며, 통신선로의 활용 가치와 효율성을 높일 수 있다.
도 1은 본 발명에 따른 셀 데이터 흐름 제어장치의 구성을 도시한 블록도,
도 2는 본 발명에 따른 셀 데이터 흐름 제어방법에서의 셀 데이터 수신과정을 도시한 흐름도, 그리고,
도 3은 본 발명에 따른 셀 데이터 흐름 제어방법에서의 셀 데이터 송신과정을 도시한 흐름도이다.

Claims (11)

  1. 외부장치로 전송될 셀 데이터를 저장하는 복수의 FIFO 메모리부;
    상기 복수의 FIFO 메모리부 각각에 대응되어 구비되며, 대응되는 상기 FIFO 메모리부에 저장되어 있는 셀 데이터의 개수를 계수하여 셀계수신호를 출력하고, 대응되는 상기 FIFO 메모리부로부터 파악된 데이터 점유상태를 나타내는 상태신호를 검출하여 접속되어 있는 셀데이터 처리장치로 셀 데이터의 전송을 불허하는 제1프로토콜 신호 및 상기 셀 데이터의 전송을 허용하는 제2프로토콜 신호를 선택적으로 출력하는 복수의 FIFO 제어부;
    대응되는 상기 FIFO 제어부로부터 입력되는 상기 셀계수신호를 중계하는 복수의 셀계수부;
    상기 셀계수부로부터 전달받은 상기 셀계수신호에 기초하여 셀 데이터를 독출할 상기 FIFO 메모리부를 선택하도록 하는 선택신호를 출력하는 FIFO 선택부; 및
    상기 선택신호에 의해 연결되어 있는 상기 FIFO 메모리부로부터 셀 데이터를 독출하고, 독출한 셀 데이터를 집속하여 상기 외부장치로 전송하는 다중화부;를 포함하는 것을 특징으로 하는 셀 데이터 흐름 제어 장치.
  2. 제 1항에 있어서,
    상기 상태신호는 상기 FIFO 메모리부의 잔여저장용량이 소정의 제1기준값보다 낮음을 의미하는 제1상태신호, 상기 FIFO 메모리부의 잔여저장용량이 소정의 제1기준값보다 높음을 의미하는 제2상태신호, 및 상기 FIFO 메모리부의 잔여저장용량이 상기 FIFO 메모리부의 저장용량과 동일함을 의미하는 제3상태신호로 구성되며,
    상기 FIFO 제어부는 상기 제1상태신호를 검출하면 상기 셀데이터 처리장치로 상기 제1프로토콜 신호를 출력하고, 상기 제2상태신호 또는 상기 제3상태신호를 검출하면 상기 셀데이터 처리장치로 상기 제2프로토콜 신호를 출력하는 것을 특징으로 하는 셀 데이터 흐름 제어장치.
  3. 제 1항에 있어서,
    상기 FIFO 선택부는 상기 셀계수신호에 의해 상기 셀계수신호를 전달한 상기 셀계수기 각각에 대응되는 상기 FIFO 메모리부의 잔여저장용량을 파악하며, 상기 파악된 잔여저장용량이 낮은 FIFO 메모리부를 선택하도록 하는 상기 선택신호를 상기 다중화부로 출력하는 것을 특징으로 하는 셀 데이터 흐름 제어장치.
  4. 제 1항에 있어서,
    상기 외부장치로부터 유입되는 셀 데이터를 분배하는 역다중화부;를 더 포함하며,
    상기 유입된 셀 데이터는 상기 셀 데이터의 최종 목적지에 해당하는 상기 셀데이터 처리장치에 대응되는 상기 FIFO 메모리부에 저장되며,
    상기 FIFO 제어부는 대응되는 상기 FIFO 메모리부로부터 검출한 상기 상태정보에 따라 대응되는 상기 FIFO 메모리부에 저장되어 있는 상기 유입된 셀 데이터를 연결되어 있는 상기 셀데이터 처리장치로 전송하는 것을 특징으로 하는 셀 데이터 흐름 제어장치.
  5. 제 4항에 있어서,
    상기 FIFO 메모리부는 상기 외부장치로 전송될 셀 데이터가 저장되는 전송메모리와 상기 외부장치로부터 수신된 셀 데이터가 저장되는 수신메모리로 구성되는 것을 특징으로 하는 셀 데이터 흐름 제어장치.
  6. 셀데이터 처리장치로부터 외부장치로 전송될 셀 데이터를 수신하는 단계;
    복수의 FIFO 메모리 중에서 상기 셀데이터 처리장치에 대응하는 상기 FIFO 메모리에 상기 수신된 셀 데이터를 저장하는 단계;
    상기 복수의 FIFO 메모리부 각각에 저장되어 있는 셀 데이터의 개수를 계수하여 셀계수신호를 출력하는 단계;
    상기 셀계수신호에 기초하여 셀 데이터를 독출할 상기 FIFO 메모리부를 선택하도록 하는 선택신호를 출력하는 단계;
    상기 선택신호에 기초하여 선택된 상기 FIFO 메모리부로부터 셀 데이터를 독출하고, 독출한 셀 데이터를 다중화하여 상기 외부장치로 전송하는 단계;
    상기 수신된 셀 데이터가 저장되어 있는 복수의 FIFO 메모리 각각의 잔여저장용량을 검출하는 단계; 및
    상기 검출된 잔여저장용량에 따라 상기 FIFO 메모리 각각에 대응하는 셀데이터 처리장치로 셀 데이터의 전송을 불허하는 제1프로토콜 신호 및 상기 셀 데이터의 전송을 허용하는 제2프로토콜 신호를 선택적으로 출력하는 단계;를 포함하는 것을 특징으로 하는 셀 데이터 흐름 제어 방법.
  7. 제 6항에 있어서,
    상기 상태신호는 상기 FIFO 메모리의 잔여저장용량이 소정의 제1기준값보다 낮음을 의미하는 제1상태신호, 상기 FIFO 메모리부의 잔여저장용량이 소정의 제2기준값보다 높음을 의미하는 제2상태신호, 및 상기 FIFO 메모리부의 잔여저장용량이 상기 FIFO 메모리부의 저장용량과 동일함을 의미하는 제3상태신호로 구성되며,
    상기 프로토콜 신호 출력단계는 상기 제1상태신호를 검출하면 상기 셀데이터 처리장치로 상기 제1프로토콜 신호를 출력하고, 상기 제2상태신호 또는 상기 제3상태신호를 검출하면 상기 셀데이터 처리장치로 상기 제2프로토콜 신호를 출력하는 것을 특징으로 하는 셀 데이터 흐름 제어방법.
  8. 제 6항에 있어서,
    상기 선택신호 출력단계는 상기 셀계수신호에 기초하여 상기 셀계수신호에 해당하는 상기 FIFO 메모리의 잔여저장용량을 파악하며, 상기 파악된 잔여저장용량이 낮은 FIFO 메모리를 선택하도록 하는 상기 선택신호를 출력하는 것을 특징으로 하는 셀 데이터 흐름 제어방법.
  9. 제 6항에 있어서,
    상기 외부장치로부터 유입되는 셀 데이터를 역다중화하여 상기 유입된 셀 데이터의 최종 목적지에 해당하는 셀데이터 처리장치에 대응되는 상기 FIFO 메모리에 저장하는 단계; 및
    상기 FIFO 메모리로부터 검출한 상기 상태정보에 따라 상기 FIFO 메모리로부터 상기 유입된 셀 데이터를 독출하여 상기 FIFO 메모리에 대응되는 상기 셀데이터 처리장치로 전송하는 단계;를 더 포함하는 것을 특징으로 하는 셀 데이터 흐름 제어방법.
  10. 제 9항에 있어서,
    상기 FIFO 메모리는 상기 외부장치로 전송될 셀 데이터가 저장되는 전송메모리와 상기 외부장치로부터 수신된 셀 데이터가 저장되는 수신메모리로 구성되는 것을 특징으로 하는 셀 데이터 흐름 제어방법.
  11. 셀데이터 처리장치로부터 외부장치로 전송될 셀 데이터를 수신하는 단계;
    복수의 FIFO 메모리 중에서 상기 셀데이터 처리장치에 대응하는 상기 FIFO 메모리에 상기 수신된 셀 데이터를 저장하는 단계;
    상기 복수의 FIFO 메모리부 각각에 저장되어 있는 셀 데이터의 개수를 계수하여 셀계수신호를 출력하는 단계;
    상기 셀계수신호에 기초하여 셀 데이터를 독출할 상기 FIFO 메모리부를 선택하도록 하는 선택신호를 출력하는 단계; 및
    상기 선택신호에 기초하여 선택된 상기 FIFO 메모리부로부터 셀 데이터를 독출하고, 독출한 셀 데이터를 다중화하여 상기 외부장치로 전송하는 단계;
    상기 수신된 셀 데이터가 저장되어 있는 복수의 FIFO 메모리 각각의 잔여저장용량을 검출하는 단계;
    상기 검출된 잔여저장용량에 따라 상기 FIFO 메모리 각각에 대응하는 셀데이터 처리장치로 셀 데이터의 전송을 불허하는 제1프로토콜 신호 및 상기 셀 데이터의 전송을 허용하는 제2프로토콜 신호를 선택적으로 출력하는 단계;를 포함하는 것을 특징으로 하는 셀 데이터 흐름 제어 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
KR10-2002-0071606A 2002-11-18 2002-11-18 셀 데이터 흐름 제어장치 및 방법 KR100499277B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0071606A KR100499277B1 (ko) 2002-11-18 2002-11-18 셀 데이터 흐름 제어장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0071606A KR100499277B1 (ko) 2002-11-18 2002-11-18 셀 데이터 흐름 제어장치 및 방법

Publications (2)

Publication Number Publication Date
KR20040043368A KR20040043368A (ko) 2004-05-24
KR100499277B1 true KR100499277B1 (ko) 2005-07-01

Family

ID=37339844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0071606A KR100499277B1 (ko) 2002-11-18 2002-11-18 셀 데이터 흐름 제어장치 및 방법

Country Status (1)

Country Link
KR (1) KR100499277B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541926A (en) * 1992-10-02 1996-07-30 Kabushiki Kaisha Toshiba ATM cell assembly and disassembly device with enhanced data handling flexibility
KR20000018368A (ko) * 1998-09-01 2000-04-06 서평원 에이티엠 교환기에서 동적 버퍼 관리를 위한 스케줄링 시스템
US6198742B1 (en) * 1996-11-18 2001-03-06 Kabushiki Kaisha Toshiba ATM switching system
US20020186703A1 (en) * 2001-05-31 2002-12-12 Steve West Distributed control of data flow in a network switch
KR20030004698A (ko) * 2001-07-06 2003-01-15 엘지전자 주식회사 공유 버스를 사용하는 보드의 트래픽 흐름 제어 장치 및방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541926A (en) * 1992-10-02 1996-07-30 Kabushiki Kaisha Toshiba ATM cell assembly and disassembly device with enhanced data handling flexibility
US6198742B1 (en) * 1996-11-18 2001-03-06 Kabushiki Kaisha Toshiba ATM switching system
KR20000018368A (ko) * 1998-09-01 2000-04-06 서평원 에이티엠 교환기에서 동적 버퍼 관리를 위한 스케줄링 시스템
US20020186703A1 (en) * 2001-05-31 2002-12-12 Steve West Distributed control of data flow in a network switch
KR20030004698A (ko) * 2001-07-06 2003-01-15 엘지전자 주식회사 공유 버스를 사용하는 보드의 트래픽 흐름 제어 장치 및방법

Also Published As

Publication number Publication date
KR20040043368A (ko) 2004-05-24

Similar Documents

Publication Publication Date Title
US6792002B2 (en) Packet transfer system
US8473659B2 (en) Time division multiplexing based arbitration for shared optical links
US20060126511A1 (en) Ethernet packet transmission apparatus and method
KR950022986A (ko) 영상축적 배송장치 및 영상축적 배송시스템
JP2004248174A (ja) 通信ネットワーク及びそこで用いるノード装置及びそこで用いる伝送制御方法
US4878218A (en) Data transmission method and data transmission system free from local traffic jam
US20080192633A1 (en) Apparatus and method for controlling data flow in communication system
US7023865B2 (en) Packet switch
JP2999087B2 (ja) パス切替方式
KR100499277B1 (ko) 셀 데이터 흐름 제어장치 및 방법
US6058111A (en) System and method for providing a droppable switched circuit
JP2004007558A (ja) 光クロスコネクトを用いた光通信網及びその処理方法
US20090185575A1 (en) Packet switch apparatus and method
JP4406011B2 (ja) 通信ネットワークを介して接続されたプロセッシングユニットを備えた電子回路
JP3045144B2 (ja) Ａｔｍ交換機
JPH1070547A (ja) 入出力バッファ併用型ａｔｍスイッチ
KR100335692B1 (ko) 선입선출을 이용한 비동기 전송 모드 셀의 다중화 방법
KR100634211B1 (ko) 이더넷 패킷 전송 장치 및 그 방법
US6246685B1 (en) Device for assembling cells in response to how data are stored in a buffer
JPH1041957A (ja) Ａｔｍセルの同報制御方式
JP3601484B2 (ja) Ａｔｍ通信装置およびそのセル受信方法
US7760637B1 (en) System and method for implementing flow control with dynamic load balancing for single channelized input to multiple outputs
US7286470B1 (en) Messaging system for a packet transport system and method of operation thereof
JPH0618357B2 (ja) 時分割多重送受信装置
JP2006319486A (ja) 交換機及びそれに用いるデータ分配処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110609

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee