JP2002185544A - Ａｔｍ網における信号の同期および非同期回復 - Google Patents

Ａｔｍ網における信号の同期および非同期回復

Info

Publication number
JP2002185544A
JP2002185544A JP2001317762A JP2001317762A JP2002185544A JP 2002185544 A JP2002185544 A JP 2002185544A JP 2001317762 A JP2001317762 A JP 2001317762A JP 2001317762 A JP2001317762 A JP 2001317762A JP 2002185544 A JP2002185544 A JP 2002185544A
Authority
JP
Japan
Prior art keywords
data
memory device
output
signal
data stream
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001317762A
Other languages
English (en)
Inventor
Luis E Morales
イー．モラレス ルイス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of JP2002185544A publication Critical patent/JP2002185544A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5614—User Network Interface
    • H04L2012/5616—Terminal equipment, e.g. codecs, synch.
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H04L2012/5674—Synchronisation, timing recovery or alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】 本発明は、データの伝送、より詳細には、非
同期転送モード網内におけるデータ伝送に関する。 【解決手段】 本発明による受信されたデータストリー
ムを同期するための周波数回復システムは、データスト
リームを受信し、データストリーム内に含まれるタイミ
ング情報を抽出し、抽出されたタイミング情報に基づい
て第１のタイミング信号を出力するために構成された第
１のタイミング信号発生器、第２のタイミング信号を提
供するためのクロックソース、および、データストリー
ムを受信し、そのデータストリームを要望される速度に
て出力するためのデータモジュールを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、データの伝送、よ
り詳細には、非同期転送モード網内におけるデータ伝送
に関する。
【０００２】
【従来の技術】電話およびビデオ通信などを含むデータ
伝送は、伝統的には「同期」伝送システム内で達成され
てきた。同期伝送システム内においては、データは、所
定の速度にて送信および受信され、送信機および受信機
は、所定の位相関係および周波数関係を持つ。このタイ
プの伝送では、リアルタイム用途、例えば、音声および
ビデオに対して重要な遅延および遅延変動の厳密な制御
が可能となる。ただし、同期伝送は、バースト性のデー
タ用途、例えば、電子メールを扱うためには効率的でな
い。
【０００３】同期伝送に対する代替としてのより最近の
伝送方法は、デジタルデータストリームを短いパケット
あるいはセルに符号化する動作を伴う。この新たなデー
タ伝送スキームは、優先のシステムを使用し、これによ
って、厳密な遅延および遅延変動管理が、それを必要と
する用途に対して与えられ、一方、バースト性のトラヒ
ックが、それを必要とする用途に対して効果的にサポー
トされる。このようなシステムは、非同期転送モード、
あるいは「ＡＴＭ」と呼ばれる。
【０００４】
【発明が解決しようとする課題】同期信号がＡＴＭ網上
で輸送された場合、網内での多重化の統計的な性質のた
めに、それらの周期性が失われる。このため、トラヒッ
クがＡＴＭ網を出るとき、その周期性が、周波数回復法
を使用して回復される。周波数回復のための３つの方法
が良く知られている。
【０００５】第１の方法は、非同期周波数回復と呼ばれ
るが、この方法においては、非同期信号をＡＴＭ網を通
じて、網によってその周期性を制御する必要なしに、伝
送することが可能にされる。このスキームに対する幾つ
かの実現が存在する。１つの好ましい実現として、同期
残留タイムスタンプ（「ＳＲＴＳ」）が知られている。
ＳＲＴＳシステムにおいては、タイムスタンプが信号と
共に送信され、受信デバイスは、このタイムスタンプを
使用してその信号の周期性を回復する。ＳＲＴＳは、非
同期回復法である。
【０００６】もう１つの周波数回復法として、「同期」
回復法がある。同期周波数回復法は、同期信号の周期性
を、ＡＴＭ網の周波数安定性に依存して回復する。第３
の周波数回復法は、「ハイブリッド」として知られてい
るが、これは、上に説明された２つの方法の組合せであ
る。
【０００７】
【課題を解決するための手段】本発明は、同期回復スキ
ームと非同期回復スキームとの間の選択が可能な周波数
回復のためのシステムおよび方法を開示する。
【０００８】一面においては、本発明は、受信されたデ
ータストリームを再同期するための周波数回復システム
を開示するが、このシステムは、データストリームを受
信し、データストリーム内に含まれるタイミング情報を
抽出し、抽出されたタイミング情報に基づいて第１のタ
イミング信号を出力するために構成された第１のタイミ
ング信号生成器、第２のタイミング情報を提供するため
のクロックソース、データストリームを受信し、そのデ
ータストリームを要望される速度にて出力するためのデ
ータモジュールを含むことを特徴とする。ここで、この
データモジュールは、第１のタイミング信号あるいは第
２のタイミング信号のいずれかを利用してデータを前記
の要望されるデータ速度にて出力する。このシステム
は、さらに、第１のタイミング信号あるいは第２のタイ
ミング信号のいずれかを選択的にデータモジュールに加
えるためのスイッチを含む。
【０００９】好ましい実施例においては、第１のタイミ
ング信号生成器は、同期残留タイムスタンプ受信機を含
み、タイミング情報は、データストリーム内に含まれる
タイムスタンプから構成される。データモジュールは、
プロセッサ、プロセッサに接続されたメモリバッファお
よびメモリバッファに接続されたメモリバッファ制御回
路を含む。
【００１０】このデータモジュールはさらに、メモリバ
ッファの出力に接続された並列／直列変換機および並列
／直列変換機の出力に接続されたラインドライバを含む
ことができる。メモリバッファとしては、先入れ先出し
バッファを使用することが考えられる。
【００１１】スイッチは、好ましくは、２つの入力を持
ち、片方の入力は、第１のタイミング信号を受信し、第
２の入力は、第２のタイミング信号を受信するために使
用される。スイッチは、好ましくは、さらに、制御信号
を受信するが、この制御信号によって、スイッチの２つ
の入力のどちらがスイッチの出力ライン上に出力される
かが決定される。
【００１２】スイッチの出力は、並列／直列変換機、ラ
インドライバおよびメモリバッファ制御回路に接続され
る。
【００１３】メモリバッファ制御回路は、スリップ論理
ユニットおよびアップ／ダウンカウンタを含む。
【００１４】さらに、マイクロプロセッサがデータモジ
ュールに接続され、これによって、データモジュールの
出力速度が、メモリバッファによって蓄積されるデータ
の量を低減するために制御される。
【００１５】第２の面においては、本発明は、受信され
たデータストリームを再同期するための方法を提供する
が、この方法は、データストリームを受信するステッ
プ、受信されたデータストリーム内に含まれるタイミン
グ情報を抽出するステップ、抽出されたタイミング情報
に基づいて第１のタイミング信号を生成するステップ、
第１のタイミング信号あるいは受信されたクロック信号
のいずれかをデータ出力タイミング信号として選択する
ステップ、およびデータ出力タイミング信号を利用して
受信されたデータストリームを要望される速度にて出力
するステップを含むことを特徴とする。
【００１６】さらにもう一面においては、本発明は、デ
ータメモリデバイス内に蓄積されるデータの平均量を最
小にするためのシステムを提供するが、このシステム
は、データメモリデバイスに接続された、データストリ
ームを受信し、データメモリデバイス内にデータストリ
ームを蓄積するための受信機、データメモリデバイスか
ら出力されるデータの出力速度を制御するためのデータ
出力制御モジュール、およびデータメモリデバイス内に
蓄積されるデータを定量的に監視するための監視デバイ
スを含むことを特徴とする。ここで、データ出力制御モ
ジュールは、数値指標を受信し、この数値指標に従って
出力速度を調節することによって、データメモリデバイ
ス内に蓄積されるデータの平均量を調節する。
【００１７】データ出力制御デバイスは、データメモリ
デバイスによって現在蓄積されているデータの量が所定
の要望されるレベル以上あるいは以下にあることを決定
し、その後、出力速度を調節することによって、データ
メモリデバイス内に蓄積されるデータの量を所定の要望
されるレベルに近付ける。
【００１８】
【発明の実施の形態】図１に示されるように、本発明の
第１の好ましい実施例においては、入りセルストリーム
がＡＴＭセルアダプテーション層１（「ＡＡＬ１」）の
プロセッサ５によって受信される。ＡＡＬ１のプロセッ
サ５の出力は、先入れ先出し（「ＦＩＦＯ」）メモリ１
０に入力されるが、これは、スリップ論理ユニット１２
およびアップ／ダウンカウンタ１４から構成されるＦＩ
ＦＯコントローラによって制御される。ＳＲＴＳ受信機
１６もまたＡＡＬ１のプロセッサ５の出力を受信し、こ
れをスイッチ１８を通じて、÷８カウンタ２０に出力す
る。
【００１９】ＦＩＦＯ１０の出力は、並列／直列（「Ｐ
／Ｓ」）変換機２２に入力されるが、変換機２２はまた
スイッチ１８の出力も受信する。Ｐ／Ｓ変換機２２は、
ラインドライバ２４に出力するが、ラインドライバ２４
は、スイッチ１８の出力も受信する。
【００２０】動作において、ＦＩＦＯ１０は、輸送の際
にＡＴＭ網によってデータストリーム内に導入されたセ
ル遅延変動（ＣＤＶ）を吸収する。ＦＩＦＯは、少なく
とも１．３ミリ秒のＣＤＶを吸収する能力を持つが、こ
れは、殆どのＡＴＭ網シナリオを満足するのに十分であ
ると考えられる。ＦＩＦＯ自身は、好ましくは、固定さ
れた書込み位置および可変の読出し位置を持つ４０９６
（５１２バイト）ビットを使用して実現される。読出し
位置は、ＦＩＦＯコントローラによって指定されるアド
レスによって制御されることとなる。
【００２１】ＦＩＦＯコントローラ（図１の要素１２お
よび１４）は、ＦＩＦＯに対して読出しアドレスを提供
する機能を持つ。これは、ＦＩＦＯのアンダーフロー事
象（後に説明）が発生したときに、読出アドレスをＦＩ
ＦＯの中央に戻すためにリセットすることから成るバッ
ファ制御戦略を実現する機能も持つ。
【００２２】スリップ論理ユニット１２は、ＦＩＦＯに
対する読出しアドレス、およびアップ／ダウンカウンタ
１４のリセット信号を提供する。このアドレスは、カウ
ンタ値であるか、あるいは、カウンタ値が０あるいは４
０９５の場合の２０４７のいずれかである。リセット信
号は、０か、あるいは、カウンタ値が０あるいは４０９
５のときの１のいずれかである。アップ／ダウンカウン
タ１４は、最高４０９５まで登算できることが必要であ
り、かつ、所定の値（２０４７）にリセットできること
が要求される。
【００２３】ＳＲＴＳ受信機１６は、非同期ＤＳ１回路
エミュレーションが要求され（従ってスイッチ１８の所
で選択された場合）、ＦＩＦＯからデータを読み出すこ
とを指令するクロック信号を提供する機能を持つ。
（「ＤＳ１」は、１．５４４Mbpsの速度で動作する信号
に対する標準のデジタルフォーマットである。）ＳＲＴ
Ｓ受信機１６は、ＡＡＬ１プロセッサ５から受信される
ＳＲＴＳタイムスタンプを傍受する。ＳＲＴＳ受信機１
６は、その処理を行なった後に、１．５４４Mbps信号を
出力する。
【００２４】動作において、スイッチ１８は、使用され
るべき周波数回復方法を、ライン１９上に入力される制
御信号を介して選択することを可能にする。一方のオプ
ションが選択された場合は、ＳＲＴＳクロック信号が通
過でき、従って、非同期輸送がサポートできるようにさ
れる。他方のオプションが選択された場合は、スイッチ
は、システムクロック信号を通過させ、従って、同期周
波数回復がサポートできるようにされる。こうして、ス
イッチ１８は、ＳＲＴＳ受信機によって生成された１．
５４４Mbps信号か、ホストシステムクロックに起因する
（からトレーサブルな）１．５４４Mbps信号のどちらか
を選択するために使用される。ここでは、このホストシ
ステムクロックは、層１トレーサブルソースによって外
部的にタイミングを制御されるものと想定される。
【００２５】Ｐ／Ｓ変換機２２は、８ビット並列バスか
らの信号を直列ストリームのビットに変換するために使
用される。この変換は、ＦＩＦＯおよびＦＩＦＯコント
ローラが一度に８ビット（バイト）を扱い、そして、ラ
インドライバ２４が、入力として直列ストリームのビッ
トを要求するために必要とされる。
【００２６】ラインドライバ２４は、このシリアルビッ
トストリームを標準インタフェース（例えば、ＤＳ１）
に変換する機能を持つ。ラインドライバの機能には、Ｂ
８ＺＳ文字置換および信号レベルの変換が含まれる。Ｂ
８ＺＳは、８個の連続する０を特別のシンボルと置換す
る。この置換は、デジタル信号内の１の密度をある程度
に維持するために行なわれる。１の密度は、信号再生機
が正しく動作するために重要である。
【００２７】÷８カウンタ２２は、１．５４４Mbit／秒
クロック信号を１９３キロビット／秒クロック信号に変
換するための機能を持つ。この変換は、この好ましい実
施例においては、ＦＩＦＯおよびアップ／ダウンカウン
タが（ラインドライバとは異なり）バイトレベルにて動
作するために必要となる。
【００２８】ＡＡＬ１プロセッサ５は、周波数回復を除
く全ての標準のＡＡＬ１機能を遂行する。これら機能に
は、セルオーバーヘッドの除去、データの再アセンブ
リ、エンドツウエンドエラー訂正などが含まれる。
【００２９】図２には、本発明の第２の代替の実施例が
示されるが、これには、ＡＡＬ１プロセッサ１０５、Ｆ
ＩＦＯ１１０、スリップ論理ユニット１１２、アップ／
ダウンカウンタ１１４、ＳＲＴＳ受信機１１６、Ｐ／Ｓ
変換機１２２、ラインドライバ１２４、および÷８カウ
ンタ１２０が含まれる。これら要素は、図１に示される
対応する要素と類似するものである。
【００３０】図２の実施例は、さらに、特徴として、マ
イクロプロセッサ１３０、電圧制御式発振器（「ＶＣ
Ｏ」）１３２、アップ／ダウンカウンタ１３４、デジタ
ル／アナログ（「Ｄ／Ａ」）変換機１３６およびデコー
ダ１３８を含む。
【００３１】マイクロプロセッサ１３０は、カウンタ１
１４、およびカウンタ１３４の状態を読み、処理を行な
い、修正を、Ｄ／Ａ変換機１３６を介してＶＣＯ１３２
の出力周波数に加える。両方のループのフィルタ特性
（後に説明される図３を参照）はデジタル的に実現さ
れ、これらはマイクロプロセッサ内に駐在する。マイク
ロプロセッサ１３０は、デジタルバス１３９を介してア
ップ／ダウンカウンタ１１４、１３４およびコンバータ
１３６に接続される。
【００３２】Ｄ／Ａ変換機１３６はマイクロプロセッサ
からのデジタル信号を、ＶＣＯが理解できるアナログ電
圧レベルに変換するために使用される。
【００３３】ＶＣＯ１３２は、データをＦＩＦＯ１１０
から読み出すための周波数を生成する。ＶＣＯ周波数
は、マイクロプロセッサによって、デコーダ内で選択さ
れた周波数基準を厳密に追跡するように制御される。選
択される周波数ソースとしては、ＳＲＴＳ受信機１１６
からの信号、システムクロックからの信号、および外部
クロックからの信号が含まれる。外部クロック信号は、
システムクロックよりも信頼性が高い。ＶＣＯには、ま
た、周波数修正が、後に図４との関連で説明される論理
に従ってＦＩＦＯの充填レベルに基づいて加えられる。
アップ／ダウンカウンタ１３４は、出力周波数と周波数
基準との間の差を測定するために使用される。
【００３４】図３は、図２のシステムによって遂行され
る機能を解説する機能ブロック図である。選択された周
波数ソースが（図３においては円によって表される）ア
ップ／ダウンカウンタ１３４に入力されるが、アップ／
ダウンカウンタ１３４は、また、ＶＣＯ１３２の出力を
入力として受信する。アップ／ダウンカウンタは、次
に、これら信号の間の差を表す信号を出力する。換言す
れば、アップ／ダウンカウンタ１３４は、要求される周
波数とＶＣＯによって出力された実際の出力を監視し、
実際の周波数が要求される周波数よりもどの程度高いあ
るいは低いかを示す信号を出力する。
【００３５】アップ／ダウンカウンタ１３４の出力は、
低域フィルタ１３１によってフィルタされるが、低域フ
ィルタ１３１は、（ＶＣＯ出力内のスパイクをフィルタ
する目的で）マイクロプロセッサ１３０によって実現さ
れる。マイクロプロセッサは、また、入力されたデータ
の速度とＦＩＦＯ１１０の出力速度との間の差を決定す
るアップ／ダウンカウンタ１１４の出力も受信する。
（これもマイクロプロセッサ１３０によって実現され
た）周波数修正フィルタ１３３は、ＦＩＦＯ１１０の状
態の結果としての周波数の要望される修正を決定する。
ＦＩＦＯ１１０がデータをそれがデータを受信するのと
概ね同一速度にて出力することが重要である。さもなけ
れば、ＦＩＦＯは、空になったり（通常「飢餓」とよば
れる）、オーバーフローしたりする。
【００３６】こうして、マイクロプロセッサ１３０は、
アップ／ダウンカウンタ１３４、１１４の出力を受信
し、これら出力に基づいて、適当な調節量を決定し、こ
れをＤ／Ａ変換機１３６を介してＶＣＯ１３６に供給す
る。
【００３７】図４は、図２の実施例によって、ＦＩＦＯ
１１０の使用効率を最大化するために実現される好まし
いＦＩＦＯ制御プロセスを解説する。（ここで、ＦＩＦ
Ｏ「充填レベル」が高ければ高いほど、システムは、Ｆ
ＩＦＯのデータの読出しにおいてより多くの遅延を経験
することに注意する。）従って、ＦＩＦＯの充填レベル
を可能な限り０に近く低減することが要望される。
【００３８】図４の好ましい実施例において、ステップ
２００において、幾つかのパラメータが初期化される。
より具体的には、「ＷＩＮ」、つまり、ウインドウのサ
イズが、典型的には、ＦＩＦＯ容量の半分に決定され
る。このウインドウサイズは、システムの動作の際のバ
ッファ／充填レベルの通常の変動のサイズである。例え
ば、５１２バイトのＦＩＦＯを想定した場合は、ＷＩＮ
は２５６にセットされる。従って、動作の際、２５６バ
イトのウインドウ内で変動することとなる。
【００３９】次にウインドウの初期位置が決定される。
ウインドウの最小充填値であるパラメータ「ＭＩＮ」が
設定される。ＭＩＮは、最初は、バッファの中央（つま
り、２５６の所）に設定される。「ＣＯＲ」が０に初期
化されるが、これは、ＭＩＮに加えられるべき修正を表
す。これは、ＭＩＮが任意の時点において低減されるべ
き値である。上に述べたように、このプロセスの目的
は、ＭＩＮを可能な限り０に保つことにある。
【００４０】パラメータ「ＮＵＭ ＣＯＲＲ」も０にセ
ットされるが、これは、前の２４時間期間内にＭＩＮに
加えられた修正の回数を反映する。ＭＩＮに加えられる
修正の回数を制限することが望ましい。
【００４１】初期化の後に、システムは、ステップ２１
０において、バッファ充填の現在値を読み出す。バッフ
ァ充填が、１以下であり、バッファがほぼ空であること
が示される場合は、変更は要求されず、従って、ステッ
プ２２０における結果が肯定の場合は、システムはステ
ップ２３０に進み、ここで、ＣＯＲＲが０にセットさ
れ、ＭＩＮが１にセットされる。充填が１以下である場
合は、ＭＩＮは、１に等しくなければならないことに注
意する。
【００４２】一方、ステップ２２０において、充填レベ
ルが１以上である場合は、ＭＩＮの調節が要求される。
従って、ステップ２４０において、新たな目標ＭＩＮが
決定され、ＮＵＭ ＣＯＲＲが計算される。（このＮＵ
Ｍ ＣＯＲＲは、前の所定の時間期間、例えば、２４時
間内に加えられた修正の回数である。）
【００４３】次に、ステップ２５０において、ＭＩＮ
が、１に等しいかテストされ、１に等しい場合は、シス
テムはステップ２３０に進む。
【００４４】ステップ２５０においてＭＩＮが１に等し
くない場合は、次に、ステップ２６０において、ＮＵＭ
ＣＯＲＲパラメータが、これが最大の指定回数以上で
あるか調べるためにテストされる。そうである場合は、
システムは、ステップ２１０に進む。
【００４５】一方、ＭＩＮが１より大きく、かつ、ＮＵ
Ｍ ＣＯＲＲがまだ最大でない場合は、ステップ２７０
において、ＶＣＯの出力に（ｘによって表される）修正
が加えられ、結果として、ＦＩＦＯ内のウインドがシフ
トされ、ＭＩＮが目標に向って押される。ステップ２７
０の後に、システムはステップ２１０に戻る。
【００４６】上記は、単に、本発明の実施の最良のモー
ドを解説するための説明であり、本発明の精神あるいは
特許請求の範囲から逸脱することなく、多数の修正およ
びバリエーションが可能であることを理解されるべきで
ある。
【図面の簡単な説明】
【図１】本発明に従うシステムの第１の実施例を示す図
である。
【図２】本発明に従うシステムの第２の実施例を示す図
である。
【図３】図２に示されるシステムの機能を示す図であ
る。
【図４】図２に示される実施例の一部分の動作を示す図
である。
【符号の説明】
５ ＡＴＭセルアダプテーション １０ メモリ １２ スリップ論理ユニット １４ アップ／ダウンカウンタ １６ ＳＲＴＳ受信機 １８ スイッチ １９ ライン ２０ カウンタ ２２ 変換機 ２４ ラインドライバ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 データメモリデバイス内に蓄積されたデ
    ータの平均量を最小にするシステムであって、 データストリームを受信し、そして該受信したデータス
    トリームを該データメモリデバイス内に蓄積する、該デ
    ータメモリデバイスに接続された受信機と、 該データメモリデバイスからデータが出力される出力速
    度を制御するデータ出力制御モジュールと、 該データメモリデバイス内に蓄積されたデータを定量的
    に監視し、数値指標を出力する監視デバイスとからな
    り、 該データ出力制御モジュールは、該数値指標を受信し、
    該数値指標に従って該出力速度を調節するものであり、
    これにより、該データメモリデバイス内に蓄積されるデ
    ータの平均量を調節することを特徴とするシステム。
  2. 【請求項２】 請求項１に記載のシステムにおいて、該
    データ出力制御デバイスは、該データメモリデバイスに
    よって現在蓄積されているデータの量が所定の要望され
    ているレベル以上あるいは以下であるかを決定し、その
    後、該データメモリデバイス内に蓄積されたデータの量
    を該所定の要望されるレベルに近付けるために該出力速
    度を調節することを特徴とするシステム。
  3. 【請求項３】 請求項１に記載のシステムにおいて、該
    データ出力制御モジュールは、マイクロプロセッサから
    なることを特徴とするシステム。
  4. 【請求項４】 請求項１に記載のシステムにおいて、該
    データメモリデバイスは先入れ先出しバッファからなる
    ことを特徴とするシステム。
  5. 【請求項５】 請求項１に記載のシステムにおいて、該
    監視デバイスはスリップ論理ユニットとアップ／ダウン
    カウンタからなることを特徴とするシステム。
JP2001317762A 1996-04-04 2001-10-16 Ａｔｍ網における信号の同期および非同期回復 Pending JP2002185544A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/628174 1996-04-04
US08/628,174 US5761203A (en) 1996-04-04 1996-04-04 Synchronous and asynchronous recovery of signals in an ATM network

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP9085440A Division JPH1084358A (ja) 1996-04-04 1997-04-04 Ａｔｍ網における信号の同期および非同期回復

Publications (1)

Publication Number Publication Date
JP2002185544A true JP2002185544A (ja) 2002-06-28

Family

ID=24517787

Family Applications (2)

Application Number Title Priority Date Filing Date
JP9085440A Pending JPH1084358A (ja) 1996-04-04 1997-04-04 Ａｔｍ網における信号の同期および非同期回復
JP2001317762A Pending JP2002185544A (ja) 1996-04-04 2001-10-16 Ａｔｍ網における信号の同期および非同期回復

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP9085440A Pending JPH1084358A (ja) 1996-04-04 1997-04-04 Ａｔｍ網における信号の同期および非同期回復

Country Status (4)

Country Link
US (1) US5761203A (ja)
EP (1) EP0800326A3 (ja)
JP (2) JPH1084358A (ja)
CA (1) CA2198307A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60161724A (ja) * 1984-02-01 1985-08-23 Toshiba Corp 混合制御装置
CN1149765C (zh) * 1996-02-02 2004-05-12 马科尼英国知识产权有限公司 信元定位器
US6064706A (en) * 1996-05-01 2000-05-16 Alcatel Usa, Inc. Apparatus and method of desynchronizing synchronously mapped asynchronous data
US6636518B1 (en) * 1996-12-16 2003-10-21 Juniper Networks Synchronizing source-synchronous links in a switching device
US6046998A (en) * 1997-03-20 2000-04-04 Sprint Communications Co. L.P. ATM reference traffic system
US6912224B1 (en) * 1997-11-02 2005-06-28 International Business Machines Corporation Adaptive playout buffer and method for improved data communication
US6157646A (en) * 1998-01-26 2000-12-05 Adc Telecommunications, Inc. Circuit and method for service clock recovery
EP0935362A3 (de) * 1998-02-06 2005-02-02 Alcatel Synchronisiereinrichtung für ein synchrones digitales Nachrichtenübertragungssystem und Verfahren zum Erzeugen eines synchronen Ausgangssignales
US6389553B1 (en) * 1998-05-26 2002-05-14 Nortel Networks Limited Redundant link delay maintenance circuit and method
US6574246B1 (en) * 1999-02-17 2003-06-03 Tektronix, Inc. Measuring delay variation of regenerated data clock and of associated data packets
SE9901605L (sv) * 1999-05-04 2000-11-05 Net Insight Ab Förfarande och anordning för bufferthantering
US6721328B1 (en) 1999-11-19 2004-04-13 Adc Telecommunications, Inc. Adaptive clock recovery for circuit emulation service
JP3815948B2 (ja) * 2000-04-20 2006-08-30 シャープ株式会社 Ｆｉｆｏメモリ制御回路
JP2001345791A (ja) * 2000-05-30 2001-12-14 Hitachi Ltd クロック生成回路および通信用半導体集積回路
US7106758B2 (en) 2001-08-03 2006-09-12 Adc Telecommunications, Inc. Circuit and method for service clock recovery
FR2843509B1 (fr) * 2002-08-08 2005-01-28 Metova Procede de synchronisation d'interface de ligne d'un reseau de transmission asynchrone, interface de terminaison de ligne d'un reseau de transmission asynchrone et systeme de telecommunication entre deux interfaces de terminaison
FR2872654B1 (fr) * 2004-06-30 2006-09-08 Alcatel Sa Procede de re-synchronisation de flux beneficiant de services d'emulation de circuits, pour un reseau de communications a commutation de paquets
JP4923583B2 (ja) * 2006-01-20 2012-04-25 横河電機株式会社 非同期網におけるクロック同期システム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4224473A (en) * 1978-05-31 1980-09-23 Digital Communications Corporation TDMA Multiplexer-demultiplexer with multiple ports
FR2579047B1 (fr) * 1985-03-15 1992-04-30 Cochennec Jean Yves Procede de synchronisation par rattrapage de frequence et dispositif de mise en oeuvre du procede
US4759041A (en) * 1987-02-19 1988-07-19 Unisys Corporation Local area network control system synchronization with phase-lock loop
BE1000415A7 (nl) * 1987-03-18 1988-11-22 Bell Telephone Mfg Asynchroon op basis van tijdsverdeling werkend communicatiesysteem.
US4928275A (en) * 1989-05-26 1990-05-22 Northern Telecom Limited Synchronization of asynchronous data signals
DE3922897A1 (de) * 1989-07-12 1991-01-17 Philips Patentverwaltung Stopfentscheidungsschaltung fuer eine anordnung zur bitratenanpassung
US5119406A (en) * 1990-05-30 1992-06-02 At&T Bell Laboratories Digital signal synchronization employing single elastic store
GB9012436D0 (en) * 1990-06-04 1990-07-25 Plessey Telecomm Sdh rejustification
DE69228775T2 (de) * 1991-02-08 1999-09-02 Nec Corp. Verteilte Bit für Bit Entstopfungsschaltung für bytegestopfte Mehrfachrahmendaten
DE4110933A1 (de) * 1991-04-04 1992-10-08 Philips Patentverwaltung Uebertragungssystem fuer die synchrone digitale hierachie
US5497405A (en) * 1993-07-01 1996-03-05 Dsc Communications Corporation Open loop desynchronizer
FR2711435B1 (fr) * 1993-10-20 1995-12-29 Cit Alcatel Dispositif pour justifier à intervalles réguliers un train numérique.
US5457717A (en) * 1993-11-29 1995-10-10 Dsc Communications Corporation Apparatus and method for eliminating mapping jitter
ES2102938B1 (es) * 1994-03-28 1998-04-16 Alcatel Standard Electrica Sistema de reduccion de fluctuaciones de fase en demultiplexores digitales.
NL9401696A (nl) * 1994-10-14 1996-05-01 Nederland Ptt Bufferuitleesbesturing van ATM ontvanger.
US5563891A (en) * 1995-09-05 1996-10-08 Industrial Technology Research Institute Waiting time jitter reduction by synchronizer stuffing threshold modulation

Also Published As

Publication number Publication date
JPH1084358A (ja) 1998-03-31
US5761203A (en) 1998-06-02
CA2198307A1 (en) 1997-10-05
EP0800326A3 (en) 1998-05-27
EP0800326A2 (en) 1997-10-08

Similar Documents

Publication Publication Date Title
EP0876016B1 (en) Adaptive digital clock recovery
JP2002185544A (ja) Ａｔｍ網における信号の同期および非同期回復
US5812618A (en) SRTS clock recovery system implementing adaptive clock recovery techniques
US5822383A (en) System and method for maintaining network synchronization utilizing digital phase comparison techniques with synchronous residual time stamps
JP3330888B2 (ja) ディジタル信号ストリームを多重化および分離化する装置
US6347119B2 (en) Communication apparatus, communication method and storage medium
JPH06169320A (ja) Ａｔｍセル化装置
JPH1079738A (ja) データ転送レート制御方法及びこれを用いたデータ転送レート制御装置
KR20010012306A (ko) 숏 패킷 회로 에뮬레이션
US6714548B2 (en) Digital clock recovery
JPH07202835A (ja) 通信ネットワーク・ノード
JPH09162877A (ja) バッファ制御方式
US6272138B1 (en) Method and apparatus for reducing jitter or wander on internetworking between ATM network and PDH network
JP3774783B2 (ja) セルアライナ
US6442163B1 (en) Depacketizer and a frame aligner including the depacketizer
JP2950231B2 (ja) セル化転送データのリアセンブルバッファ制御装置及び制御方法
EP1394974A2 (en) Adaptive clock recovery in packet networks
JP3055530B2 (ja) Ａｔｍをｓｔｍデータに変換するａａｌ１終端装置の２重化方法及びその構成
EP0757503A2 (en) Device and method for the implementation of protocol functions of the ATM adaptation layer (AAL1) in a B-ISDN network
JP2851807B2 (ja) クロック設定方法、クロック設定装置およびデータ伝送システム
Chao et al. Asynchronous transfer mode packet video transmission system
GB2392589A (en) Adaptive clock recovery using a packet delay variation buffer and packet count
JP2001285268A (ja) Ｓｒｔｓ法を用いたクロック発生装置
US20020031129A1 (en) Method of managing voice buffers in dynamic bandwidth circuit emulation services
JP3570967B2 (ja) ２重化ａａｌ１変換装置及びそれに用いる同期化方法