NL9401696A - Bufferuitleesbesturing van ATM ontvanger. - Google Patents

Bufferuitleesbesturing van ATM ontvanger. Download PDF

Info

Publication number
NL9401696A
NL9401696A NL9401696A NL9401696A NL9401696A NL 9401696 A NL9401696 A NL 9401696A NL 9401696 A NL9401696 A NL 9401696A NL 9401696 A NL9401696 A NL 9401696A NL 9401696 A NL9401696 A NL 9401696A
Authority
NL
Netherlands
Prior art keywords
buffer
clock
oscillator
readout control
receiver
Prior art date
Application number
NL9401696A
Other languages
English (en)
Inventor
Han Hiong Tan
Original Assignee
Nederland Ptt
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nederland Ptt filed Critical Nederland Ptt
Priority to NL9401696A priority Critical patent/NL9401696A/nl
Priority to EP95202574A priority patent/EP0707398A1/en
Priority to JP26116095A priority patent/JPH08130544A/ja
Publication of NL9401696A publication Critical patent/NL9401696A/nl

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/062Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0632Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478Provisions for broadband connections
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2205/00Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F2205/06Indexing scheme relating to groups G06F5/06 - G06F5/16
    • G06F2205/061Adapt frequency, i.e. clock frequency at one side is adapted to clock frequency, or average clock frequency, at the other side; Not pulse stuffing only
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5614User Network Interface
    • H04L2012/5616Terminal equipment, e.g. codecs, synch.
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5672Multiplexing, e.g. coding, scrambling
    • H04L2012/5674Synchronisation, timing recovery or alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

KONINKLIJKE PTT NEDERLAND N.V.
GRONINGEN
Bufferuitleesbesturing van ATM ontvanger
A. ACHTERGROND VAN DE UITVINDING
De uitvinding heeft betrekking op een ATM ontvanger en in het bijzonder op de uitleesbesturing van de celbuffer.
In een ATM transmissiesysteem kunnen, via verschillende virtuele kanalen, bronsignalen met verschillende bit rates overgedragen worden, waardoor het aantal ATM cellen per tijdseenheid, de cell rate, in het ene virtuele kanaal kan verschillen van dat in een ander kanaal. Aan subsystemen die bijvoorbeeld uitsluitend bedoeld zijn voor de overdracht van spraak, wordt echter vaak één bepaalde nominale cell rate toegewezen.
Waar de cellen bij een ontvanger arriveren, moeten deze cellen, na opname in een buffer, daaruit worden uitgelezen met een klokfrequentie waarvan de nominale waarde in overeenstemming is met de aan dat subsysteem toegewezen nominale cell rate. Wel moet echter rekening worden gehouden met in de praktijk optredende variaties in cell rate. Door de klokfrequentie aan te passen aan die cell rate variaties in de aangeboden celstroom, kan de buffergrootte beperkt blijven.
Bekend is om als klokgenerator voor het uitlezen van een dergelijke buffer een PLL-circuit te gebruiken dat vanuit de buffer wordt aangestuurd met een stuursignaal dat representatief is voor de vulgraad van de buffer. Het bezwaar van die oplossing voor gebruik in ATM ontvangers —in het bijzonder ontvangers die bedoeld zijn voor "low budget" abonneetoepassingen zoals voor spraakoverdracht— is dat genoemde PLL-circuits niet gemeenschappelijk door meer ontvangerbuffers te gebruiken zijn (geen "sharing") en mede daardoor duur zijn. De uitvinding stelt een goedkopere oplossing voor.
B. SAMENVATTING VAN DE UITVINDING
De uitvinding stelt het gebruik voor van twee, gemeenschappelijk te gebruiken klok-oscillatoren die in afhankelijkheid van de waarde van het vulgraad-stuursignaal met de ene of de andere oscillator kunnen worden verbonden. De oscillatoren hebben verschillende frequenties en tussen de oscillatoren kan worden geschakeld door middel van een door het genoemde stuursignaal bestuurde schakelorgaan. De oscillator-frequenties komen overeen met de in de praktijk optredende minimale en maximale cell rate, uitgedrukt in bitrates.
Hierna zal de vinding aan de hand van een uitvoeringsvoorbeeld nader worden uiteengezet.
C. UITVOERINGSVOORBEELDEN
Figuur 1 toont een uitvoeringsvoorbeeld van de uitvinding. Gedeeltelijk komt de figuur overeen met een illustratie in een voorgaande octrooiaanvrage van aanvraagster; voor zover van toepassing, wordt de inhoud van die aanvrage, met nummer NL 9401525, geacht geïncorporeerd te zijn in de onderhavige aanvrage.
Van ATM cellen die —via een "curb"— aan abonnees worden toegevoerd (de curb omvat bijvoorbeeld 16 of 32 abonnee-ontvangers), worden de headers uitgelezen door een processor. Alleen de cellen die —blijkens een in de header opgenomen adres-- voor een bepaalde abonnee bestemd zijn, worden doorgegeven aan een achterliggend buffer in de ontvanger van die abonnee. De klokfrequentie waarmee de celbits aan de processor worden aangeboden is 155,52 MHz; de bitrate is dus 155,52 Mb/s. Het aan de buffer doorgeven van de voor de abonnee bestemde cellen vindt plaats door middel van een AND-poort die enerzijds door de systeemklok en anderzijds door een cell enable signaal wordt aangestuurd. Als een cel voor de abonnee bestemd is, genereert de processor gedurende de celtijd het cell enable signaal. Gedurende die tijd wordt dus aan de buffer een schrijfsignaal gegeven met een klokfrequentie van 155,52 Mhz. De gemiddelde (nominale) bitrate van de voor de abonnee bestemde cellen is beduidend lager, bijvoorbeeld 64 Kb/s. In het onderhavige geval wordt er van uitgegaan dat deze bitrate van 64 Kb/s vast is en niet, zoals in de hierboven genoemde aanvrage, uit de aangeboden celstroom moet worden herleid. De frequentie waarmee de buffer moet worden uitgelezen dient dan dus ook 64 kHz te zijn. In de bitrate kan een zekere variatie optreden als gevolg van frequentievariatie van de bronklok. Teneinde te voorkomen dat de buffer over een zekere tijd te snel of te langzaam wordt uitgelezen, wordt de buffer uitgelezen onder besturing van een eerste of een tweede klokoscillator. De frequenties ervan zijn verschillend. Het als schrijfsignaal aan de buffer aanbieden van het eerste of tweede kloksignaal vindt plaats via een overschakelorgaan dat bestuurd wordt door een besturingssignaal dat door de buffer wordt afgegeven en dat een maat is voor de vulgraad.
Het overschakelorgaan omvat een drempelwaarde-instelling. Oscillator 1 heeft een (wat) lagere frequentie dan oscillator 2. Beneden de vulgraad-drerapelwaarde wordt de buffer uitgelezen onder besturing van oscillator 1, waardoor de vulgraad zal stijgen; Boven de vulgraad-drempelwaarde wordt de buffer uitgelezen onder besturing van oscillator 2, waardoor de vulgraad zal dalen. De oscillatoren kunnen gemeenschappelijk, door alle abonnee-ontvangers binnen de curb worden gebruikt.
D. REFERENTIE
Nederlandse octrooiaanvrage NL 9401525 ten name van aanvraagster.

Claims (1)

1. ATM ontvanger, omvattende een buffer waarin de bits van voor die ontvanger bestemde ATM cellen worden ingeschreven, met het kenmerk dat die bits uit dat buffer worden uitgelezen onder besturing van een eerste klok-oscillator met een relatief lage frequentie, of een tweede klok-oscillator met een relatief hoge frequentie, welke beide klok-oscillators via een wisselorgaan met een uitleesbesturingspoort van de buffer zijn verbonden, waarbij genoemd wisselorgaan door een buffervulgraadsignaal zodanig wordt bestuurd dat bij een relatief lage vulgraad van de buffer de uitleesbesturingspoort met de eerste klok-oscillator, met relatief lage frequentie, verbonden, is en bij een relatief hoge vulgraad met de tweede klok-oscillator, met relatief hoge frequentie.
NL9401696A 1994-10-14 1994-10-14 Bufferuitleesbesturing van ATM ontvanger. NL9401696A (nl)

Priority Applications (3)

Application Number Priority Date Filing Date Title
NL9401696A NL9401696A (nl) 1994-10-14 1994-10-14 Bufferuitleesbesturing van ATM ontvanger.
EP95202574A EP0707398A1 (en) 1994-10-14 1995-09-25 Buffer reading control unit for ATM receiver
JP26116095A JPH08130544A (ja) 1994-10-14 1995-10-09 Atm受信機のためのバッファ読み出し制御装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL9401696 1994-10-14
NL9401696A NL9401696A (nl) 1994-10-14 1994-10-14 Bufferuitleesbesturing van ATM ontvanger.

Publications (1)

Publication Number Publication Date
NL9401696A true NL9401696A (nl) 1996-05-01

Family

ID=19864775

Family Applications (1)

Application Number Title Priority Date Filing Date
NL9401696A NL9401696A (nl) 1994-10-14 1994-10-14 Bufferuitleesbesturing van ATM ontvanger.

Country Status (3)

Country Link
EP (1) EP0707398A1 (nl)
JP (1) JPH08130544A (nl)
NL (1) NL9401696A (nl)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761203A (en) * 1996-04-04 1998-06-02 Lucent Technologies Inc. Synchronous and asynchronous recovery of signals in an ATM network
DE69735527D1 (de) 1997-05-02 2006-05-11 Lsi Logic Corp Digitales Verfahren zur adaptiven Taktrückgewinnung
DE10035965A1 (de) * 2000-07-24 2002-02-21 Infineon Technologies Ag Verfahren und Vorrichtung zum Ausgeben eines von einer Verarbeitungseinrichtung verarbeiteten Datenstroms
AUPQ896300A0 (en) * 2000-07-24 2000-08-17 Nec Australia Pty Ltd A clock synchronisation method for usb sink devices
MY149811A (en) 2004-08-30 2013-10-14 Qualcomm Inc Method and apparatus for an adaptive de-jitter buffer
US8085678B2 (en) 2004-10-13 2011-12-27 Qualcomm Incorporated Media (voice) playback (de-jitter) buffer adjustments based on air interface
US8155965B2 (en) 2005-03-11 2012-04-10 Qualcomm Incorporated Time warping frames inside the vocoder by modifying the residual
US8355907B2 (en) 2005-03-11 2013-01-15 Qualcomm Incorporated Method and apparatus for phase matching frames in vocoders
US20090316712A1 (en) * 2008-06-18 2009-12-24 Shamilian John H Method and apparatus for minimizing clock drift in a VoIP communications network

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2579047A1 (fr) * 1985-03-15 1986-09-19 Cochennec Jean Yves Procede de synchronisation par rattrapage de frequence et dispositif de mise en oeuvre du procede
US4759041A (en) * 1987-02-19 1988-07-19 Unisys Corporation Local area network control system synchronization with phase-lock loop
WO1988007297A1 (en) * 1987-03-18 1988-09-22 Alcatel N.V. Asynchronous time division communication system

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63222592A (ja) * 1987-03-12 1988-09-16 Toshiba Corp 符号化復号化装置
JPH0235837A (ja) * 1988-07-26 1990-02-06 Mitsubishi Electric Corp 網間接続装置
JPH02296435A (ja) * 1989-05-11 1990-12-07 Nec Corp データフロー制御方式
JP2899613B2 (ja) * 1991-03-22 1999-06-02 日本電信電話株式会社 セル遅延変動吸収回路
JPH04331529A (ja) * 1991-05-07 1992-11-19 Fujitsu Ltd ゆらぎ吸収バッファの制御装置
JPH0514445A (ja) * 1991-07-01 1993-01-22 Matsushita Electric Ind Co Ltd Isdn回線受信処理装置
JPH0595340A (ja) * 1991-10-01 1993-04-16 Nec Corp マルチメデイア多重化システム
JPH066382A (ja) * 1992-06-23 1994-01-14 Hitachi Ltd パケット通信装置および通信方法
NL9401525A (nl) 1994-09-21 1996-05-01 Nederland Ptt Clock recovery voor ATM ontvanger.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2579047A1 (fr) * 1985-03-15 1986-09-19 Cochennec Jean Yves Procede de synchronisation par rattrapage de frequence et dispositif de mise en oeuvre du procede
US4759041A (en) * 1987-02-19 1988-07-19 Unisys Corporation Local area network control system synchronization with phase-lock loop
WO1988007297A1 (en) * 1987-03-18 1988-09-22 Alcatel N.V. Asynchronous time division communication system

Also Published As

Publication number Publication date
EP0707398A1 (en) 1996-04-17
JPH08130544A (ja) 1996-05-21

Similar Documents

Publication Publication Date Title
KR950022986A (ko) 영상축적 배송장치 및 영상축적 배송시스템
US6185736B1 (en) Information transmission apparatus, traffic control apparatus, method of managing bandwidth resources using the same and method of admitting a call, using variable-rate-encoding
NL9401696A (nl) Bufferuitleesbesturing van ATM ontvanger.
CA2000557C (en) Bandwidth sharing and congestion control scheme for an integrated voice and data network
JP2856104B2 (ja) Atmスイッチ
US7809856B2 (en) Prioritizing data transfers over data buses
US6105086A (en) Data communication circuit and method for buffering data between a shared resource and multiple interfaces
US20110276731A1 (en) Dual-port functionality for a single-port cell memory device
US5189672A (en) Device for regulating the throughput of virtual circuits on an asynchronous time-division multiplex transmission channel
CA2361655C (en) Apparatus and method for limiting data bursts in atm switch utilizing shared bus
JP2000156693A (ja) Atmセル多重装置及びatmセル多重方法
KR100251778B1 (ko) 큐 점유도 정보를 이용한 적응적 셀 스케쥴링 방법 및 스위칭 시스템
JP2001111969A (ja) Tsパケットデータ多重方法及びtsパケットデータ多重装置
EP2017991A2 (en) Adjusting the degree of filling of a jitter buffer
US20030043823A1 (en) Router
EP1624601B1 (en) Digital delay buffers and related methods
JP4406011B2 (ja) 通信ネットワークを介して接続されたプロセッシングユニットを備えた電子回路
KR0151917B1 (ko) 제한적 공유메모리 비동기 전달모드 스위치 장치에서의 우선순위제어 장치
KR100369795B1 (ko) 비동기전송모드 스위치에서 전송되는 셀을 클래스별로 관리하는 장치
JP3039840B2 (ja) バーチャルチャネル多重化装置
JP2001186181A (ja) キューバッファ制御装置およびキューバッファ制御方法
JPH1075252A (ja) バッファ制御装置
KR940017456A (ko) 서비스 품질(qos)등급에 따라 atm 셀 다중화 처리 장치
JP2771514B2 (ja) 速度変換回路及びこれを用いたデータ伝送装置
US7342885B2 (en) Method and apparatus for implementing a backpressure mechanism in an asynchronous data transfer and source traffic control system

Legal Events

Date Code Title Description
A1B A search report has been drawn up
BV The patent application has lapsed