JPH08130544A - Ａｔｍ受信機のためのバッファ読み出し制御装置 - Google Patents

Ａｔｍ受信機のためのバッファ読み出し制御装置

Info

Publication number
JPH08130544A
JPH08130544A JP26116095A JP26116095A JPH08130544A JP H08130544 A JPH08130544 A JP H08130544A JP 26116095 A JP26116095 A JP 26116095A JP 26116095 A JP26116095 A JP 26116095A JP H08130544 A JPH08130544 A JP H08130544A
Authority
JP
Japan
Prior art keywords
buffer
clock
atm
read
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26116095A
Other languages
English (en)
Inventor
Han Hiong Tan
ヒオン タン ハン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke PTT Nederland NV
Original Assignee
Koninklijke PTT Nederland NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke PTT Nederland NV filed Critical Koninklijke PTT Nederland NV
Publication of JPH08130544A publication Critical patent/JPH08130544A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F2205/06—Indexing scheme relating to groups G06F5/06 - G06F5/16
    • G06F2205/061—Adapt frequency, i.e. clock frequency at one side is adapted to clock frequency, or average clock frequency, at the other side; Not pulse stuffing only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5614—User Network Interface
    • H04L2012/5616—Terminal equipment, e.g. codecs, synch.
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H04L2012/5674—Synchronisation, timing recovery or alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】 ＡＴＭ受信機のバッファの充填レベルがあま
り低く又はあまり高くならないようにする。 【解決手段】 バッファは第１又は第２のクロック発振
器の制御下に切替え素子を通して読み取られる。これら
クロック発振器は別々の周波数のクロック信号を発生す
る。切替え素子は充填レベル信号に制御される。ある充
填レベルより下側では、切替え素子はバッファの読み出
しゲートを低い方の周波数のクロック発振器へ接続し、
上側では高い方の周波数のクロック発振器へ接続する。
２つの発振器は「縁石」内の全てのＡＴＭ受信機により
共同的に使用されうる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＡＴＭ受信機及び特
にはセルバッファの読み出し制御に関する。
【０００２】
【従来の技術】ＡＴＭ伝送システムにおいてソース信号
は異なる仮想チャネルを通って異なるビットレートで伝
送されることが可能である。その結果ある１の仮想チャ
ネル中の単位時間当たりＡＴＭセル数、セルレートは他
のチャネルのものと相異しうる。しかしながら例えばも
っぱら話信号伝送用に設計されたサブシステムにはしば
しば特定の１の公称セルレートが割り当てられている。
【０００３】セルが受信機に到着したところで該セルは
バッファに収容された後、そこから上記サブシステムに
割り当てられた公称セルレートに適合する公称値のクロ
ック周波数で読み出されなければならない。しかしなが
らこれは、実際上生じるセルレートの変動を考慮しなけ
ればならないことを意味する。現れたセルストリーム中
の該セルレート変動に適合させたクロック周波数を用い
ることにより、バッファのサイズを有限なものに保持で
きる。
【０００４】
【発明が解決しようとする課題】上記のようなバッファ
の読み出しのためのクロック発振器としてＰＬＬ回路−
これはバッファの充填レベルを表す制御信号によりバッ
ファから駆動される−を用いることは周知である。この
解決法をＡＴＭ受信機−とりわけ話信号伝送用のものな
ど「低予算」加入者向けの受信機−に用いることの欠点
として、ＰＬＬ回路は１以上の受信機バッファによる共
同使用ができず（シェアリング不能）、そして部分的に
その結果として高価になることである。本発明はより安
価な解決法を提案するものである。
【０００５】
【課題を解決するための手段】本発明は、共同使用され
る２つのクロック発振器であってそれらのいずれか一方
が充填レベル制御信号の値に応じてバッファの読み出し
制御ゲートへ接続される上記２つのクロック発振器を使
用する装置を提供する。これら発振器は異なる周波数を
もつものであり、そして該制御信号により制御される切
替え素子によって両発振器間の切替えがなされる。発振
器周波数は実際上生じる最小セルレート及び最大セルレ
ート（ビットレートで表される）に対応する。
【０００６】以降に説明用の態様を参照しながら本発明
を一層詳細に説明する。
【０００７】
【発明の実施の形態】図１は本発明の実施の態様を示
す。図１はここにその内容が一部参考として取り込まれ
る本出願人による以前の特許出願ＮＬ９４０１５２５の
説明と部分的に合致する。
【０００８】ＡＴＭセルは「縁石（ｃｕｒｂ）」を通し
て加入者へ供給され（縁石は例えば１６又は３２の加入
者受信機からなる）、それらのヘッダーはプロセッサに
より読まれる。ヘッダー中に取り込まれたアドレスに従
って特定加入者へ向けられたセルのみが、その加入者の
受信機中下流のバッファへ渡される。セルビットがプロ
セッサに提示されるクロック周波数は１５５．５２ＭＨ
ｚであり、それ故ビットレートは１５５．５２Ｍｂ／ｓ
である。加入者に向けられバッファへ渡されるセルの処
理は、一方でシステムクロックにより且つ他方でセル・
イネーブル信号により駆動されるＡＮＤゲートによって
なされる。
【０００９】あるセルがその加入者に向けられたもので
あるならば、プロセッサはセル時間の間にセル・イネー
ブル信号を発生する。その時間の間にバッファはそれ故
にクロック周波数１５５．５２ＭＨｚで書き込み信号を
供給する。加入者へ向けられたセルの平均（公称）ビッ
トレートはかなり低く例えば６４Ｋｂ／ｓである。この
場合、この６４Ｋｂ／ｓビットレートが固定されて、上
記出願のものと同様に、現れたセルストリームから誘導
される必要はないと推定される。バッファが読まれるべ
き周波数はそれ故にその場合また６４ＫＨｚであるべき
である。
【００１０】ビットレートはソースクロックの周波数変
動によるある変動を受けるかもしれない。ある時間に渡
ってバッファがあまり速く又はあまり遅く読まれること
がないようにするため、バッファは第１の又は第２のク
ロック発振器の制御下に読まれる。これらの周波数は異
なる。第１の又は第２のクロック信号を書き込み信号と
してバッファに提示することは、バッファにより発せら
れ充填レベルの尺度である制御信号によって制御される
切替え素子によってなされる。切替え素子は閾値設定器
を含む。発振器１は発振器２よりも（わずかに）低い周
波数をもつ。充填レベル閾値の下側ではバッファは発振
器１の制御下に読まれて、充填レベルを上昇させる。充
填レベル閾値の上側ではバッファは発振器２の制御下に
読まれて、充填レベルを降下させる。両発振器は「縁
石」内の全ての加入者受信機により共同的に使用されう
る。
【図面の簡単な説明】
【図１】本発明の実施の態様を示す。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 受信機へ向けられたＡＴＭセルのビット
    が書き込まれるバッファを有するＡＴＭ受信機であっ
    て、相対的に低い周波数をもつ第１クロック発振器又は
    相対的に高い周波数をもつ第２クロック発振器の制御下
    に該バッファから該ビットが読み出され、それら２つの
    発振器は切替え素子を通してバッファの読み出し制御ゲ
    ートへ接続され、該切替え素子はバッファ充填レベル信
    号によって、バッファの相対的に低い充填レベルに対し
    て読み出し制御ゲートは相対的に低い周波数をもつ第１
    クロック発振器へ接続され、相対的に高い充填レベル信
    号に対して読み出し制御ゲートは相対的に高い周波数を
    もつ第２クロック発振器へ接続されるよう制御されるこ
    とを特徴とする上記ＡＴＭ受信機。
JP26116095A 1994-10-14 1995-10-09 Ａｔｍ受信機のためのバッファ読み出し制御装置 Pending JPH08130544A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL9401696 1994-10-14
NL9401696A NL9401696A (nl) 1994-10-14 1994-10-14 Bufferuitleesbesturing van ATM ontvanger.

Publications (1)

Publication Number Publication Date
JPH08130544A true JPH08130544A (ja) 1996-05-21

Family

ID=19864775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26116095A Pending JPH08130544A (ja) 1994-10-14 1995-10-09 Ａｔｍ受信機のためのバッファ読み出し制御装置

Country Status (3)

Country Link
EP (1) EP0707398A1 (ja)
JP (1) JPH08130544A (ja)
NL (1) NL9401696A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002152304A (ja) * 2000-07-24 2002-05-24 Nec Corp 適応同期化方法とそのためのシステム
JP2008512062A (ja) * 2004-08-30 2008-04-17 クゥアルコム・インコーポレイテッド 適応デジッタバッファの方法及び装置
US8085678B2 (en) 2004-10-13 2011-12-27 Qualcomm Incorporated Media (voice) playback (de-jitter) buffer adjustments based on air interface
US8155965B2 (en) 2005-03-11 2012-04-10 Qualcomm Incorporated Time warping frames inside the vocoder by modifying the residual
US8355907B2 (en) 2005-03-11 2013-01-15 Qualcomm Incorporated Method and apparatus for phase matching frames in vocoders

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761203A (en) * 1996-04-04 1998-06-02 Lucent Technologies Inc. Synchronous and asynchronous recovery of signals in an ATM network
DE69735527D1 (de) 1997-05-02 2006-05-11 Lsi Logic Corp Digitales Verfahren zur adaptiven Taktrückgewinnung
DE10035965A1 (de) * 2000-07-24 2002-02-21 Infineon Technologies Ag Verfahren und Vorrichtung zum Ausgeben eines von einer Verarbeitungseinrichtung verarbeiteten Datenstroms
US20090316712A1 (en) * 2008-06-18 2009-12-24 Shamilian John H Method and apparatus for minimizing clock drift in a VoIP communications network

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4759041A (en) * 1987-02-19 1988-07-19 Unisys Corporation Local area network control system synchronization with phase-lock loop
JPS63222592A (ja) * 1987-03-12 1988-09-16 Toshiba Corp 符号化復号化装置
JPH0235837A (ja) * 1988-07-26 1990-02-06 Mitsubishi Electric Corp 網間接続装置
JPH02502776A (ja) * 1987-03-18 1990-08-30 アルカテル・エヌ・ブイ 非同期時分割通信システム
JPH02296435A (ja) * 1989-05-11 1990-12-07 Nec Corp データフロー制御方式
JPH04294654A (ja) * 1991-03-22 1992-10-19 Nippon Telegr & Teleph Corp <Ntt> セル遅延変動吸収回路
JPH04331529A (ja) * 1991-05-07 1992-11-19 Fujitsu Ltd ゆらぎ吸収バッファの制御装置
JPH0514445A (ja) * 1991-07-01 1993-01-22 Matsushita Electric Ind Co Ltd Ｉｓｄｎ回線受信処理装置
JPH0595340A (ja) * 1991-10-01 1993-04-16 Nec Corp マルチメデイア多重化システム
JPH066382A (ja) * 1992-06-23 1994-01-14 Hitachi Ltd パケット通信装置および通信方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2579047B1 (fr) * 1985-03-15 1992-04-30 Cochennec Jean Yves Procede de synchronisation par rattrapage de frequence et dispositif de mise en oeuvre du procede
NL9401525A (nl) 1994-09-21 1996-05-01 Nederland Ptt Clock recovery voor ATM ontvanger.

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4759041A (en) * 1987-02-19 1988-07-19 Unisys Corporation Local area network control system synchronization with phase-lock loop
JPS63222592A (ja) * 1987-03-12 1988-09-16 Toshiba Corp 符号化復号化装置
JPH02502776A (ja) * 1987-03-18 1990-08-30 アルカテル・エヌ・ブイ 非同期時分割通信システム
JPH0235837A (ja) * 1988-07-26 1990-02-06 Mitsubishi Electric Corp 網間接続装置
JPH02296435A (ja) * 1989-05-11 1990-12-07 Nec Corp データフロー制御方式
JPH04294654A (ja) * 1991-03-22 1992-10-19 Nippon Telegr & Teleph Corp <Ntt> セル遅延変動吸収回路
JPH04331529A (ja) * 1991-05-07 1992-11-19 Fujitsu Ltd ゆらぎ吸収バッファの制御装置
JPH0514445A (ja) * 1991-07-01 1993-01-22 Matsushita Electric Ind Co Ltd Ｉｓｄｎ回線受信処理装置
JPH0595340A (ja) * 1991-10-01 1993-04-16 Nec Corp マルチメデイア多重化システム
JPH066382A (ja) * 1992-06-23 1994-01-14 Hitachi Ltd パケット通信装置および通信方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002152304A (ja) * 2000-07-24 2002-05-24 Nec Corp 適応同期化方法とそのためのシステム
JP4600861B2 (ja) * 2000-07-24 2010-12-22 日本電気株式会社 適応同期化方法とそのためのシステム
JP2008512062A (ja) * 2004-08-30 2008-04-17 クゥアルコム・インコーポレイテッド 適応デジッタバッファの方法及び装置
JP2010226744A (ja) * 2004-08-30 2010-10-07 Qualcomm Inc 適応デジッタバッファの方法及び装置
US8331385B2 (en) 2004-08-30 2012-12-11 Qualcomm Incorporated Method and apparatus for flexible packet selection in a wireless communication system
US8085678B2 (en) 2004-10-13 2011-12-27 Qualcomm Incorporated Media (voice) playback (de-jitter) buffer adjustments based on air interface
US8155965B2 (en) 2005-03-11 2012-04-10 Qualcomm Incorporated Time warping frames inside the vocoder by modifying the residual
US8355907B2 (en) 2005-03-11 2013-01-15 Qualcomm Incorporated Method and apparatus for phase matching frames in vocoders

Also Published As

Publication number Publication date
EP0707398A1 (en) 1996-04-17
NL9401696A (nl) 1996-05-01

Similar Documents

Publication Publication Date Title
US6651250B1 (en) Digital broadcast receiving system in information processor
KR0135815B1 (ko) 오버레이 기능을 가진 데이타 통신방법 및 그 방법을 수행하는 장치
EP0620695B1 (en) Information transmission system with variable transmission rate
KR100334359B1 (ko) 마이크로프로세서의중재없는스마트카드메시지전송장치
KR950703766A (ko) 호스트 지시 조합을 구비하는 장치(a device with host indication combination)
JPH08130544A (ja) Ａｔｍ受信機のためのバッファ読み出し制御装置
EP0825784A3 (en) Apparatus and method for transmitting data
US6928055B2 (en) Network interface unit
EP0825783A3 (en) Apparatus and methods for transmitting data
EP0705051B1 (en) Clock recovery for ATM receiver
JP2576377B2 (ja) Ｉｓｄｎデータ通信端末装置
JP2874798B2 (ja) 高速データ転送の方法とその装置
JP2001111969A (ja) Ｔｓパケットデータ多重方法及びｔｓパケットデータ多重装置
JPH10322352A (ja) データ送信装置
JP3090710B2 (ja) Ａｔｍ伝送システム
JP2546218B2 (ja) データ通信装置
KR100253802B1 (ko) 연속매체용 파일 시스템의 셋탑박스 장치 및 그 제어방법
US7239640B1 (en) Method and apparatus for controlling ATM streams
KR100290659B1 (ko) 실시간/비실시간 신호처리 제어장치 및 그 방법
JPH08186584A (ja) セル送出制御方式
KR0183831B1 (ko) 데이터 버퍼링 장치
JPH08331539A (ja) 映像送受信システム及びそれに用いる装置
KR970068618A (ko) 디지탈 dbs의 제한수신 시스템에서 수신장치
JP2765986B2 (ja) Ａｔｍ網のバースト情報転送方式
KR100205791B1 (ko) 데이터 버퍼링을 이용한 연동제어 장치 및 방법