JPH10322352A - データ送信装置 - Google Patents
データ送信装置Info
- Publication number
- JPH10322352A JPH10322352A JP12858497A JP12858497A JPH10322352A JP H10322352 A JPH10322352 A JP H10322352A JP 12858497 A JP12858497 A JP 12858497A JP 12858497 A JP12858497 A JP 12858497A JP H10322352 A JPH10322352 A JP H10322352A
- Authority
- JP
- Japan
- Prior art keywords
- data
- real
- time data
- transmission timing
- atm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5664—Support of Video, e.g. MPEG
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
- H04L2012/5674—Synchronisation, timing recovery or alignment
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 リアルタイムデータの送信に適したＡＴＭに
よるデータ送信装置を提供する。 【解決手段】 データ送信装置１は、リアルタイムデー
タを記憶させるデータバッファ３が備えられたデータバ
ッファ部２と、データバッファ部２から出力されるリア
ルタイムデータを固定長のセルに分割して非同期転送モ
ード（ＡＴＭ）で送出するＡＴＭセグメンテーション回
路５とを備え、ＡＴＭセグメンテーション回路５は、入
力したリアルタイムデータの到着間隔に基づいてセルの
送信タイミングを生成するセル送信タイミング生成手段
７と、データバッファ部２から供給されるリアルタイム
データをセル化するとともにセル送信タイミング生成手
段７により生成された送信タイミングに基づいて当該セ
ル化したリアルタイムデータを物理層デバイス６に出力
するＡＴＭセル化手段９とを備える。
よるデータ送信装置を提供する。 【解決手段】 データ送信装置１は、リアルタイムデー
タを記憶させるデータバッファ３が備えられたデータバ
ッファ部２と、データバッファ部２から出力されるリア
ルタイムデータを固定長のセルに分割して非同期転送モ
ード（ＡＴＭ）で送出するＡＴＭセグメンテーション回
路５とを備え、ＡＴＭセグメンテーション回路５は、入
力したリアルタイムデータの到着間隔に基づいてセルの
送信タイミングを生成するセル送信タイミング生成手段
７と、データバッファ部２から供給されるリアルタイム
データをセル化するとともにセル送信タイミング生成手
段７により生成された送信タイミングに基づいて当該セ
ル化したリアルタイムデータを物理層デバイス６に出力
するＡＴＭセル化手段９とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、非同期転送モード
（ＡＴＭ：Asyncronous Transfer Mode）によるデータ
送信装置に関し、詳しくはＡＴＭセグメンテーションデ
バイスにおいて、リアルタイムデータからＡＴＭセル送
信タイミングを生成する技術に関する。
（ＡＴＭ：Asyncronous Transfer Mode）によるデータ
送信装置に関し、詳しくはＡＴＭセグメンテーションデ
バイスにおいて、リアルタイムデータからＡＴＭセル送
信タイミングを生成する技術に関する。
【０００２】
【従来の技術】近年、高速広帯域通信や広帯域ＩＳＤＮ
（Ｂ−ＩＳＤＮ：Broad Band ISDN）の分野において
は、ディジタル通信方式として非同期転送モード（ＡＴ
Ｍ：Asyncronous Transfer Mode）の研究開発が盛んに
行われている。
（Ｂ−ＩＳＤＮ：Broad Band ISDN）の分野において
は、ディジタル通信方式として非同期転送モード（ＡＴ
Ｍ：Asyncronous Transfer Mode）の研究開発が盛んに
行われている。
【０００３】ＡＴＭ通信網は、ＡＴＭ伝送とＡＴＭ交換
により構成され、これにＡＴＭ端末が接続される。ＡＴ
Ｍの送信端末では、情報をＡＴＭセルという固定長（５
３バイト）のパケットに分解して送出する。各ＡＴＭセ
ルは、５バイトのヘッダ部分と４８バイトのペイロード
からなり、ヘッダ部分にシーケンス番号、仮想チャネル
番号などが書き込まれ、ペイロードに送信すべき情報が
書き込まれる。このＡＴＭの送信端末においては、送る
べき情報が多量の時には複数のＡＴＭセル（以下、単に
セルという。）に分けて送信するが、送るべき情報がな
い時にはセルを送らない。また、ＡＴＭの伝送方式によ
れば、多様な速度の送信端末から発信されるセルを同一
伝送チャネル上に同時に伝送することができる。ＡＴＭ
の受信端末は、受信した各セルのヘッダの内容に基づい
て元の情報を組み立てる。このように、ＡＴＭの伝送方
式によれば、従来のＳＴＭの伝送方式（ＳＴＭ：Synchr
onous Transfer Mode，同期転送）を特徴づけるフレー
ム周期をもたず、単数または複数のセルがランダムに伝
送されることとなる。
により構成され、これにＡＴＭ端末が接続される。ＡＴ
Ｍの送信端末では、情報をＡＴＭセルという固定長（５
３バイト）のパケットに分解して送出する。各ＡＴＭセ
ルは、５バイトのヘッダ部分と４８バイトのペイロード
からなり、ヘッダ部分にシーケンス番号、仮想チャネル
番号などが書き込まれ、ペイロードに送信すべき情報が
書き込まれる。このＡＴＭの送信端末においては、送る
べき情報が多量の時には複数のＡＴＭセル（以下、単に
セルという。）に分けて送信するが、送るべき情報がな
い時にはセルを送らない。また、ＡＴＭの伝送方式によ
れば、多様な速度の送信端末から発信されるセルを同一
伝送チャネル上に同時に伝送することができる。ＡＴＭ
の受信端末は、受信した各セルのヘッダの内容に基づい
て元の情報を組み立てる。このように、ＡＴＭの伝送方
式によれば、従来のＳＴＭの伝送方式（ＳＴＭ：Synchr
onous Transfer Mode，同期転送）を特徴づけるフレー
ム周期をもたず、単数または複数のセルがランダムに伝
送されることとなる。
【０００４】従来の各種送信端末に内蔵されるＡＴＭ伝
送によるデータ送信装置１０１は、図４に示すように、
ＤＲＡＭ等からなるデータバッファ１０２と、ＡＴＭセ
ル化回路１０３と送信ＶＣ（Virtual Channel，仮想チ
ャネル）選択回路１０４とからなるＡＴＭセグメンテー
ションブロック１０５と、このＡＴＭセグメンテーショ
ンブロック１０５の後段に設けられる物理層デバイス１
０６等を備えて構成されていた。
送によるデータ送信装置１０１は、図４に示すように、
ＤＲＡＭ等からなるデータバッファ１０２と、ＡＴＭセ
ル化回路１０３と送信ＶＣ（Virtual Channel，仮想チ
ャネル）選択回路１０４とからなるＡＴＭセグメンテー
ションブロック１０５と、このＡＴＭセグメンテーショ
ンブロック１０５の後段に設けられる物理層デバイス１
０６等を備えて構成されていた。
【０００５】データバッファ１０２には、送信データと
して各種データが格納される。ＡＴＭセグメンテーショ
ンブロック１０５のＡＴＭセル化回路１０３は、データ
バッファ１０２に格納された送信データを読み出して上
記５３バイトのセルを構築させる。送信ＶＣ選択回路１
０４は、各セルを送信する送信路である仮想チャネルを
決定する。また、送信ＶＣ選択回路１０４には、各セル
の送信速度を調整するための図示しないトラフィックシ
ェーパー回路が内蔵されている。
して各種データが格納される。ＡＴＭセグメンテーショ
ンブロック１０５のＡＴＭセル化回路１０３は、データ
バッファ１０２に格納された送信データを読み出して上
記５３バイトのセルを構築させる。送信ＶＣ選択回路１
０４は、各セルを送信する送信路である仮想チャネルを
決定する。また、送信ＶＣ選択回路１０４には、各セル
の送信速度を調整するための図示しないトラフィックシ
ェーパー回路が内蔵されている。
【０００６】ＡＴＭセグメンテーションブロック１０５
は、図示しないＣＰＵと接続されており、送信ＶＣ選択
回路１０４が予めこのＣＰＵで設定された転送レートを
もとに、セルを送信する仮想チャネルを決定し、上記ト
ラフィックシェーパー回路によりセルを送信するタイミ
ングを決定する。そして、その結果を元にＡＴＭセル化
回路１０３がデータバッファ１０２内に格納されている
送信データを読み出してこのデータを４８バイトのペイ
ロードに分割する。さらに、ＡＴＭセル化回路１０３
は、各ペイロード毎にシーケンス番号、仮想チャネル番
号などを５バイトのヘッダ部分として書き込んで５３バ
イトのセルを構築する。各セルは、ＵＴＯＰＩＡ（Univ
ersal Test & Operation Physical Interface for AT
M）を介して物理層デバイス１０６に供給されることと
なる。
は、図示しないＣＰＵと接続されており、送信ＶＣ選択
回路１０４が予めこのＣＰＵで設定された転送レートを
もとに、セルを送信する仮想チャネルを決定し、上記ト
ラフィックシェーパー回路によりセルを送信するタイミ
ングを決定する。そして、その結果を元にＡＴＭセル化
回路１０３がデータバッファ１０２内に格納されている
送信データを読み出してこのデータを４８バイトのペイ
ロードに分割する。さらに、ＡＴＭセル化回路１０３
は、各ペイロード毎にシーケンス番号、仮想チャネル番
号などを５バイトのヘッダ部分として書き込んで５３バ
イトのセルを構築する。各セルは、ＵＴＯＰＩＡ（Univ
ersal Test & Operation Physical Interface for AT
M）を介して物理層デバイス１０６に供給されることと
なる。
【０００７】物理層デバイス１０６は、入力した各セル
に対して特定の物理層に依存した信号処理を施した後
に、例えば図示しない光ファイバに供給する。これによ
り、各セルは、光ファイバを通じてＡＴＭネットワーク
に送信され、図示しないＡＴＭ交換機を介して他のＡＴ
Ｍ端末装置に供給される。
に対して特定の物理層に依存した信号処理を施した後
に、例えば図示しない光ファイバに供給する。これによ
り、各セルは、光ファイバを通じてＡＴＭネットワーク
に送信され、図示しないＡＴＭ交換機を介して他のＡＴ
Ｍ端末装置に供給される。
【０００８】
【発明が解決しようとする課題】ところで、従来のデー
タ送信装置１０１では、送信データの品質、例えばリア
ルタイム系のデータ（以下、リアルタイムデータとい
う。）であるか非リアルタイム系のデータ（以下、ノン
リアルタイムデータという。）であるかを区別すること
なく、送信ＶＣ選択回路１０４の上記トラフィックシェ
ーパー回路を用い、上記ＣＰＵが指定する転送レートを
元にセルを送信するタイミングを決定していた。
タ送信装置１０１では、送信データの品質、例えばリア
ルタイム系のデータ（以下、リアルタイムデータとい
う。）であるか非リアルタイム系のデータ（以下、ノン
リアルタイムデータという。）であるかを区別すること
なく、送信ＶＣ選択回路１０４の上記トラフィックシェ
ーパー回路を用い、上記ＣＰＵが指定する転送レートを
元にセルを送信するタイミングを決定していた。
【０００９】しかしながら、リアルタイムデータのクロ
ック系は、ＡＴＭ方式のクロック系と異なっており、デ
ータ送信時にこれら２系統のクロックの誤差を完全に消
し去ることは技術的に不可能な現状となっている。その
ため、従来のデータ送信装置１０１では、物理層デバイ
ス１０６から外部に送信すべきデータとしてリアルタイ
ムデータとノンリアルタイムデータの双方が混在する場
合には、たとえ双方のデータの送信レートを同一に設定
したとしても、上述のようなクロックの誤差により送信
時にデータの過不足が生じてしまうという問題があっ
た。
ック系は、ＡＴＭ方式のクロック系と異なっており、デ
ータ送信時にこれら２系統のクロックの誤差を完全に消
し去ることは技術的に不可能な現状となっている。その
ため、従来のデータ送信装置１０１では、物理層デバイ
ス１０６から外部に送信すべきデータとしてリアルタイ
ムデータとノンリアルタイムデータの双方が混在する場
合には、たとえ双方のデータの送信レートを同一に設定
したとしても、上述のようなクロックの誤差により送信
時にデータの過不足が生じてしまうという問題があっ
た。
【００１０】さらに、従来のデータ送信装置１０１は、
上述のようなリアルタイムデータを供給する様々なシス
テムを接続する際に、当該システムに応じた種々の調整
が必要となってしまう、という問題点を有していた。
上述のようなリアルタイムデータを供給する様々なシス
テムを接続する際に、当該システムに応じた種々の調整
が必要となってしまう、という問題点を有していた。
【００１１】本発明は、上述の実情に鑑みて提案された
ものであり、リアルタイムデータの送信に適したＡＴＭ
によるデータ送信装置を提供することを目的とする。
ものであり、リアルタイムデータの送信に適したＡＴＭ
によるデータ送信装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明に係るデータ送信
装置は、上記課題を解決するため、リアルタイムデータ
を記憶させるデータバッファが備えられたデータバッフ
ァ部と、データバッファ部から出力されるリアルタイム
データを固定長のセルに分割して非同期転送モード（Ａ
ＴＭ：Asyncronous Transfer Mode）で送出するＡＴＭ
セグメンテーション回路と、ＡＴＭセグメンテーション
回路から供給されたリアルタイムデータを外部に出力す
る物理層デバイスとを備え、ＡＴＭセグメンテーション
回路は、リアルタイムデータが入力されるとともに入力
したリアルタイムデータの到着間隔に基づいてセルの送
信タイミングを生成するセル送信タイミング生成手段
と、データバッファ部から供給されるリアルタイムデー
タをセル化するとともにセル送信タイミング生成手段に
より生成された送信タイミングに基づいて当該セル化し
たリアルタイムデータを物理層デバイスに出力するＡＴ
Ｍセル化手段とを備える。
装置は、上記課題を解決するため、リアルタイムデータ
を記憶させるデータバッファが備えられたデータバッフ
ァ部と、データバッファ部から出力されるリアルタイム
データを固定長のセルに分割して非同期転送モード（Ａ
ＴＭ：Asyncronous Transfer Mode）で送出するＡＴＭ
セグメンテーション回路と、ＡＴＭセグメンテーション
回路から供給されたリアルタイムデータを外部に出力す
る物理層デバイスとを備え、ＡＴＭセグメンテーション
回路は、リアルタイムデータが入力されるとともに入力
したリアルタイムデータの到着間隔に基づいてセルの送
信タイミングを生成するセル送信タイミング生成手段
と、データバッファ部から供給されるリアルタイムデー
タをセル化するとともにセル送信タイミング生成手段に
より生成された送信タイミングに基づいて当該セル化し
たリアルタイムデータを物理層デバイスに出力するＡＴ
Ｍセル化手段とを備える。
【００１３】データ送信装置においては、入力されたリ
アルタイムデータの到着間隔に基づいてセル送信タイミ
ング生成手段がセルの送信タイミングを生成し、この送
信タイミングに基づいてＡＴＭセル化手段によりセル化
されたリアルタイムデータが送信される。
アルタイムデータの到着間隔に基づいてセル送信タイミ
ング生成手段がセルの送信タイミングを生成し、この送
信タイミングに基づいてＡＴＭセル化手段によりセル化
されたリアルタイムデータが送信される。
【００１４】
【発明の実施の形態】本発明を適用したデータ送信装置
の実施の形態につき図面を参照しながら詳細に説明す
る。データ送信装置１は、図１に示すように、リアルタ
イムデータ用データバッファ３とノンリアルタイムデー
タ用データバッファ４とからなるデータバッファ部２
と、リアルタイムデータ送信タイミング生成回路７と送
信ＶＣ選択回路８とＡＴＭセル化回路９とからなるＡＴ
Ｍセグメンテーションブロック５と、ＵＴＯＰＩＡ（Un
iversal Test & Operation Physical Interface for AT
M）を介してＡＴＭセグメンテーションブロック５と接
続された物理層デバイス６とを備えている。
の実施の形態につき図面を参照しながら詳細に説明す
る。データ送信装置１は、図１に示すように、リアルタ
イムデータ用データバッファ３とノンリアルタイムデー
タ用データバッファ４とからなるデータバッファ部２
と、リアルタイムデータ送信タイミング生成回路７と送
信ＶＣ選択回路８とＡＴＭセル化回路９とからなるＡＴ
Ｍセグメンテーションブロック５と、ＵＴＯＰＩＡ（Un
iversal Test & Operation Physical Interface for AT
M）を介してＡＴＭセグメンテーションブロック５と接
続された物理層デバイス６とを備えている。
【００１５】このデータ送信装置１は、例えばビデオカ
メラ装置（図示せず）で撮影されるリアルタイムの映像
／音声データや図示しないメモリ装置等から読み出され
たノンリアルタイムのデータを送信する。
メラ装置（図示せず）で撮影されるリアルタイムの映像
／音声データや図示しないメモリ装置等から読み出され
たノンリアルタイムのデータを送信する。
【００１６】データバッファ部２のリアルタイムデータ
用データバッファ３は、例えばＦＩＦＯ（First-in Fir
st-out）メモリにより構成され、上記ビデオカメラ装置
等から送信データとしてリアルタイムデータが供給され
るようになっている。一方、データバッファ部２のノン
リアルタイムデータ用データバッファ４は、例えばＤＲ
ＡＭ（Dynamic Random Access Memory）により構成さ
れ、上記メモリ装置等から送信データとしてノンリアル
タイムデータが供給されるようになっている。
用データバッファ３は、例えばＦＩＦＯ（First-in Fir
st-out）メモリにより構成され、上記ビデオカメラ装置
等から送信データとしてリアルタイムデータが供給され
るようになっている。一方、データバッファ部２のノン
リアルタイムデータ用データバッファ４は、例えばＤＲ
ＡＭ（Dynamic Random Access Memory）により構成さ
れ、上記メモリ装置等から送信データとしてノンリアル
タイムデータが供給されるようになっている。
【００１７】ＡＴＭセグメンテーションブロック５は、
リアルタイムデータ入力ポート１０を有しており、この
リアルタイムデータ入力ポート１０を介して上記ビデオ
カメラ装置等から送信データとしてリアルタイムデータ
が入力されるようになっている。リアルタイムデータ送
信タイミング生成回路７は、リアルタイムデータ入力ポ
ート１０を介して入力されたリアルタイムデータのヘッ
ダーシンクを検出することにより、入力されたリアルタ
イムデータの送信レートを検出するようになっている。
なお、このリアルタイムデータ送信タイミング生成回路
７の詳細については後述する。
リアルタイムデータ入力ポート１０を有しており、この
リアルタイムデータ入力ポート１０を介して上記ビデオ
カメラ装置等から送信データとしてリアルタイムデータ
が入力されるようになっている。リアルタイムデータ送
信タイミング生成回路７は、リアルタイムデータ入力ポ
ート１０を介して入力されたリアルタイムデータのヘッ
ダーシンクを検出することにより、入力されたリアルタ
イムデータの送信レートを検出するようになっている。
なお、このリアルタイムデータ送信タイミング生成回路
７の詳細については後述する。
【００１８】送信ＶＣ選択回路８は、リアルタイムデー
タ送信タイミング生成回路７によって検出されたリアル
タイムデータの送信レート及び、図示しないＣＰＵで設
定されたノンリアルタイムデータの転送レートより、送
信する仮想チャネルを決定する。ＡＴＭセル化回路９
は、送信ＶＣ選択回路８によって決定された結果に基づ
いて、データバッファ部２のリアルタイムデータ用デー
タバッファ３又はノンリアルタイムデータ用データバッ
ファ４に格納されている送信データを読み出して４８バ
イトのペイロードに分割し、各ペイロード毎にシーケン
ス番号、仮想チャネル番号などを５バイトのヘッダ部分
として書き込んで５３バイトのセルを構築する。各セル
は、ＵＴＯＰＩＡを介して物理層デバイス６に供給され
る。
タ送信タイミング生成回路７によって検出されたリアル
タイムデータの送信レート及び、図示しないＣＰＵで設
定されたノンリアルタイムデータの転送レートより、送
信する仮想チャネルを決定する。ＡＴＭセル化回路９
は、送信ＶＣ選択回路８によって決定された結果に基づ
いて、データバッファ部２のリアルタイムデータ用デー
タバッファ３又はノンリアルタイムデータ用データバッ
ファ４に格納されている送信データを読み出して４８バ
イトのペイロードに分割し、各ペイロード毎にシーケン
ス番号、仮想チャネル番号などを５バイトのヘッダ部分
として書き込んで５３バイトのセルを構築する。各セル
は、ＵＴＯＰＩＡを介して物理層デバイス６に供給され
る。
【００１９】物理層デバイス６は、入力した各セルに対
して特定の物理層に依存した信号処理を施して、例えば
図示しない光ファイバに出力する。これにより、各セル
は、光ファイバを通じてＡＴＭネットワークに送信さ
れ、図示しないＡＴＭ交換機を介して他のＡＴＭ端末装
置に供給される。
して特定の物理層に依存した信号処理を施して、例えば
図示しない光ファイバに出力する。これにより、各セル
は、光ファイバを通じてＡＴＭネットワークに送信さ
れ、図示しないＡＴＭ交換機を介して他のＡＴＭ端末装
置に供給される。
【００２０】次に、ＡＴＭセグメンテーションブロック
５におけるリアルタイムデータ送信タイミング生成回路
７の詳細について説明する。リアルタイムデータ送信タ
イミング生成回路７は、例えば図２に示すように、ヘッ
ダーシンク検出回路１１と、ヘッダーシンク間隔フィル
ター回路１２と、セル送信タイミング生成回路１３とを
備えて構成されている。
５におけるリアルタイムデータ送信タイミング生成回路
７の詳細について説明する。リアルタイムデータ送信タ
イミング生成回路７は、例えば図２に示すように、ヘッ
ダーシンク検出回路１１と、ヘッダーシンク間隔フィル
ター回路１２と、セル送信タイミング生成回路１３とを
備えて構成されている。
【００２１】ヘッダーシンク検出回路１１は、ＡＴＭセ
グメンテーションブロック５のリアルタイムデータ入力
ポート１０から入力されたリアルタイムデータのヘッダ
ーシンクを図３に示すように検出し、そのタイミングを
ヘッダー検出信号としてヘッダーシンク間隔フィルター
回路１２に出力する。
グメンテーションブロック５のリアルタイムデータ入力
ポート１０から入力されたリアルタイムデータのヘッダ
ーシンクを図３に示すように検出し、そのタイミングを
ヘッダー検出信号としてヘッダーシンク間隔フィルター
回路１２に出力する。
【００２２】ヘッダーシンク間隔フィルター回路１２
は、上記ＡＴＭネットワークに対してジッターの少ない
セルを送信するため、入力されるリアルタイムデータに
のっているジッターを吸収する機能を有している。
は、上記ＡＴＭネットワークに対してジッターの少ない
セルを送信するため、入力されるリアルタイムデータに
のっているジッターを吸収する機能を有している。
【００２３】具体的には、ヘッダーシンク間隔フィルタ
ー回路１２は、ヘッダーシンク検出回路１１から供給さ
れたヘッダー検出信号に基づき、最新のシンクから過去
Ｎ個のシンク到着時間を用い、１シンク間の平均タイミ
ングを生成するようになっている。これにより、データ
送信装置１においては、リアルタイムデータ送信時にお
いてそのジッタが軽減されるので、リアルタイム性が保
証でき、ＡＴＭ通信のメリットを活かすことができる。
ー回路１２は、ヘッダーシンク検出回路１１から供給さ
れたヘッダー検出信号に基づき、最新のシンクから過去
Ｎ個のシンク到着時間を用い、１シンク間の平均タイミ
ングを生成するようになっている。これにより、データ
送信装置１においては、リアルタイムデータ送信時にお
いてそのジッタが軽減されるので、リアルタイム性が保
証でき、ＡＴＭ通信のメリットを活かすことができる。
【００２４】なお、Ｎの値については、大きい値になる
ほどジッター吸収能力が向上する一方で、使用するリア
ルタイムデータ用データバッファ３のサイズが大きくな
ってしまうことから、このトレードオフを考慮した上
で、使用されるシステムに適合した値に設定する必要が
ある。例えばバリアブルビットレートのＡＴＭネットワ
ークを使用し、平均化を行わずに到着時間間隔から忠実
にセル送信を要求されるシステムに対して送信する場合
は、Ｎ＝１とすればよく、またはこのヘッダーシンク間
隔フィルター回路１２を設けない構成としてもよい。
ほどジッター吸収能力が向上する一方で、使用するリア
ルタイムデータ用データバッファ３のサイズが大きくな
ってしまうことから、このトレードオフを考慮した上
で、使用されるシステムに適合した値に設定する必要が
ある。例えばバリアブルビットレートのＡＴＭネットワ
ークを使用し、平均化を行わずに到着時間間隔から忠実
にセル送信を要求されるシステムに対して送信する場合
は、Ｎ＝１とすればよく、またはこのヘッダーシンク間
隔フィルター回路１２を設けない構成としてもよい。
【００２５】ＡＴＭ伝送においては、使用する帯域を予
め申告する。その際、最大転送レートも併せて申告し、
その転送レートを守らなければならない。すなわち、Ａ
ＴＭ伝送においては、仮にその転送レートを越えた場合
にセルが廃棄される可能性があるので、再送の困難なリ
アルタイムデータにとってこの申告を守ることは重要と
なる。このような場合を考慮し、リアルタイムデータ送
信タイミング生成回路７においては、ヘッダーシンク間
隔フィルター回路１２によって生成された平均タイミン
グと予め設定された最大転送レートとの比較を行い、平
均タイミングが最大転送レートよりも早いタイミングと
なる場合、最大転送レートのタイミングを出力する回路
をヘッダーシンク間隔フィルター回路１２の後段に設け
る構成、或いはそのような機能をヘッダーシンク間隔フ
ィルター回路１２自体に付加する構成としてもよい。
め申告する。その際、最大転送レートも併せて申告し、
その転送レートを守らなければならない。すなわち、Ａ
ＴＭ伝送においては、仮にその転送レートを越えた場合
にセルが廃棄される可能性があるので、再送の困難なリ
アルタイムデータにとってこの申告を守ることは重要と
なる。このような場合を考慮し、リアルタイムデータ送
信タイミング生成回路７においては、ヘッダーシンク間
隔フィルター回路１２によって生成された平均タイミン
グと予め設定された最大転送レートとの比較を行い、平
均タイミングが最大転送レートよりも早いタイミングと
なる場合、最大転送レートのタイミングを出力する回路
をヘッダーシンク間隔フィルター回路１２の後段に設け
る構成、或いはそのような機能をヘッダーシンク間隔フ
ィルター回路１２自体に付加する構成としてもよい。
【００２６】このような構成とすることにより、データ
送信装置１においては、申告した最大転送レートを尊守
した上でＡＴＭネットワークに対してセル送信を行うこ
とができる。
送信装置１においては、申告した最大転送レートを尊守
した上でＡＴＭネットワークに対してセル送信を行うこ
とができる。
【００２７】さらに、リアルタイムデータにおける送信
の立ち上がり、立ち下がり、及び、ヘッダーシンク間隔
フィルター回路１２及びその後段に付加した上記回路に
よっても吸収不可能なジッタを含む異常データが入力さ
れた場合を補償するため、予め設定された範囲を外れた
場合に所定の初期値に従ったタイミングを出力する回路
をさらに後段に付加する構成、或いはそのような機能を
ヘッダーシンク間隔フィルター回路１２自体に付加する
構成としてもよい。このような構成とすることにより、
データ送信装置１においては、データ送信における信頼
性を一層向上させることができる。
の立ち上がり、立ち下がり、及び、ヘッダーシンク間隔
フィルター回路１２及びその後段に付加した上記回路に
よっても吸収不可能なジッタを含む異常データが入力さ
れた場合を補償するため、予め設定された範囲を外れた
場合に所定の初期値に従ったタイミングを出力する回路
をさらに後段に付加する構成、或いはそのような機能を
ヘッダーシンク間隔フィルター回路１２自体に付加する
構成としてもよい。このような構成とすることにより、
データ送信装置１においては、データ送信における信頼
性を一層向上させることができる。
【００２８】セル送信タイミング生成回路１３は、ヘッ
ダーシンク間隔フィルター回路１２により生成された１
シンク間のタイミングに基づき、図３に示すように、１
シンクあたりの送信セル数に等分したタイミングを発生
させる。リアルタイムデータ送信タイミング生成回路７
においては、このタイミングが送信ＶＣ選択回路８に入
力され、このタイミングによる送信レート及び、図示し
ないＣＰＵで設定されたノンリアルタイムデータの転送
レートより、送信する仮想チャネルが決定される。そし
て、送信ＶＣ選択回路８によって決定された結果に基づ
いて、ＡＴＭセル化回路９が、データバッファ部２のリ
アルタイムデータ用データバッファ３又はノンリアルタ
イムデータ用データバッファ４に格納されている送信デ
ータを読み出して４８バイトのペイロードに分割し、各
ペイロード毎にシーケンス番号、仮想チャネル番号など
を５バイトのヘッダ部分として書き込んで５３バイトの
セルを構築して、物理層デバイス６に送信する。
ダーシンク間隔フィルター回路１２により生成された１
シンク間のタイミングに基づき、図３に示すように、１
シンクあたりの送信セル数に等分したタイミングを発生
させる。リアルタイムデータ送信タイミング生成回路７
においては、このタイミングが送信ＶＣ選択回路８に入
力され、このタイミングによる送信レート及び、図示し
ないＣＰＵで設定されたノンリアルタイムデータの転送
レートより、送信する仮想チャネルが決定される。そし
て、送信ＶＣ選択回路８によって決定された結果に基づ
いて、ＡＴＭセル化回路９が、データバッファ部２のリ
アルタイムデータ用データバッファ３又はノンリアルタ
イムデータ用データバッファ４に格納されている送信デ
ータを読み出して４８バイトのペイロードに分割し、各
ペイロード毎にシーケンス番号、仮想チャネル番号など
を５バイトのヘッダ部分として書き込んで５３バイトの
セルを構築して、物理層デバイス６に送信する。
【００２９】このように、このデータ送信装置１によれ
ば、ＡＴＭ方式によりリアルタイムデータをリアルタイ
ム性を損なうことなく送信することができるとともに、
従来のようなクロックの誤差による送信時のデータの過
不足という問題は生じない。
ば、ＡＴＭ方式によりリアルタイムデータをリアルタイ
ム性を損なうことなく送信することができるとともに、
従来のようなクロックの誤差による送信時のデータの過
不足という問題は生じない。
【００３０】
【発明の効果】以上詳細に説明したように、この発明に
係るデータ送信装置では、入力されたリアルタイムデー
タの到着間隔に基づいてセル送信タイミング生成手段が
上記セルの送信タイミングを生成し、この送信タイミン
グに基づいてＡＴＭセル化手段によりセル化されたリア
ルタイムデータが送信されるので、入力されたリアルタ
イムデータから自動的にセル送信タイミングが生成さ
れ、リアルタイムデータ送信時におけるリアルタイム性
を保証することができる。
係るデータ送信装置では、入力されたリアルタイムデー
タの到着間隔に基づいてセル送信タイミング生成手段が
上記セルの送信タイミングを生成し、この送信タイミン
グに基づいてＡＴＭセル化手段によりセル化されたリア
ルタイムデータが送信されるので、入力されたリアルタ
イムデータから自動的にセル送信タイミングが生成さ
れ、リアルタイムデータ送信時におけるリアルタイム性
を保証することができる。
【図１】本発明を適用したデータ送信装置の構成を示す
ブロック図である。
ブロック図である。
【図２】データ送信装置のリアルタイムデータ送信タイ
ミング発生回路の一例を示すブロック図である。
ミング発生回路の一例を示すブロック図である。
【図３】データ送信装置のリアルタイムデータ送信タイ
ミング発生回路の動作を示すタイミングチャートであ
る。
ミング発生回路の動作を示すタイミングチャートであ
る。
【図４】従来のデータ送信装置の構成を示すブロック図
である。
である。
１ データ送信装置、２ データバッファ部、３ リア
ルタイムデータ用データバッファ、４ ノンリアルタイ
ムデータ用データバッファ、５ ＡＴＭセグメンテーシ
ョンブロック、６ 物理層デバイス、７ リアルタイム
データ送信タイミング生成回路、８ 送信ＶＣ選択回
路、９ ＡＴＭセル化回路、１０ リアルタイムデータ
入力ポート、１１ ヘッダーシンク検出回路、１２ ヘ
ッダーシンク間隔フィルター回路、１３ セル送信タイ
ミング生成回路
ルタイムデータ用データバッファ、４ ノンリアルタイ
ムデータ用データバッファ、５ ＡＴＭセグメンテーシ
ョンブロック、６ 物理層デバイス、７ リアルタイム
データ送信タイミング生成回路、８ 送信ＶＣ選択回
路、９ ＡＴＭセル化回路、１０ リアルタイムデータ
入力ポート、１１ ヘッダーシンク検出回路、１２ ヘ
ッダーシンク間隔フィルター回路、１３ セル送信タイ
ミング生成回路
Claims (4)
- 【請求項１】 リアルタイムデータを記憶させるデータ
バッファが備えられたデータバッファ部と、 上記データバッファ部から出力されるリアルタイムデー
タを固定長のセルに分割して非同期転送モード（ＡＴ
Ｍ：Asyncronous Transfer Mode）で送出するＡＴＭセ
グメンテーション回路と、 上記ＡＴＭセグメンテーション回路から供給されたリア
ルタイムデータを外部に出力する物理層デバイスとを備
え、 上記ＡＴＭセグメンテーション回路は、リアルタイムデ
ータが入力されるとともに入力したリアルタイムデータ
の到着間隔に基づいて上記セルの送信タイミングを生成
するセル送信タイミング生成手段と、上記データバッフ
ァ部から供給されるリアルタイムデータをセル化すると
ともにセル送信タイミング生成手段により生成された送
信タイミングに基づいて当該セル化したリアルタイムデ
ータを上記物理層デバイスに出力するＡＴＭセル化手段
とを備えることを特徴とするデータ送信装置。 - 【請求項２】 上記ＡＴＭセグメンテーション回路のセ
ル送信タイミング生成手段は、到着した最新のリアルタ
イムデータから過去Ｎ個分のリアルタイムデータの到着
間隔の平均値を算出する平均値算出部を有し、この平均
値算出部により算出された平均値に基づいてセル送信タ
イミングを生成することを特徴とする請求項１に記載の
データ送信装置。 - 【請求項３】 上記ＡＴＭセグメンテーション回路は、
上記平均値算出部により算出された平均値に基づいたセ
ル送信タイミングと予め設定された最大転送レートとを
比較する比較手段を備え、この比較手段の比較結果に基
づいて上記最大転送レートの範囲内でセル送信タイミン
グを生成することを特徴とする請求項２に記載のデータ
送信装置。 - 【請求項４】 上記平均値算出部は、吸収不可能なジッ
タを含む異常データが入力された場合に、算出された平
均値にかかわらず所定の初期値に基づいてセル送信タイ
ミングを生成することを特徴とする請求項２に記載のデ
ータ送信装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12858497A JP3603540B2 (ja) | 1997-05-19 | 1997-05-19 | データ送信装置 |
| US09/076,028 US6292487B1 (en) | 1997-05-19 | 1998-05-11 | Data transmission system and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12858497A JP3603540B2 (ja) | 1997-05-19 | 1997-05-19 | データ送信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10322352A true JPH10322352A (ja) | 1998-12-04 |
| JP3603540B2 JP3603540B2 (ja) | 2004-12-22 |
Family
ID=14988377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12858497A Expired - Fee Related JP3603540B2 (ja) | 1997-05-19 | 1997-05-19 | データ送信装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6292487B1 (ja) |
| JP (1) | JP3603540B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100387078C (zh) * | 2005-03-23 | 2008-05-07 | 华为技术有限公司 | 基站收发信台实现数据收发处理的方法 |
| US7889647B2 (en) | 2004-03-16 | 2011-02-15 | Canon Kabushiki Kaisha | Switching apparatus for switching real-time packet in real time and packet switching method |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000022707A (ja) * | 1998-07-03 | 2000-01-21 | Fujitsu Ltd | データ伝送方法、およびデータ伝送システム |
| US6535525B1 (en) * | 1999-06-10 | 2003-03-18 | Unisys Corporation | Method of transmitting streams of video data, in multi-length frames, at a single average bit rate |
| KR100487129B1 (ko) * | 2003-01-21 | 2005-05-03 | 삼성전자주식회사 | 유토피아 인터페이스의 선입선출부간 1 바이트 단위로 셀전송을 제어하는 방법 |
| IL176288A0 (en) * | 2006-06-13 | 2007-07-04 | Imagine Comm Ltd | Synchronous transmission over packet based network |
| US8473664B2 (en) * | 2006-12-11 | 2013-06-25 | Intel Corporation | Safe removal of external device from computing device |
| CN103905174A (zh) * | 2012-12-28 | 2014-07-02 | 中兴通讯股份有限公司 | 一种提升系统容量的方法、装置及系统 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5541852A (en) * | 1994-04-14 | 1996-07-30 | Motorola, Inc. | Device, method and system for variable bit-rate packet video communications |
| US5982749A (en) * | 1996-03-07 | 1999-11-09 | Lsi Logic Corporation | ATM communication system interconnect/termination unit |
| US5742765A (en) * | 1996-06-19 | 1998-04-21 | Pmc-Sierra, Inc. | Combination local ATM segmentation and reassembly and physical layer device |
| US5978356A (en) * | 1997-04-09 | 1999-11-02 | Lucent Technologies Inc. | Traffic shaper for network nodes and method thereof |
-
1997
- 1997-05-19 JP JP12858497A patent/JP3603540B2/ja not_active Expired - Fee Related
-
1998
- 1998-05-11 US US09/076,028 patent/US6292487B1/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7889647B2 (en) | 2004-03-16 | 2011-02-15 | Canon Kabushiki Kaisha | Switching apparatus for switching real-time packet in real time and packet switching method |
| CN100387078C (zh) * | 2005-03-23 | 2008-05-07 | 华为技术有限公司 | 基站收发信台实现数据收发处理的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6292487B1 (en) | 2001-09-18 |
| JP3603540B2 (ja) | 2004-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6034954A (en) | Multiplexing apparatus for transit of signals between service provided by low-speed transmission path and ATM service provided by high-speed transmission path | |
| US5237569A (en) | Method and system for transmitting HDLC data via ATM network | |
| US6301248B1 (en) | Transport stream multiplexing apparatus capable of accommodating plurality of streams | |
| US6038232A (en) | MPEG-2 multiplexer for ATM network adaptation | |
| US6574220B1 (en) | Traffic shaper that accommodates maintenance cells without causing jitter or delay | |
| US7586925B2 (en) | Data adaptation protocol | |
| KR100408044B1 (ko) | Ａｔｍ교환기의 트래픽 제어 장치 및 방법 | |
| JP3603540B2 (ja) | データ送信装置 | |
| US6370138B1 (en) | ATM switch interface apparatus for frame relay network interworking | |
| US6418144B1 (en) | AAL terminal system of duplex configuration and synchronization method | |
| US20050053053A1 (en) | Method and apparatus for synchronized transport of data through an asynchronous medium | |
| US6526057B1 (en) | Terminal adapter for broadband integrated services digital network | |
| US6928080B2 (en) | Transporting variable length ATM AAL CPS packets over a non-ATM-specific bus | |
| US6487176B1 (en) | Measuring method and measuring device for data communication networks | |
| EP1665597B1 (en) | Method and apparatus for synchronized transport of data through an asynchronous medium | |
| KR0129610B1 (ko) | 고정속도 셀 데이터 송수신장치 | |
| JPH10322343A (ja) | 通信装置 | |
| JPH11341010A (ja) | Ａｔｍをｓｔｍデータに変換するａａｌ１終端装置の２重化方法及びその構成 | |
| KR970008680B1 (ko) | 비동기식 전송모드용 단말장치 | |
| KR20000020465A (ko) | 비동기 전송 모드에서의 실시간 데이터 전송 및 수신 장치 | |
| JP3253470B2 (ja) | 非同期通信網内での動的ｐｖｃの抑制による高効率セル多重方式 | |
| KR100265059B1 (ko) | 스완2 케이블티브이 시스템의 프레임 처리장치 | |
| JPH06164629A (ja) | データ転送方式 | |
| JP3139470B2 (ja) | インタフェース変換装置 | |
| JP2000101595A (ja) | セル組み立て分解装置およびセル組み立て分解方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040820 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040920 |
|
| LAPS | Cancellation because of no payment of annual fees |