JPH02296435A - データフロー制御方式 - Google Patents
データフロー制御方式Info
- Publication number
- JPH02296435A JPH02296435A JP1116122A JP11612289A JPH02296435A JP H02296435 A JPH02296435 A JP H02296435A JP 1116122 A JP1116122 A JP 1116122A JP 11612289 A JP11612289 A JP 11612289A JP H02296435 A JPH02296435 A JP H02296435A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- data
- buffer
- circuit
- transmission data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 68
- 239000000872 buffer Substances 0.000 claims abstract description 39
- 238000001514 detection method Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 8
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は著しくデータ伝送遅延を起こすデータ伝送装置
をシステム内に導入した場合に生ずるデータオーバフロ
ーを回避するデータフロー制御方式に関する。
をシステム内に導入した場合に生ずるデータオーバフロ
ーを回避するデータフロー制御方式に関する。
［従来の技術］
従来、データフロー制御を行なうには、データ回路とは
別の回路（所謂アウトバンド）による信号により、外部
システムに対してデータ伝送装置がオーバーフローを起
こしている事を通知して外部システムがデータ送信を抑
制する事を期待する方式［例えばモデム装置のＣＴ Ｓ
（Ｃｌｅａｒ Ｔ。
別の回路（所謂アウトバンド）による信号により、外部
システムに対してデータ伝送装置がオーバーフローを起
こしている事を通知して外部システムがデータ送信を抑
制する事を期待する方式［例えばモデム装置のＣＴ Ｓ
（Ｃｌｅａｒ Ｔ。
５ｅｎｄ）信号を利用する方式］や、データ回路（所謂
インバンド）を通して外部システムに対してコマンド（
例えばＸｏｒｒコマンド）データを送りつけ、外部シス
テムがデータ送信を抑制する事を期待する方式があった
。
インバンド）を通して外部システムに対してコマンド（
例えばＸｏｒｒコマンド）データを送りつけ、外部シス
テムがデータ送信を抑制する事を期待する方式があった
。
［発明が解決しようとする課題］
上述した従来の方式では、データ伝送装置が外部システ
ムに対して、外部システムが明示的に分かる信号又はデ
ータを送りつける事になる為、外部システム側はそれら
の信号又はデータを受は取った後、障害処理等の特別な
処理を起動しなければならない。即ちそれら明示的な信
号又はデータは、外部システムにとって、パフォーマン
ス低下をもたらす外乱となってしまう課題がある。
ムに対して、外部システムが明示的に分かる信号又はデ
ータを送りつける事になる為、外部システム側はそれら
の信号又はデータを受は取った後、障害処理等の特別な
処理を起動しなければならない。即ちそれら明示的な信
号又はデータは、外部システムにとって、パフォーマン
ス低下をもたらす外乱となってしまう課題がある。
本発明の課題は、上記欠点を除去し１外部システムにと
って、パフォーマンスの低下をもたらすことのないデー
タフロー制御方式を提供することにある。
って、パフォーマンスの低下をもたらすことのないデー
タフロー制御方式を提供することにある。
［課題を解決するための手段］
本発明のデータフロー制御方式は、外部システムの送信
データ用送信クロックをデータ伝送装置か供給する機能
と、かつそのクロックレートをデータ伝送装置側のフロ
ー制御要求により、動的に低下させたり、復旧させたり
する機能を有している。
データ用送信クロックをデータ伝送装置か供給する機能
と、かつそのクロックレートをデータ伝送装置側のフロ
ー制御要求により、動的に低下させたり、復旧させたり
する機能を有している。
即ち１本発明によれば１送信データバツフアを持つデー
タ伝送装置において、送信クロック発生回路とバッファ
状態検出回路送信データバッファ内の送信データ量が予
め定められた第１の全以上になった事をバッファ状態検
出回路が検出した場合、バッファ状態検出回路は送信ク
ロック発生回路に指令を発し、送信クロックのレート（
速度）を下げて、送Ｑデータの到着時間を遅らせ、送受
データバッファ内の送信データ量が前記第１の量より少
ない予め定められた第２の量以下になった時に送信クロ
ックのレートを上げるように、送信クロック発生回路に
指令を発することを特徴とするデータフロー制御方式。
タ伝送装置において、送信クロック発生回路とバッファ
状態検出回路送信データバッファ内の送信データ量が予
め定められた第１の全以上になった事をバッファ状態検
出回路が検出した場合、バッファ状態検出回路は送信ク
ロック発生回路に指令を発し、送信クロックのレート（
速度）を下げて、送Ｑデータの到着時間を遅らせ、送受
データバッファ内の送信データ量が前記第１の量より少
ない予め定められた第２の量以下になった時に送信クロ
ックのレートを上げるように、送信クロック発生回路に
指令を発することを特徴とするデータフロー制御方式。
が得られる。
［実施例］
次に１本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路構成図である。
通常、データ伝送装置においては、送信クロックに同期
したシリアル送信データ１０を外部システムからシリア
ルパラレル交換回路１が受は取りパラレルデータバス１
１を通して、送信データバッファ２に格納する。その後
それらのバッファ２上のデータは、別の送信データバッ
ファのデータと一緒に、多重化回路３に送りこまれ多重
化され伝送される。この時、伝送システムの何らかの不
都合で、送信データバッファ回路２のバッファ余裕がな
くなりかけた事を、送信データバッファ回路２内の送信
データ量が予め定められた第１の全以上になったことに
より２バッファ状態検出回路５が検出した時、バッファ
状ｇ６出回路５は、送信クロック発生回路４に対し、ク
ロックレートを低下させる様に指令を出し１ シリアル
パラレル変換回路１に到達するデータ量を時間当り数分
の−に減らす事によってフロー制御を行なう。
したシリアル送信データ１０を外部システムからシリア
ルパラレル交換回路１が受は取りパラレルデータバス１
１を通して、送信データバッファ２に格納する。その後
それらのバッファ２上のデータは、別の送信データバッ
ファのデータと一緒に、多重化回路３に送りこまれ多重
化され伝送される。この時、伝送システムの何らかの不
都合で、送信データバッファ回路２のバッファ余裕がな
くなりかけた事を、送信データバッファ回路２内の送信
データ量が予め定められた第１の全以上になったことに
より２バッファ状態検出回路５が検出した時、バッファ
状ｇ６出回路５は、送信クロック発生回路４に対し、ク
ロックレートを低下させる様に指令を出し１ シリアル
パラレル変換回路１に到達するデータ量を時間当り数分
の−に減らす事によってフロー制御を行なう。
逆に、バッファ余裕が生じた事を、送信データバッファ
回路２内の送信データ量が前記第１の量より少ない予め
定められた第２の瓜以下になったことにより、バッファ
状態検出回路５が検出した１＋ニア 、バッファ状態検
出回路５は、送信クロック発生回路４に対し、クロック
レートを復旧させる様に指令を出す。
回路２内の送信データ量が前記第１の量より少ない予め
定められた第２の瓜以下になったことにより、バッファ
状態検出回路５が検出した１＋ニア 、バッファ状態検
出回路５は、送信クロック発生回路４に対し、クロック
レートを復旧させる様に指令を出す。
［発明の効果］
以上説明した様に本発明は、送信データバッフアラ持つ
データ伝送装置において、送信クロック発生回路とバッ
ファ状！！！ｊ、検出回路を有し、送信データバッファ
が送信データであふれそうになった事をバッファ状態検
出回路が検出した場合、バッファ状態検出回路は送信ク
ロック発生回路に指令を発し、送信クロックのレート（
速度）を下げて送信データの到着時間を遅らせ、バッフ
ァが空いて来た時にはレートを上げて１元の状態に戻す
ことを特徴とする。これにより、外部システムに。
データ伝送装置において、送信クロック発生回路とバッ
ファ状！！！ｊ、検出回路を有し、送信データバッファ
が送信データであふれそうになった事をバッファ状態検
出回路が検出した場合、バッファ状態検出回路は送信ク
ロック発生回路に指令を発し、送信クロックのレート（
速度）を下げて送信データの到着時間を遅らせ、バッフ
ァが空いて来た時にはレートを上げて１元の状態に戻す
ことを特徴とする。これにより、外部システムに。
それと分からせずに１ フロー制御を実現でき、これに
より、外部システムは伝送システムを送信クロックとデ
ータ回線のハードウェアのかたまりと見なす事が出き、
外部システムに対する外乱の一要素を除去する事ができ
る。更に伝送システム側では、従来の方式で必要であっ
た。フロー制御必要時点における信号制御やコマンド・
プロトコル制御が不要となる効果を有する。
より、外部システムは伝送システムを送信クロックとデ
ータ回線のハードウェアのかたまりと見なす事が出き、
外部システムに対する外乱の一要素を除去する事ができ
る。更に伝送システム側では、従来の方式で必要であっ
た。フロー制御必要時点における信号制御やコマンド・
プロトコル制御が不要となる効果を有する。
【図面の簡単な説明】
第１図は本発明の一実施例の回路構成図である。
１・・・シリアルパラレル変換回路、２・・・送信デー
タバッファ回路、３・・・多重化回路、４・・・送信ク
ロック発生回路、５・・・バッファ状態検出回路、
１０・・シリアル送信データ、１１．．１２・・・送信
データパラレルバス、１３・・・送信クロック、１４・
・・指令パラレルバス、１５・・・状態検出パラレルバ
ス。
タバッファ回路、３・・・多重化回路、４・・・送信ク
ロック発生回路、５・・・バッファ状態検出回路、
１０・・シリアル送信データ、１１．．１２・・・送信
データパラレルバス、１３・・・送信クロック、１４・
・・指令パラレルバス、１５・・・状態検出パラレルバ
ス。
Claims (1)
- １、送信データバッファを持つデータ伝送装置において
、送信クロック発生回路とバッファ状態検出回路を有し
、送信データバッファ内の送信データ量が予め定められ
た第１の量以上になった事をバッファ状態検出回路が検
出した場合、バッファ状態検出回路は送信クロック発生
回路に指令を発し、送信クロックのレート（速度）を下
げて、送信データの到着時間を遅らせ、送受データバッ
ファ内の送信データ量が前記第１の量より少ない予め定
められた第２の量以下になった時に送信クロックのレー
トを上げるように、送信クロック発生回路に指令を発す
ることを特徴とするデータフロー制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1116122A JPH02296435A (ja) | 1989-05-11 | 1989-05-11 | データフロー制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1116122A JPH02296435A (ja) | 1989-05-11 | 1989-05-11 | データフロー制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02296435A true JPH02296435A (ja) | 1990-12-07 |
Family
ID=14679242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1116122A Pending JPH02296435A (ja) | 1989-05-11 | 1989-05-11 | データフロー制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02296435A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08130544A (ja) * | 1994-10-14 | 1996-05-21 | Koninkl Ptt Nederland Nv | Ａｔｍ受信機のためのバッファ読み出し制御装置 |
| JP2008092018A (ja) * | 2006-09-29 | 2008-04-17 | Fujitsu Ltd | 通信装置および通信方法 |
| JP2009105616A (ja) * | 2007-10-23 | 2009-05-14 | Nec Corp | データ伝送システム、伝送装置、およびデータ伝送制御方法 |
-
1989
- 1989-05-11 JP JP1116122A patent/JPH02296435A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08130544A (ja) * | 1994-10-14 | 1996-05-21 | Koninkl Ptt Nederland Nv | Ａｔｍ受信機のためのバッファ読み出し制御装置 |
| JP2008092018A (ja) * | 2006-09-29 | 2008-04-17 | Fujitsu Ltd | 通信装置および通信方法 |
| JP2009105616A (ja) * | 2007-10-23 | 2009-05-14 | Nec Corp | データ伝送システム、伝送装置、およびデータ伝送制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0448010B2 (ja) | ||
| US8260979B2 (en) | Method and apparatus for simultaneous bidirectional signaling in a bus topology | |
| US5835779A (en) | Message transmission among processing units using interrupt control technique | |
| JPH02296435A (ja) | データフロー制御方式 | |
| JP2968369B2 (ja) | 複数チャンネルの同期制御方法 | |
| JP2746284B2 (ja) | Ｏａｍセル挿入装置 | |
| JPS6367377B2 (ja) | ||
| US5422886A (en) | System which achieves efficient utilization of buses for selectively interconnecting communication lines | |
| JP2989918B2 (ja) | 多重伝送方式のフェイルセーフ方法 | |
| JPS6163140A (ja) | 多重集配信装置のデ−タ抑止解除方法 | |
| JPS60191353A (ja) | バス制御方式 | |
| JPH04331529A (ja) | ゆらぎ吸収バッファの制御装置 | |
| JPH06152570A (ja) | 二重化データ処理装置における系切替え処理方式 | |
| JP2609715B2 (ja) | 高速バス多重化装置 | |
| JPH0276052A (ja) | バス拡張装置 | |
| JPS5949240U (ja) | 多重化制御システム | |
| JPH07105781B2 (ja) | インテリジエントバツフア装置 | |
| JPH0294846A (ja) | バスアクセス制御方式 | |
| JPH09293033A (ja) | ファイバーチャネルデータ受信装置 | |
| JPH06338904A (ja) | シェイピング回路 | |
| JPS6165351A (ja) | 制御システム | |
| JPS59183556A (ja) | パケツト多重化方式 | |
| JPH042979B2 (ja) | ||
| JPH0937220A (ja) | 画像・音声多重化装置 | |
| WO2001095663A2 (en) | Method and apparatus for controlling atm streams |