JPH042979B2 - - Google Patents
Info
- Publication number
- JPH042979B2 JPH042979B2 JP57053148A JP5314882A JPH042979B2 JP H042979 B2 JPH042979 B2 JP H042979B2 JP 57053148 A JP57053148 A JP 57053148A JP 5314882 A JP5314882 A JP 5314882A JP H042979 B2 JPH042979 B2 JP H042979B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- request signal
- bus occupancy
- channel
- occupancy request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/37—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は、優先度の高い順に、バス管理部に対
していもずる式に接続された複数のチヤネルにお
いて、優先度の最も高いチヤネルがビジー
（Busy）信号を用いずに連続的にデータ転送を行
ない得るデータ転送方法に関する。
していもずる式に接続された複数のチヤネルにお
いて、優先度の最も高いチヤネルがビジー
（Busy）信号を用いずに連続的にデータ転送を行
ない得るデータ転送方法に関する。
(2) 技術の背景
通常、この種の接続方式を用いて、優先度の最
も高いチヤネルが連続的にデータ転送を行なおう
とする場合には、ビジー（Busy）信号を他のチ
ヤネルに出力して他のチヤネルからのデータ転送
を禁止している（インターレスモードと称す
る。）。
も高いチヤネルが連続的にデータ転送を行なおう
とする場合には、ビジー（Busy）信号を他のチ
ヤネルに出力して他のチヤネルからのデータ転送
を禁止している（インターレスモードと称す
る。）。
(3) 従来技術と問題点
しかし、この方法では、ビジー信号を出力する
出力線をバス線に設ける必要がある他に、各チヤ
ネルにおいてもビジー信号の制御回路が必要とな
り、ビジー信号用出力線を有さないシステムにお
いては、大規模な改造が必要となる不都合があつ
た。
出力線をバス線に設ける必要がある他に、各チヤ
ネルにおいてもビジー信号の制御回路が必要とな
り、ビジー信号用出力線を有さないシステムにお
いては、大規模な改造が必要となる不都合があつ
た。
(4) 発明の目的
本発明は、前述の欠点を解消すべく、ビジー信
号用出力線やその制御回路を用いることなく、最
も優先度の高いチヤネルが連続的にデータ転送を
行ない得るデータ転送方法を提供することを目的
とするものである。
号用出力線やその制御回路を用いることなく、最
も優先度の高いチヤネルが連続的にデータ転送を
行ない得るデータ転送方法を提供することを目的
とするものである。
(5) 発明の構成
即ち、本発明は、最も優先度の高いチヤネルか
らのバス占有要求信号を連続的にバス占有要求線
に出力することにより、その間、優先度の低いチ
ヤネルからバス占有要求信号が出力されることを
禁止し、バス管理部からのバス占有許可信号を前
記優先度の最も高いチヤネルが連続的に受け取
り、連続的なデータ転送を行ない得るようにして
構成される。
らのバス占有要求信号を連続的にバス占有要求線
に出力することにより、その間、優先度の低いチ
ヤネルからバス占有要求信号が出力されることを
禁止し、バス管理部からのバス占有許可信号を前
記優先度の最も高いチヤネルが連続的に受け取
り、連続的なデータ転送を行ない得るようにして
構成される。
(6) 発明の実施例
以下、図面に示す実施例に基き、本発明を具体
的に説明する。
的に説明する。
第１図は本発明が適用されたデータ転送システ
ムの一例を示す図、第２図は優先度の低いチヤネ
ルにおけるバス占有要求制御回路を示す回路図、
第３図は最高の優先度を有するチヤネルのバス占
有要求制御回路を示す回路図、第４図は最高の優
先度を有するチヤネルにおけるデータ転送状態を
示すタイムチヤートである。
ムの一例を示す図、第２図は優先度の低いチヤネ
ルにおけるバス占有要求制御回路を示す回路図、
第３図は最高の優先度を有するチヤネルのバス占
有要求制御回路を示す回路図、第４図は最高の優
先度を有するチヤネルにおけるデータ転送状態を
示すタイムチヤートである。
データ転送システム１は、第１図に示すよう
に、バス管理部２及び該バス管理部２にバス占有
要求線４を介していもずる式に直列に接続された
複数のチヤネル３Ａ，３Ｂ，３Ｄ，…を有してお
り、バス管理部２より最も端末側に接続されたチ
ヤネル程優先度が高く設定されている（従つて、
第１図の場合、チヤネル３Ａ，３Ｂ，３Ｄ，…の
順に優先度が高い。）。最も優先度の高いチヤネル
３Ａのバス占有要求制御回路５Ａには、第３図に
示すように、AND回路６，７、インバータ８、
バス占有要求部９、データ転送指令部１０及びカ
ウンタ１１が接続されており、優先度の低い各チ
ヤネル３Ｂ，３Ｄ…のバス占有要求制御回路５Ｂ
には、第２図に示すように、インバータ１３，１
５、AND回路１６及びOR回路１７が接続してい
る。また、バス管理部２は、中央処理装置
（CPU）の中に設けられる場合もあるし、CPUと
は独立に設けられる場合もある。尚CPUと各チ
ヤネル（メモリも含む）は所謂共通バスを介して
接続されていることは云うまでもない。
に、バス管理部２及び該バス管理部２にバス占有
要求線４を介していもずる式に直列に接続された
複数のチヤネル３Ａ，３Ｂ，３Ｄ，…を有してお
り、バス管理部２より最も端末側に接続されたチ
ヤネル程優先度が高く設定されている（従つて、
第１図の場合、チヤネル３Ａ，３Ｂ，３Ｄ，…の
順に優先度が高い。）。最も優先度の高いチヤネル
３Ａのバス占有要求制御回路５Ａには、第３図に
示すように、AND回路６，７、インバータ８、
バス占有要求部９、データ転送指令部１０及びカ
ウンタ１１が接続されており、優先度の低い各チ
ヤネル３Ｂ，３Ｄ…のバス占有要求制御回路５Ｂ
には、第２図に示すように、インバータ１３，１
５、AND回路１６及びOR回路１７が接続してい
る。また、バス管理部２は、中央処理装置
（CPU）の中に設けられる場合もあるし、CPUと
は独立に設けられる場合もある。尚CPUと各チ
ヤネル（メモリも含む）は所謂共通バスを介して
接続されていることは云うまでもない。
データ転送システム１は、以上のような構成を
有するので、優先度の最も高いチヤネル３Ａが、
連続的にデータ転送をバス管理部２との間で行な
おうとする場合には、例えばチヤネル３Ａ内の図
示しないCPUより、制御回路５Ａ内のAND回路
６へバス占有内部要求信号IBWSを“１”にして
出力する。AND回路６には、他のチヤネル３Ｂ，
３Ｄ，…が既にバス線を占有してデータ転送を行
なつている場合には、バス１２を占有しているチ
ヤネルから出力され、バス１２内の信号線を介し
て各チヤネルに入力される占有信号OCSがイン
バータ８を介して“０”となつているので要求信
号IBWSは出力されないが、他のチヤネル３Ｂ，
３Ｄ，…がデータ転送を行なつていない場合に
は、信号IBWSはバス占有要求部９に入力され、
バス占有要求信号BWSが“１”となつてバス占
有要求線４に出力される。信号BWSは隣接する
優先度の低いチヤネル３Ｂ，３Ｄ，…のバス占有
要求制御回路５ＢのAND回路１６にインバータ
１５を介して入力し、当該チヤネル３Ｂ，３Ｄ，
…におけるバス占有内部要求信号IBWSが要求線
４に出力されることを禁止し、チヤネル３Ａの信
号BWSのみがOR回路１７を介して出力される。
こうして、優先度の低いチヤネル３Ｂ，３Ｄ，…
のバス占有要求制御回路５Ｂを通つて、各チヤネ
ル３Ｂ，３Ｄ，…の内部要求信号IBWSの出力を
禁止しつつ、信号BWSはバス管理部２に入力す
る。バス管理部２では、信号BWSを受けて、第
４図に示すように、バス占有許可信号ACCを
“１”としてバスクロツクCLCKに同期させた形
でチヤネル３Ａにバス１２を介して出力し、信号
ACCはAND回路７を介してデータ転送指令部１
０及びカウンタ１１に入力される。指令部１０は
信号ACCを受けて、チヤネル３Ａにデータの転
送指令DTCを出力し、所定単位のデータ転送が
行なわれる。しかし、バス管理部２は、信号
ACCを１回出力すると信号BWSを受信可能な状
態となるため、信号ACC1回当りに転送し得るデ
ータ量は予め決定されているので、より多くのデ
ータを連続的に送る場合には、チヤネル３Ａは内
部要求信号IBWS、従つて要求信号BWSを要求
線４に出し続ける。すると、他の優先度の低いチ
ヤネル３Ｂ，３Ｄ，…はチヤネル３Ａからの信号
BWSが出力されている限り、内部要求信号
IBWSが信号BWSとして要求線４へ出力される
ことはない。バス管理部２では、この要求線４を
所定周期、例えば、第４図に示すようにバスクロ
ツクが２回送出される毎に１回、監視し、信号
BWSがあれば、信号ACCをバス１２を介して送
出する。従つて、この信号ACCは、チヤネル３
Ａへの許可信号であり、実質的にチヤネル３Ａが
バス１２を引き続き占有することができる。従つ
て、第４図に示す要求信号BWSによつてバス管
理部２側から出力される２度目の許可信号ACC
は、チヤネル３Ａが受け取り、更に所定単位のデ
ータ転送を、第４図に示すように、連続的に行な
うことができる。カウンタ１１は、バス管理部２
側から送出されてくる許可信号ACCの数をカウ
ントし、カウント値が予め設定された値に達して
チヤネル３Ａから転送するデータ量が所定の値に
達したところで、バス占有要求部９に信号TSを
出力し、要求部９は信号TSによつて要求信号
BWSを“１”から“０”に落とし、要求線４を
他のチヤネル３Ｂ，３Ｄ，…に開設する。信号
BWSが“０”となると、AND回路７を介してデ
ータ転送指令部１０のデータ転送指令DTCが解
除されると共に、カウンタ１１の値がリセツトさ
れる。
有するので、優先度の最も高いチヤネル３Ａが、
連続的にデータ転送をバス管理部２との間で行な
おうとする場合には、例えばチヤネル３Ａ内の図
示しないCPUより、制御回路５Ａ内のAND回路
６へバス占有内部要求信号IBWSを“１”にして
出力する。AND回路６には、他のチヤネル３Ｂ，
３Ｄ，…が既にバス線を占有してデータ転送を行
なつている場合には、バス１２を占有しているチ
ヤネルから出力され、バス１２内の信号線を介し
て各チヤネルに入力される占有信号OCSがイン
バータ８を介して“０”となつているので要求信
号IBWSは出力されないが、他のチヤネル３Ｂ，
３Ｄ，…がデータ転送を行なつていない場合に
は、信号IBWSはバス占有要求部９に入力され、
バス占有要求信号BWSが“１”となつてバス占
有要求線４に出力される。信号BWSは隣接する
優先度の低いチヤネル３Ｂ，３Ｄ，…のバス占有
要求制御回路５ＢのAND回路１６にインバータ
１５を介して入力し、当該チヤネル３Ｂ，３Ｄ，
…におけるバス占有内部要求信号IBWSが要求線
４に出力されることを禁止し、チヤネル３Ａの信
号BWSのみがOR回路１７を介して出力される。
こうして、優先度の低いチヤネル３Ｂ，３Ｄ，…
のバス占有要求制御回路５Ｂを通つて、各チヤネ
ル３Ｂ，３Ｄ，…の内部要求信号IBWSの出力を
禁止しつつ、信号BWSはバス管理部２に入力す
る。バス管理部２では、信号BWSを受けて、第
４図に示すように、バス占有許可信号ACCを
“１”としてバスクロツクCLCKに同期させた形
でチヤネル３Ａにバス１２を介して出力し、信号
ACCはAND回路７を介してデータ転送指令部１
０及びカウンタ１１に入力される。指令部１０は
信号ACCを受けて、チヤネル３Ａにデータの転
送指令DTCを出力し、所定単位のデータ転送が
行なわれる。しかし、バス管理部２は、信号
ACCを１回出力すると信号BWSを受信可能な状
態となるため、信号ACC1回当りに転送し得るデ
ータ量は予め決定されているので、より多くのデ
ータを連続的に送る場合には、チヤネル３Ａは内
部要求信号IBWS、従つて要求信号BWSを要求
線４に出し続ける。すると、他の優先度の低いチ
ヤネル３Ｂ，３Ｄ，…はチヤネル３Ａからの信号
BWSが出力されている限り、内部要求信号
IBWSが信号BWSとして要求線４へ出力される
ことはない。バス管理部２では、この要求線４を
所定周期、例えば、第４図に示すようにバスクロ
ツクが２回送出される毎に１回、監視し、信号
BWSがあれば、信号ACCをバス１２を介して送
出する。従つて、この信号ACCは、チヤネル３
Ａへの許可信号であり、実質的にチヤネル３Ａが
バス１２を引き続き占有することができる。従つ
て、第４図に示す要求信号BWSによつてバス管
理部２側から出力される２度目の許可信号ACC
は、チヤネル３Ａが受け取り、更に所定単位のデ
ータ転送を、第４図に示すように、連続的に行な
うことができる。カウンタ１１は、バス管理部２
側から送出されてくる許可信号ACCの数をカウ
ントし、カウント値が予め設定された値に達して
チヤネル３Ａから転送するデータ量が所定の値に
達したところで、バス占有要求部９に信号TSを
出力し、要求部９は信号TSによつて要求信号
BWSを“１”から“０”に落とし、要求線４を
他のチヤネル３Ｂ，３Ｄ，…に開設する。信号
BWSが“０”となると、AND回路７を介してデ
ータ転送指令部１０のデータ転送指令DTCが解
除されると共に、カウンタ１１の値がリセツトさ
れる。
(7) 発明の効果
以上説明したように、本発明によれば、最も優
先度の高いチヤネル３からのバス占有要求信号
BWSを連続的に出力することによつて、他の優
先度の低いチヤネルからの要求信号BWSが出力
されることを禁止するようにし、バス管理部２側
からのバス占有許可信号ACCを連続的に受信し
得るようにしたので、ビジー信号用出力線やその
制御回路をバス管理部２に設けることなく、最も
優先度の高いチヤネル３Ａが連続的にデータ転送
を行なうことが可能となり、ビジー信号用出力線
を有さないシステムにおいて、全体のシステムを
大幅に変えることなく最も優先度の高いチヤネル
の連続的なデータ転送が可能となる。
先度の高いチヤネル３からのバス占有要求信号
BWSを連続的に出力することによつて、他の優
先度の低いチヤネルからの要求信号BWSが出力
されることを禁止するようにし、バス管理部２側
からのバス占有許可信号ACCを連続的に受信し
得るようにしたので、ビジー信号用出力線やその
制御回路をバス管理部２に設けることなく、最も
優先度の高いチヤネル３Ａが連続的にデータ転送
を行なうことが可能となり、ビジー信号用出力線
を有さないシステムにおいて、全体のシステムを
大幅に変えることなく最も優先度の高いチヤネル
の連続的なデータ転送が可能となる。
第１図は本発明が適用されたデータ転送システ
ムの一例を示す図、第２図は優先度の低いチヤネ
ルにおけるバス占有要求制御回路を示す回路図、
第３図は最高の優先度を有するチヤネルのバス占
有要求制御回路を示す回路図、第４図は最高の優
先度を有するチヤネルにおけるデータ転送状態を
示すタイムチヤートである。 １……データ転送システム、２……バス管理
部、３Ａ，３Ｂ，３Ｄ，……チヤネル、４……バ
ス占有要求線、BWS……バス占有要求信号、
ACC……バス占有許可信号。
ムの一例を示す図、第２図は優先度の低いチヤネ
ルにおけるバス占有要求制御回路を示す回路図、
第３図は最高の優先度を有するチヤネルのバス占
有要求制御回路を示す回路図、第４図は最高の優
先度を有するチヤネルにおけるデータ転送状態を
示すタイムチヤートである。 １……データ転送システム、２……バス管理
部、３Ａ，３Ｂ，３Ｄ，……チヤネル、４……バ
ス占有要求線、BWS……バス占有要求信号、
ACC……バス占有許可信号。
Claims (1)
- 【特許請求の範囲】 １ 共通バスと、 共通バスの使用を管理するバス管理部と、 バス管理部に近い方が優先順位が下位になるよ
うに共通バスを介して接続された複数のチヤネル
と、 複数のチヤネルをいもづる式に接続し、バス占
有要求信号をバス管理部に送出するためのバス占
有要求信号線とを備え、共通バスを使用しようと
するチヤネルは、バス占有要求信号線にバス占有
要求信号を送出し、バス管理部は、所定の周期で
このバス占有要求信号を監視し、バス占有要求信
号線を介して送出されたバス占有要求信号に基い
てバス占有許可信号を出力し、バス占有要求信号
を出力したチヤネルは、このバス占有許可信号を
受け取つたのち、共通バスを使用し、データ転送
を行うデータ転送システムにおいて、 最も優先順位の高いチヤネルは、バス占有要求
信号をバス占有要求信号線に送出するとともに、
バス管理部からのバス占有許可信号が自装置で必
要な回数受信するまで、バス占有要求信号を送出
し続けるための手段を備え、 最も優先順位の高いチヤネルを除いたチヤネル
には、バス占有要求信号線に優先順位が高いチヤ
ネルからのバス占有要求信号が送出された場合に
は、自装置のバス占有要求信号のバス占有要求信
号線への送出を禁止する禁止手段を備え、 最も優先順位が高いチヤネルからのバス占有要
求信号が送出された場合には、他のチヤネルから
のバス占有要求信号の送出を禁止し、最も優先順
位の高いチヤネルが共通バスを連続して、占有で
きるようにしたことを特徴するデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57053148A JPS58169613A (ja) | 1982-03-31 | 1982-03-31 | デ−タ転送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57053148A JPS58169613A (ja) | 1982-03-31 | 1982-03-31 | デ−タ転送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58169613A JPS58169613A (ja) | 1983-10-06 |
| JPH042979B2 true JPH042979B2 (ja) | 1992-01-21 |
Family
ID=12934740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57053148A Granted JPS58169613A (ja) | 1982-03-31 | 1982-03-31 | デ−タ転送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58169613A (ja) |
-
1982
- 1982-03-31 JP JP57053148A patent/JPS58169613A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58169613A (ja) | 1983-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1104226A (en) | Computer useful as a data network communications processor unit | |
| US5072363A (en) | Multimode resource arbiter providing round robin arbitration or a modified priority arbitration | |
| US4384323A (en) | Store group bus allocation system | |
| US4792926A (en) | High speed memory system for use with a control bus bearing contiguous segmentially intermixed data read and data write request signals | |
| JPH02156750A (ja) | 多重アクセス制御方法および該方法を実施する多重アクセス制御システム | |
| US4692862A (en) | Rapid message transmission system between computers and method | |
| US4611275A (en) | Time sharing device for access to a main memory through to a single bus connected between a central computer and a plurality of peripheral computers | |
| JPH027743A (ja) | データ・パケット・スイッチング装置 | |
| JPS6262697A (ja) | デ−タ送信制御方式 | |
| US4514728A (en) | Store group bus allocation system | |
| US20080126640A1 (en) | Round-Robin Bus Protocol | |
| US5729701A (en) | Method and arrangement to control a data network | |
| JPS61121150A (ja) | 多点通信システム | |
| JPH042979B2 (ja) | ||
| EP0368683A2 (en) | Data handling apparatus | |
| JPH03179850A (ja) | 共通バス送信権制御方式 | |
| Dheere | Universal computer interfaces | |
| KR100358180B1 (ko) | 다단접속형 셀 버스 조정장치 및 방법 | |
| EP0130000A2 (en) | Apparatus and method for controlling access by a plurality of units to a shared facility | |
| JP2502030B2 (ja) | 同期式デ―タ処理システム用の同期化装置 | |
| JPS61182158A (ja) | コモンバス占有方式 | |
| JPS5878221A (ja) | バス制御システム | |
| RU1815637C (ru) | Многоканальное устройство дл подключени абонентов к общей магистрали | |
| SU1564640A1 (ru) | Устройство сопр жени процессоров с раздел емыми ресурсами | |
| JPH05100993A (ja) | 信号線共有化方式 |