JP2546218B2 - データ通信装置 - Google Patents
データ通信装置Info
- Publication number
- JP2546218B2 JP2546218B2 JP4262680A JP26268092A JP2546218B2 JP 2546218 B2 JP2546218 B2 JP 2546218B2 JP 4262680 A JP4262680 A JP 4262680A JP 26268092 A JP26268092 A JP 26268092A JP 2546218 B2 JP2546218 B2 JP 2546218B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- capacity
- buffer
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Communication Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明はデータ通信装置に関す
る。
る。
【０００２】
【発明の概要】本発明は、受信側でのデータ処理の遅れ
によって発生する送信データ送信一時休止状態の発生を
検出して、その検出結果に応じ、受信側のバッフアの容
量を可変制御することにより、受信側の処理能力に応じ
て効率よくデータ通信の行なえるデータ通信装置であ
る。
によって発生する送信データ送信一時休止状態の発生を
検出して、その検出結果に応じ、受信側のバッフアの容
量を可変制御することにより、受信側の処理能力に応じ
て効率よくデータ通信の行なえるデータ通信装置であ
る。
【０００３】
【従来技術】従来、データ通信装置においば、データの
送受信の開始に際し、受信側が先ず、スタートコードを
送信側に送信し、次いでこれに応じて送信側がデータの
送信を開始するようになっている。そして、データの送
信中に、受信側でのデータ処理（データのキャラクタ変
換やエラーチェック、ＦＤＤ等の外部記憶装置への書込
等の処理）時間がデータ処理スビードより遅くなり、受
信側のバッフアが容量不足となったときには、受信側は
送信側に転送オフ信号を送信してデータ送信を一時休止
させ、また、その後データ処理によってバツフアに余裕
ができると、受信側は転送オン信号を送信してデータ送
信を開始させるようになっている。
送受信の開始に際し、受信側が先ず、スタートコードを
送信側に送信し、次いでこれに応じて送信側がデータの
送信を開始するようになっている。そして、データの送
信中に、受信側でのデータ処理（データのキャラクタ変
換やエラーチェック、ＦＤＤ等の外部記憶装置への書込
等の処理）時間がデータ処理スビードより遅くなり、受
信側のバッフアが容量不足となったときには、受信側は
送信側に転送オフ信号を送信してデータ送信を一時休止
させ、また、その後データ処理によってバツフアに余裕
ができると、受信側は転送オン信号を送信してデータ送
信を開始させるようになっている。
【０００４】
【発明が解決しようとする課題】この場合、データの送
受信に際して、送受信機のボーレートをユーザが経験的
に設定しているが、受信側でのデータ処理が遅い場合に
は、速いボーレートでデータを送信しているにもかかわ
らず、しばしば転送オフ信号が発生してデータの送信が
止ってしまい、結果的に遅いボーレートによってデータ
を送信している場合より却ってデータ送信に時間がかか
ってしまうという問題があった。また、バッファに余裕
を持たせデータ送信の一時休止をさせないようにし、し
かも、回線におけるトラヒック量に応じてバッファの容
量を可変とすることでバッファを効率的に使うようにす
ることも考えられている。しかし、通常受信側のデータ
処理の速度はデータの種類によってまちまちであるた
め、送信側の送信速度が速くデータ伝送量が多い場合
に、受信側のデータ処理の速度が遅いとバッフアの容量
を適正にすることはできず（データ伝送量が多いにもか
かわらずデータ処理が遅いためバッファの容量が少なく
なる）、逆に、送信側の送信速度が速くトラヒック量が
多い場合であっても、受信側のデータ処理の速度が速け
ればバッフアの容量が余ってしまい適正にすることはで
きず（データ伝送量が多くてもデータ処理が速いのでバ
ッファの容量を多く取りすぎる）、バッフアを効率的に
使うことばできない。即ち、送信側の送信能力（データ
伝送量）のみでバッフアの容量の制御を行なうと受信側
の処理速度の違いによってバッファの容量を適正にする
ことはできなかった。本発明の課題は、受信側の処理能
力に応じバッファ容量の適正化を計って効率よくデータ
の通信が行なえるようにすることである。
受信に際して、送受信機のボーレートをユーザが経験的
に設定しているが、受信側でのデータ処理が遅い場合に
は、速いボーレートでデータを送信しているにもかかわ
らず、しばしば転送オフ信号が発生してデータの送信が
止ってしまい、結果的に遅いボーレートによってデータ
を送信している場合より却ってデータ送信に時間がかか
ってしまうという問題があった。また、バッファに余裕
を持たせデータ送信の一時休止をさせないようにし、し
かも、回線におけるトラヒック量に応じてバッファの容
量を可変とすることでバッファを効率的に使うようにす
ることも考えられている。しかし、通常受信側のデータ
処理の速度はデータの種類によってまちまちであるた
め、送信側の送信速度が速くデータ伝送量が多い場合
に、受信側のデータ処理の速度が遅いとバッフアの容量
を適正にすることはできず（データ伝送量が多いにもか
かわらずデータ処理が遅いためバッファの容量が少なく
なる）、逆に、送信側の送信速度が速くトラヒック量が
多い場合であっても、受信側のデータ処理の速度が速け
ればバッフアの容量が余ってしまい適正にすることはで
きず（データ伝送量が多くてもデータ処理が速いのでバ
ッファの容量を多く取りすぎる）、バッフアを効率的に
使うことばできない。即ち、送信側の送信能力（データ
伝送量）のみでバッフアの容量の制御を行なうと受信側
の処理速度の違いによってバッファの容量を適正にする
ことはできなかった。本発明の課題は、受信側の処理能
力に応じバッファ容量の適正化を計って効率よくデータ
の通信が行なえるようにすることである。
【０００５】
【課題を解決するための手段】送信手段と受信手段とが
備えられ、前記受信手段は前記送信手段との間でデータ
の通信を行なう。検出手段は、前記送信手段から送信さ
れてきた送信データのデータ量が前記受信手段で所定容
量になった場合に生じる送信一時休止状態の発生を検出
する。制御手段は、前記受信手段において、前記検出手
段で検出された送信一時休止状態の発生状態に応じバッ
フアの容量を可変制御する。
備えられ、前記受信手段は前記送信手段との間でデータ
の通信を行なう。検出手段は、前記送信手段から送信さ
れてきた送信データのデータ量が前記受信手段で所定容
量になった場合に生じる送信一時休止状態の発生を検出
する。制御手段は、前記受信手段において、前記検出手
段で検出された送信一時休止状態の発生状態に応じバッ
フアの容量を可変制御する。
【０００６】
【作用】受信手段と送信手段との間でデータの通信が行
なわれる。そして、前記送信手段から送信されてきた送
信データのデータ量が前記受信手段で所定容量になった
場合に生じる送信一時休止状態の発生が検出手段で検出
されると、その検出された送信一時休止状態の発生状態
に応じ制御手段によってバッフアの容量が可変制御され
る。したがって、バッファ容量の適正化が計られて効率
よくデータの通信が行なえる。
なわれる。そして、前記送信手段から送信されてきた送
信データのデータ量が前記受信手段で所定容量になった
場合に生じる送信一時休止状態の発生が検出手段で検出
されると、その検出された送信一時休止状態の発生状態
に応じ制御手段によってバッフアの容量が可変制御され
る。したがって、バッファ容量の適正化が計られて効率
よくデータの通信が行なえる。
【０００７】
【第１実施例】以下、図２ないし図４を参照して本発明
の第１実施例を説明する。
の第１実施例を説明する。
【０００８】構 成 図２は、送信装置および受信装置の要部の回路構成図で
ある。この場合、この要部の回路構成は、送信装置と受
信装置で同一である。いま、図２の回路を送信装置とす
ると、ＣＰＵ１１はこの送信装置の全動作を制御する制
御プログラム、演算回路等から成り、装置内の各回路に
各制御信号やデータを供給する。
ある。この場合、この要部の回路構成は、送信装置と受
信装置で同一である。いま、図２の回路を送信装置とす
ると、ＣＰＵ１１はこの送信装置の全動作を制御する制
御プログラム、演算回路等から成り、装置内の各回路に
各制御信号やデータを供給する。
【０００９】通信ＬＳＩ１２はＣＰＵ１１の制御下に、
受信装置へデータを送信し、また受信装置からのＸＯＦ
Ｆ信号（一時休止信号を意味する転送ＯＦＦ信号）、Ｘ
ＯＮ信号（データ送信の一時休止の解除信号）を受信す
る回路である。この場合、前記データや信号は、インタ
ーフェース１３を介し受信装置間で送受信される。そし
て通信ＬＳＩ１２は、ＣＰＵ１１からデータバス１４を
介しデータを供給され、またＣＰＵ１１からＲ／Ｗ（リ
ード／ライト）制御信号を供給される。
受信装置へデータを送信し、また受信装置からのＸＯＦ
Ｆ信号（一時休止信号を意味する転送ＯＦＦ信号）、Ｘ
ＯＮ信号（データ送信の一時休止の解除信号）を受信す
る回路である。この場合、前記データや信号は、インタ
ーフェース１３を介し受信装置間で送受信される。そし
て通信ＬＳＩ１２は、ＣＰＵ１１からデータバス１４を
介しデータを供給され、またＣＰＵ１１からＲ／Ｗ（リ
ード／ライト）制御信号を供給される。
【００１０】アドレスデコーダ１５はＣＰＵ１１からの
アドレスデータを解読するデコーダであり、その出力信
号の１つは通信ＬＳＩ１２のＣＥ端子にチップイネーブ
ル信号として供給され、また他の信号はラッチ１６のＣ
Ｋ端子にクロックとして供給される。このラッチ１６に
は、ＣＰＵ１１からのデータがデータバス１４を介し供
給される。そしてラッチ１６は供給されたデータの内容
に応じ、何れかが“１”信号となる信号Ａ、Ｂ、Ｃ、Ｄ
を出力する。
アドレスデータを解読するデコーダであり、その出力信
号の１つは通信ＬＳＩ１２のＣＥ端子にチップイネーブ
ル信号として供給され、また他の信号はラッチ１６のＣ
Ｋ端子にクロックとして供給される。このラッチ１６に
は、ＣＰＵ１１からのデータがデータバス１４を介し供
給される。そしてラッチ１６は供給されたデータの内容
に応じ、何れかが“１”信号となる信号Ａ、Ｂ、Ｃ、Ｄ
を出力する。
【００１１】信号Ａ、Ｂ、Ｃ、Ｄは夫々、対応するアン
ドゲート１７、１８、１９、２０の各一端に入力する。
アンドゲート１７、１８、１９、２０の各他端には、水
晶発振器２５を備えたクロックジェネレータ２４が出力
する９６００ボー、４８００ボー、２４００ボー、１２
００ボーの各周波数をもったクロックが入力する。そし
てアンドゲート１７、１８の各出力信号はオアゲート２
１を介しオアゲート２３に入力し、またアンドゲート１
９、２０の各出力はオアゲート２２を介しオアゲート２
３に入力し、またオアゲート２３からの出力クロックは
通信ＬＳＩ１２の端子ＴＸＣＫ、ＲＸＣＫに送信用クロ
ックおよび受信用クロックとして与えられている。
ドゲート１７、１８、１９、２０の各一端に入力する。
アンドゲート１７、１８、１９、２０の各他端には、水
晶発振器２５を備えたクロックジェネレータ２４が出力
する９６００ボー、４８００ボー、２４００ボー、１２
００ボーの各周波数をもったクロックが入力する。そし
てアンドゲート１７、１８の各出力信号はオアゲート２
１を介しオアゲート２３に入力し、またアンドゲート１
９、２０の各出力はオアゲート２２を介しオアゲート２
３に入力し、またオアゲート２３からの出力クロックは
通信ＬＳＩ１２の端子ＴＸＣＫ、ＲＸＣＫに送信用クロ
ックおよび受信用クロックとして与えられている。
【００１２】動 作 次に、図３のフローチャートおよび図４のタイムチャー
トを参照し、動作を説明する。
トを参照し、動作を説明する。
【００１３】先ず、送信装置側の動作から説明すると、
装置は受信装置からの送信開始時のスタートコードとボ
ーレートメッセージとの受信待ち状態にあり（ステップ
Ｓ１）、そして受信装置からスタートコードとボーレー
トメッセージとが送られてくると送信装置内のＣＰＵ１
１は、ボーレートメッセージに応じた、例えば信号Ａだ
けを“１”とするデータをデータバス１４に出力してラ
ッチ１６にラッチさせる。そのためアンドゲート１７〜
２０のうちアンドゲート１７だけが閉成し、クロックジ
ェネレータ２４からの９６００ボーのクロックがアンド
ゲート１７、オアゲート２１、２３を介し通信ＬＳＩ１
２の端子ＴＸＣＫ、ＲＸＣＫに印加される（ステップＳ
２）。なお、このステップＳ２の通信ＬＳＩ１２の初期
設定動作は、受信装置側においても同様である。
装置は受信装置からの送信開始時のスタートコードとボ
ーレートメッセージとの受信待ち状態にあり（ステップ
Ｓ１）、そして受信装置からスタートコードとボーレー
トメッセージとが送られてくると送信装置内のＣＰＵ１
１は、ボーレートメッセージに応じた、例えば信号Ａだ
けを“１”とするデータをデータバス１４に出力してラ
ッチ１６にラッチさせる。そのためアンドゲート１７〜
２０のうちアンドゲート１７だけが閉成し、クロックジ
ェネレータ２４からの９６００ボーのクロックがアンド
ゲート１７、オアゲート２１、２３を介し通信ＬＳＩ１
２の端子ＴＸＣＫ、ＲＸＣＫに印加される（ステップＳ
２）。なお、このステップＳ２の通信ＬＳＩ１２の初期
設定動作は、受信装置側においても同様である。
【００１４】次に、送信装置はデータの送信を開始す
る。この場合、データは通信ＬＳＩ１２、インターフェ
ース１３を介し受信装置側へ送信される。そしてその送
信中、送信しているデータファイルが終了したか否かを
ステップＳ３にて判断し（ＥＮＤ ＯＦ ＦＩＬＥ）、
ＮＯであれば１キャラクタ分送信し（ステップＳ４）、
ＣＰＵ１１が有する送信カウンタ（ＴＸＣＴ）をインク
リメントする（ステップＳ５）。そしてデータファイル
の１ブロック分のデータ送信の終了か否かを判断する
（ステップＳ６）。また１ブロック分の送信終了まで、
ステップＳ３〜Ｓ６を繰返し、１キャラクタ分づつのデ
ータ送信を行う。
る。この場合、データは通信ＬＳＩ１２、インターフェ
ース１３を介し受信装置側へ送信される。そしてその送
信中、送信しているデータファイルが終了したか否かを
ステップＳ３にて判断し（ＥＮＤ ＯＦ ＦＩＬＥ）、
ＮＯであれば１キャラクタ分送信し（ステップＳ４）、
ＣＰＵ１１が有する送信カウンタ（ＴＸＣＴ）をインク
リメントする（ステップＳ５）。そしてデータファイル
の１ブロック分のデータ送信の終了か否かを判断する
（ステップＳ６）。また１ブロック分の送信終了まで、
ステップＳ３〜Ｓ６を繰返し、１キャラクタ分づつのデ
ータ送信を行う。
【００１５】１ブロック分のデータ送信が終ると、ステ
ップＳ６からＳ７に進み、１ブロック送信終了コードＥ
ＯＢ（ＥＮＤ ＯＦ ＢＬＯＣＫまたはＣＲ）を送信し
（ステップＳ７）、次いでＸＯＦＦ信号（転送ＯＦＦ信
号）の発生率が指定値以上か否かの判断処理を行う（ス
テップＳ８）。そして指定値以下であればステップＳ３
に戻って次のブロックのデータ送信を再開し、他方、指
定値以上であるとボーレートの変更を行い、そのメッセ
ージを受信装置側へ送信する（ステップＳ９）。そして
ステップＳ２に戻る。
ップＳ６からＳ７に進み、１ブロック送信終了コードＥ
ＯＢ（ＥＮＤ ＯＦ ＢＬＯＣＫまたはＣＲ）を送信し
（ステップＳ７）、次いでＸＯＦＦ信号（転送ＯＦＦ信
号）の発生率が指定値以上か否かの判断処理を行う（ス
テップＳ８）。そして指定値以下であればステップＳ３
に戻って次のブロックのデータ送信を再開し、他方、指
定値以上であるとボーレートの変更を行い、そのメッセ
ージを受信装置側へ送信する（ステップＳ９）。そして
ステップＳ２に戻る。
【００１６】この場合、前記ステップＳ８のＸＯＦＦ信
号の発生率の判断は次式によって行う。
号の発生率の判断は次式によって行う。
【数１】 但し、 ＸＯＦＦＣ：ＸＯＦＦ信号受信回数 ＸＯＮＣ：ＸＯＮ信号受信回数 ＶＣ：１キャラクタの送信スピード ＷＯＦＦ：ＸＯＦＦ〜ＸＯＮ間の時間 ＴＸＣＴ：送信トータルキャラクタ数 したがって前記指定とは５０％となる。そして５０％以
上となったときには、それまで送信していたボーレート
よりスピードの遅いボーレートのメッセージを受信装置
側へ送信し、例えば、いまの例では９６００ボーであっ
たから、４８００ボーのボーレートを送信し、そのため
ＣＰＵ１１は信号Ｂのみを“１”とするデータをラッチ
１６に与えてアンドゲート１８から４８００ボーのクロ
ックを出力させ、送信ＬＳＩ１２に与える処理を送信装
置、受信装置とも同時に行う。
上となったときには、それまで送信していたボーレート
よりスピードの遅いボーレートのメッセージを受信装置
側へ送信し、例えば、いまの例では９６００ボーであっ
たから、４８００ボーのボーレートを送信し、そのため
ＣＰＵ１１は信号Ｂのみを“１”とするデータをラッチ
１６に与えてアンドゲート１８から４８００ボーのクロ
ックを出力させ、送信ＬＳＩ１２に与える処理を送信装
置、受信装置とも同時に行う。
【００１７】１ファイル分のデータ送信が終了するとス
テップＳ３からステップＳ１０に進み、信号ＥＯＦ（Ｅ
ＮＤ ＯＦ ＦＩＬＥ）を送信する。
テップＳ３からステップＳ１０に進み、信号ＥＯＦ（Ｅ
ＮＤ ＯＦ ＦＩＬＥ）を送信する。
【００１８】前記ステップＳ３〜Ｓ８の処理中に、受信
装置側から受信データの処理遅れに伴うＸＯＦＦ信号が
送信されてきた場合、送信装置側はその信号を受信し
（ステップＳ１１）、ＣＰＵ１１内のＸＯＦＦＣ（ＸＯ
ＦＦカウンタ）をインクリメントする（ステップＳ１
２）。そしてこのデータ送信の一時休止を解除する信号
ＸＯＮの送信待ちとなる（ステップＳ１３）。而してこ
の間、信号ＸＯＦＦとＸＯＮ間の時間ＷＯＦＦをＣＰＵ
１１内のカウンタによりカウントする。
装置側から受信データの処理遅れに伴うＸＯＦＦ信号が
送信されてきた場合、送信装置側はその信号を受信し
（ステップＳ１１）、ＣＰＵ１１内のＸＯＦＦＣ（ＸＯ
ＦＦカウンタ）をインクリメントする（ステップＳ１
２）。そしてこのデータ送信の一時休止を解除する信号
ＸＯＮの送信待ちとなる（ステップＳ１３）。而してこ
の間、信号ＸＯＦＦとＸＯＮ間の時間ＷＯＦＦをＣＰＵ
１１内のカウンタによりカウントする。
【００１９】次に、受信装置側の動作を説明すると、デ
ータ受信の開始に先だち、先ず、所定のボーレートをそ
の設定ファイルから読取り（ステップＳ１４）、ボーレ
ートメッセージとスタートコードとを送信装置へ送信す
る（ステップＳ１５）。そして自身の通信ＬＳＩ１２に
もそのボーレートのクロックを供給開始する（ステップ
Ｓ１６）。そして送信データの受信待ちとなる（ステッ
プＳ１７）。次に、ボーレートの切換メッセージの受信
の有無を判断し（ステップＳ１８）、而して最初はＮＯ
となるからステップＳ２０に進み、送信データの１キャ
ラクタ分を受信バッファから読取ってキャラクタ変換、
エラーチェック等の処理を行う。そして受信バッファの
容量をダウンカウントするＢＦセットカウンタをデクリ
メントし（ステップＳ２１）、次いでそのカウント値が
受信バッファの有効容量以下となり、且つＸＯＦＦ信号
の送信直後か否かを判断する（ステップＳ２２）。而し
てＮＯであればステップＳ２３によりＸＯＮ信号を送信
し、他方、ＹＥＳであれば直ちにステップＳ２４に進
み、ＥＯＬ（１ブロックのデータ送信の終了）か、或い
はまたＥＯＦ（１ファイル分のデータ送信の終了）か否
かを判断する。そしてＹＥＳのときには、ステップＳ２
５に進み、ＮＯのときにはステップＳ２６に進む。
ータ受信の開始に先だち、先ず、所定のボーレートをそ
の設定ファイルから読取り（ステップＳ１４）、ボーレ
ートメッセージとスタートコードとを送信装置へ送信す
る（ステップＳ１５）。そして自身の通信ＬＳＩ１２に
もそのボーレートのクロックを供給開始する（ステップ
Ｓ１６）。そして送信データの受信待ちとなる（ステッ
プＳ１７）。次に、ボーレートの切換メッセージの受信
の有無を判断し（ステップＳ１８）、而して最初はＮＯ
となるからステップＳ２０に進み、送信データの１キャ
ラクタ分を受信バッファから読取ってキャラクタ変換、
エラーチェック等の処理を行う。そして受信バッファの
容量をダウンカウントするＢＦセットカウンタをデクリ
メントし（ステップＳ２１）、次いでそのカウント値が
受信バッファの有効容量以下となり、且つＸＯＦＦ信号
の送信直後か否かを判断する（ステップＳ２２）。而し
てＮＯであればステップＳ２３によりＸＯＮ信号を送信
し、他方、ＹＥＳであれば直ちにステップＳ２４に進
み、ＥＯＬ（１ブロックのデータ送信の終了）か、或い
はまたＥＯＦ（１ファイル分のデータ送信の終了）か否
かを判断する。そしてＹＥＳのときには、ステップＳ２
５に進み、ＮＯのときにはステップＳ２６に進む。
【００２０】尚、前記受信バッファの有効容量は、その
有効長に更に数キャラクタ分の余分の容量をもってい
る。ステップＳ２５では、ＦＤＤへの受信データの書込
み処理を行い、またステップＳ２６では、１ファイル分
の受信終了か否かを判断する。そしてＮＯのときにはス
テップＳ１７に戻り、他方、ＹＥＳのときにはデータ受
信が終了する。
有効長に更に数キャラクタ分の余分の容量をもってい
る。ステップＳ２５では、ＦＤＤへの受信データの書込
み処理を行い、またステップＳ２６では、１ファイル分
の受信終了か否かを判断する。そしてＮＯのときにはス
テップＳ１７に戻り、他方、ＹＥＳのときにはデータ受
信が終了する。
【００２１】ステップＳ１８において、ボーレート切換
メッセージの受信を判断したときには、あらたなボーレ
ートを設定ファイルへ書込み、またラッチ１６に他のデ
ータをラッチさせて通信ＬＳＩ１２への供給クロックを
替える（ステップＳ１９）。
メッセージの受信を判断したときには、あらたなボーレ
ートを設定ファイルへ書込み、またラッチ１６に他のデ
ータをラッチさせて通信ＬＳＩ１２への供給クロックを
替える（ステップＳ１９）。
【００２２】また、データの受信動作は、送信データを
１キャラクタ分受信バッファへセットし（ステップＳ２
７）、またＢＦセットカウンタをインクリメントし（ス
テップＳ２８）、次いでそのカウント値が受信バッファ
の有効容量以上になったか否かを判断する（ステップＳ
２９）。そしてＮＯのときには次の１キャラクタ分のデ
ータ受信動作に入る一方、ＹＥＳのときには、ＸＯＦＦ
信号を送信装置へ送信して、データ送信の一時休止を要
求する。
１キャラクタ分受信バッファへセットし（ステップＳ２
７）、またＢＦセットカウンタをインクリメントし（ス
テップＳ２８）、次いでそのカウント値が受信バッファ
の有効容量以上になったか否かを判断する（ステップＳ
２９）。そしてＮＯのときには次の１キャラクタ分のデ
ータ受信動作に入る一方、ＹＥＳのときには、ＸＯＦＦ
信号を送信装置へ送信して、データ送信の一時休止を要
求する。
【００２３】
【第２実施例】次に、図５および図６を参照して第２実
施例を説明する。この第２実施例は、前記第１実施例が
ＸＯＦＦ信号が指定回数より多く発生したときボーレー
トを変化させたことに対し、受信バッファの容量を変化
させようとするものである。
施例を説明する。この第２実施例は、前記第１実施例が
ＸＯＦＦ信号が指定回数より多く発生したときボーレー
トを変化させたことに対し、受信バッファの容量を変化
させようとするものである。
【００２４】構 成 図５は受信装置側の要部回路構成図を示す。而して送信
装置側の要部回路構成は図２と同一である。そして図５
と図２の同一構成部には同一番号を付してその説明を省
略する。
装置側の要部回路構成は図２と同一である。そして図５
と図２の同一構成部には同一番号を付してその説明を省
略する。
【００２５】図５において、クロックジェネレータ２４
からの一定周波数のクロック、例えば９６００ボーのク
ロックが通信ＬＳＩ１２のＣＫ端子に供給されている。
またＲＡＭ２６はＣＰＵ１１によって受信データ等をリ
ード／ライトされるＲＡＭであり、その詳細構成は図６
に示すように、通信用バッファ２６Ａ、ＦＤＤ２６Ｂ等
から成る。通信用バッファ２６Ａは、前記受信バッファ
であり、送信されてくるデータファイルの容量に対し空
きエリアが存在するようにその容量を設定されている。
そしてこの通信用バッファ２６Ａの容量はＸＯＦＦ信号
の発生率に応じてＣＰＵ１１により可変制御される。
からの一定周波数のクロック、例えば９６００ボーのク
ロックが通信ＬＳＩ１２のＣＫ端子に供給されている。
またＲＡＭ２６はＣＰＵ１１によって受信データ等をリ
ード／ライトされるＲＡＭであり、その詳細構成は図６
に示すように、通信用バッファ２６Ａ、ＦＤＤ２６Ｂ等
から成る。通信用バッファ２６Ａは、前記受信バッファ
であり、送信されてくるデータファイルの容量に対し空
きエリアが存在するようにその容量を設定されている。
そしてこの通信用バッファ２６Ａの容量はＸＯＦＦ信号
の発生率に応じてＣＰＵ１１により可変制御される。
【００２６】動 作 上記構成により、受信装置のＣＰＵ１１は、送信装置の
１１同様に、第１実施例で説明した（１）式の計算をデ
ータ受信の際に実行する。そして、ＸＯＦＦ信号の発生
率が指定値以上なら受信装置側のＣＰＵ１１が、その発
生率に応じて通信用バッファ２６Ａの容量の変更を実行
する。これにより、常に、そのときのボーレートに対応
した容量の通信用バッファ２６Ａが用意され、データ受
信の効率の向上がはかられる。
１１同様に、第１実施例で説明した（１）式の計算をデ
ータ受信の際に実行する。そして、ＸＯＦＦ信号の発生
率が指定値以上なら受信装置側のＣＰＵ１１が、その発
生率に応じて通信用バッファ２６Ａの容量の変更を実行
する。これにより、常に、そのときのボーレートに対応
した容量の通信用バッファ２６Ａが用意され、データ受
信の効率の向上がはかられる。
【００２７】
【発明の効果】本発明によれば、受信手段で生じる送信
データの送信一時休止状態の発生を検出し、この検出結
果に応じバッフアの容量を可変制御するため、受信側の
処理能力に応じてバッファ容量の適正化が計られて効率
よくデータの通信が行なえる。
データの送信一時休止状態の発生を検出し、この検出結
果に応じバッフアの容量を可変制御するため、受信側の
処理能力に応じてバッファ容量の適正化が計られて効率
よくデータの通信が行なえる。
【図１】本発明の機能ブロック図。
【図２】要部の回路構成図。
【図３】フローチャート。
【図４】タイムチャート。
【図５】要部の回路構成図。
【図６】ＲＡＭ２６の具体的構成図。
１１ ＣＰＵ １２ 通信ＬＳＩ １５ アドレスデコーダ １６ ラッチ ２４ クロックジェネレータ ２６Ａ 通信用バッファ ２６Ｂ ＦＤＤ
Claims (1)
- 【請求項１】 送信手段と、 この送信手段との間でデータ通信が行なわれる受信手段
と、前記送信手段から送信されてきた送信データのデータ量
が前記受信手段で所定容量になった場合に生じる送信一
時休止状態の発生を検出する検出手段と、 前記受信手段において、前記検出手段で検出された送信
一時休止状態の発生状態に応じバッファの容量を可変制
御する制御手段と、を備えてなるデータ通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4262680A JP2546218B2 (ja) | 1992-09-07 | 1992-09-07 | データ通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4262680A JP2546218B2 (ja) | 1992-09-07 | 1992-09-07 | データ通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06326748A JPH06326748A (ja) | 1994-11-25 |
| JP2546218B2 true JP2546218B2 (ja) | 1996-10-23 |
Family
ID=17379101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4262680A Expired - Lifetime JP2546218B2 (ja) | 1992-09-07 | 1992-09-07 | データ通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2546218B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5864714A (en) | 1996-04-16 | 1999-01-26 | Comsys Communication & Signal Processing Ltd. | Communication system which dynamically switches sizes of sample buffer between first size for quick response time and second size for robustness to interrupt latency |
| JP6163741B2 (ja) * | 2012-11-30 | 2017-07-19 | ヤマハ株式会社 | ネットワーク受信用バッファのバッファサイズ決定方法及び装置並びにネットワークセッションシステム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5199422A (ja) * | 1975-02-28 | 1976-09-02 | Oki Electric Ind Co Ltd |
-
1992
- 1992-09-07 JP JP4262680A patent/JP2546218B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06326748A (ja) | 1994-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4995056A (en) | System and method for data communications | |
| JP2546218B2 (ja) | データ通信装置 | |
| US5737633A (en) | Serial data receiving device having a memory for storing a reception permit signal which enable or disable the device from hand-shaking with the transmitting device | |
| US5228129A (en) | Synchronous communication interface for reducing the effect of data processor latency | |
| KR970007251B1 (ko) | 다중버스용 실시간 멧세지 전송장치 및 그 제어방법 | |
| JPH0510437Y2 (ja) | ||
| JPH09331370A (ja) | データ通信装置 | |
| KR19990069282A (ko) | 피씨아이(pci) 이더넷(ethernet) 제어장치 및 제어방법 | |
| EP0285335B1 (en) | Data communication system and method | |
| JPH0234518B2 (ja) | ||
| JP2003152761A (ja) | Ｌａｎ中継装置及びそれに用いる適応型フロー制御方法並びにそのプログラム | |
| KR100703450B1 (ko) | 씨.피.유의 로드를 줄이는 무선 단말기의 범용 입/출력부제어장치 및 방법 | |
| JPH11196097A (ja) | データ通信制御装置、及びデータ通信制御方法 | |
| JP2615621B2 (ja) | ファクシミリ端末への出力制御装置 | |
| JPH11122418A (ja) | ファクシミリ／プリンタ複合機 | |
| JPH0345052A (ja) | 通信端末装置 | |
| JPH084276B2 (ja) | 全二重化デ−タ転送装置 | |
| JPS63148742A (ja) | シリアルデ−タ転送装置 | |
| JPH0644171A (ja) | マルチドロップ通信制御方式 | |
| JPH084278B2 (ja) | シリアル通信機能を備えたマイクロコンピュータシステム | |
| JPH05244217A (ja) | 通信制御方式 | |
| JPH0616632B2 (ja) | 通信装置 | |
| JPS62193440A (ja) | 送信バツフア制御方式 | |
| JP2004304588A (ja) | データ送信装置、データ受信装置、データ送信方法及びデータ受信方法 | |
| JP2000059283A (ja) | フレーム格納装置及び方法 |