JPH0616632B2 - 通信装置 - Google Patents
通信装置Info
- Publication number
- JPH0616632B2 JPH0616632B2 JP60203794A JP20379485A JPH0616632B2 JP H0616632 B2 JPH0616632 B2 JP H0616632B2 JP 60203794 A JP60203794 A JP 60203794A JP 20379485 A JP20379485 A JP 20379485A JP H0616632 B2 JPH0616632 B2 JP H0616632B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- transmission
- data
- xoff
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明はＸＯＮ，ＸＯＦＦコードによってデータの送受
信を制御する通信装置に関する。
信を制御する通信装置に関する。
コンピュータ間の通信は各種開発され、各方面で使用さ
れている。従来、パーソナルコンピュータにおいては、
ＸＯＦＦ／ＸＯＮを送受信することによって送信データ
等の送信開始あるいは終了等を制御するＸＯＦＦ／ＸＯ
Ｎコード送受信方式が多く用いられている。
れている。従来、パーソナルコンピュータにおいては、
ＸＯＦＦ／ＸＯＮを送受信することによって送信データ
等の送信開始あるいは終了等を制御するＸＯＦＦ／ＸＯ
Ｎコード送受信方式が多く用いられている。
第４図はＸＯＦＦ／ＸＯＮコード送受信方式の従来の回
路構成図である。コンピュータシステム１は通信用ＬＳ
Ｉ２、通信制御用サブコンピュータ３、受信バッファ
４、送信バッファ５、メインコンピュータ６より成る。
通信回線７には表示装置９を有する端末装置８やコンピ
ュータシステム１の通信用ＬＳＩ２が接続されている。
尚、通信回線７はそれぞれ点Ａにおいて接続している。
端末装置８より何らかのデータがコンピュータシステム
１に送信される場合には、先ず、端末装置８へＸＯＮコ
ードが通信用ＬＳＩ２と通信回線７を介して加わる。Ｘ
ＯＮコードは受信側の装置（この場合にはコンピュータ
システム）が受信状態であることを端末装置に通知する
ためのコードである。このコードを端末装置８が受信す
ることによって、前述したように受信側装置が受信状態
であることを端末装置は認識し、通信回線７を介してコ
ンピュータシステム１へデータ等を送信する。
路構成図である。コンピュータシステム１は通信用ＬＳ
Ｉ２、通信制御用サブコンピュータ３、受信バッファ
４、送信バッファ５、メインコンピュータ６より成る。
通信回線７には表示装置９を有する端末装置８やコンピ
ュータシステム１の通信用ＬＳＩ２が接続されている。
尚、通信回線７はそれぞれ点Ａにおいて接続している。
端末装置８より何らかのデータがコンピュータシステム
１に送信される場合には、先ず、端末装置８へＸＯＮコ
ードが通信用ＬＳＩ２と通信回線７を介して加わる。Ｘ
ＯＮコードは受信側の装置（この場合にはコンピュータ
システム）が受信状態であることを端末装置に通知する
ためのコードである。このコードを端末装置８が受信す
ることによって、前述したように受信側装置が受信状態
であることを端末装置は認識し、通信回線７を介してコ
ンピュータシステム１へデータ等を送信する。
ＸＯＦＦコードがコンピュータシステム１より端末装置
８へ送出されるまで、あるいは送出データが無くなるま
で端末装置８はコンピュータシステム１にデータを送出
する。この時、通信用ＬＳＩ２によって通信回線７より
入力したデータが受信バッファに格納されるので、コン
ピュータシステム１は受信バッファに格納されているデ
ータを取り込む。この動作によって端末装置８のデータ
がコンピュータシステム１に伝送される。尚、コンピュ
ータシステム１が他の処理等によって送信バッファ５に
格納されたデータを取り込むことが一時的にできない場
合にはＸＯＦＦコードを送信バッファ５に格納し、通信
用ＬＳＩ２でそのデータを読出して通信回線７を介して
端末装置８に送信することにより、端末装置８よりのデ
ータを送信を停止させる。
８へ送出されるまで、あるいは送出データが無くなるま
で端末装置８はコンピュータシステム１にデータを送出
する。この時、通信用ＬＳＩ２によって通信回線７より
入力したデータが受信バッファに格納されるので、コン
ピュータシステム１は受信バッファに格納されているデ
ータを取り込む。この動作によって端末装置８のデータ
がコンピュータシステム１に伝送される。尚、コンピュ
ータシステム１が他の処理等によって送信バッファ５に
格納されたデータを取り込むことが一時的にできない場
合にはＸＯＦＦコードを送信バッファ５に格納し、通信
用ＬＳＩ２でそのデータを読出して通信回線７を介して
端末装置８に送信することにより、端末装置８よりのデ
ータを送信を停止させる。
一方、前述とは逆に端末装置８よりデータの送出要求が
コンピュータシステム１に送出され、指定されたデータ
等をコンピュータシステム１より通信回線７を介して端
末装置８に送る場合には、メインコンピュータ６よりま
ず送信バッファ５に送信すべきデータが格納される。
尚、送信バッファ５に格納されるデータは例えば１バイ
ト単位や１ワード（２バイト）単位である。そして、送
信バッファ５に格納されたデータは通信用ＬＳＩ２によ
って読取られ、通信回線７を介して端末装置８に送られ
る。
コンピュータシステム１に送出され、指定されたデータ
等をコンピュータシステム１より通信回線７を介して端
末装置８に送る場合には、メインコンピュータ６よりま
ず送信バッファ５に送信すべきデータが格納される。
尚、送信バッファ５に格納されるデータは例えば１バイ
ト単位や１ワード（２バイト）単位である。そして、送
信バッファ５に格納されたデータは通信用ＬＳＩ２によ
って読取られ、通信回線７を介して端末装置８に送られ
る。
前述したように従来のＸＯＦＦ／ＸＯＮコード送受信方
式においては、コンピュータシステム１は端末装置８か
らのＸＯＦＦコードを受信バッファ４を経由してメイン
コンピュータ６に加えるように構成されている。このＸ
ＯＦＦコードが加わったことによってメインコンピュー
タ６から図示しないが通信制御用サブコンピュータ３に
ストップ命令が出力され、通信が停止あるいは終了す
る。このため、端末装置８がコンピュータシステム１に
対し送信を一時的に中断する要求が発生しても、ＸＯＦ
Ｆコードは受信バッファ４を経由してメインコンピュー
タ６に加わるので、送信データの送出停止には特定の時
間を必要とする。例えば、端末装置８における受信バッ
ファ４がフルとなった時におけるＸＯＦＦコードの送信
であった場合には、前述の特定時間における送出データ
が端末装置８では受信できず、データを失ってしまう。
式においては、コンピュータシステム１は端末装置８か
らのＸＯＦＦコードを受信バッファ４を経由してメイン
コンピュータ６に加えるように構成されている。このＸ
ＯＦＦコードが加わったことによってメインコンピュー
タ６から図示しないが通信制御用サブコンピュータ３に
ストップ命令が出力され、通信が停止あるいは終了す
る。このため、端末装置８がコンピュータシステム１に
対し送信を一時的に中断する要求が発生しても、ＸＯＦ
Ｆコードは受信バッファ４を経由してメインコンピュー
タ６に加わるので、送信データの送出停止には特定の時
間を必要とする。例えば、端末装置８における受信バッ
ファ４がフルとなった時におけるＸＯＦＦコードの送信
であった場合には、前述の特定時間における送出データ
が端末装置８では受信できず、データを失ってしまう。
また、コンピュータシステム１が端末装置８からのデー
タの送出を停止するためにＸＯＦＦコードを送出した場
合にも受信バッファ５を介して端末に送出される間受信
が進んでしまい、前述したと同様の受信エラーを発生す
る事がある。
タの送出を停止するためにＸＯＦＦコードを送出した場
合にも受信バッファ５を介して端末に送出される間受信
が進んでしまい、前述したと同様の受信エラーを発生す
る事がある。
さらに、例えば受信再開のためにＸＯＮコードをコンピ
ュータシステム１が端末装置に送出する場合には、送信
バッファ５を経由している分通信が滞るという問題を有
している。
ュータシステム１が端末装置に送出する場合には、送信
バッファ５を経由している分通信が滞るという問題を有
している。
［発明の目的］ 本発明は前記従来の欠点に鑑み、送信バッファを備えた
ものであっても、送受信を制御するＸＯＮ，ＸＯＦＦコ
ードを主装置からの送出要求に応じて素早く送出でき、
データ受信におけるエラーの発生を防止できる通信装置
を提供することを目的とする。
ものであっても、送受信を制御するＸＯＮ，ＸＯＦＦコ
ードを主装置からの送出要求に応じて素早く送出でき、
データ受信におけるエラーの発生を防止できる通信装置
を提供することを目的とする。
［発明の要点］ 本発明は、前記目的を達成するために、送信バッファに
記憶されたデータを通信回線に送出する送信手段と、前
記通信回線により伝送されたデータを受信バッファに記
憶する受信手段とを有する通信装置において、 主装置から出力されるＸＯＮ送出要求に応じてＸＯＮコ
ードを発生するＸＯＮコード発生手段と、 主装置から出力されるＸＯＦＦ送出要求に応じてＸＯＦ
Ｆコードを発生するＸＯＦＦコード発生手段と、 通常は前記送信バッファの出力を選択して前記通信回線
に送出し、前記ＸＯＮ送出要求が出力された際は前記送
信バッファの出力の替わりに前記ＸＯＮコード発生手段
からのＸＯＮコードを選択して前記通信回線に送出する
と共に、前記ＸＯＦＦ送出要求が出力された際は前記送
信バッファの出力の替わりに前記ＸＯＦＦコード発生手
段からのＸＯＦＦコードを選択して前記通信回線に送出
する選択手段と を具備したことを特徴とする。
記憶されたデータを通信回線に送出する送信手段と、前
記通信回線により伝送されたデータを受信バッファに記
憶する受信手段とを有する通信装置において、 主装置から出力されるＸＯＮ送出要求に応じてＸＯＮコ
ードを発生するＸＯＮコード発生手段と、 主装置から出力されるＸＯＦＦ送出要求に応じてＸＯＦ
Ｆコードを発生するＸＯＦＦコード発生手段と、 通常は前記送信バッファの出力を選択して前記通信回線
に送出し、前記ＸＯＮ送出要求が出力された際は前記送
信バッファの出力の替わりに前記ＸＯＮコード発生手段
からのＸＯＮコードを選択して前記通信回線に送出する
と共に、前記ＸＯＦＦ送出要求が出力された際は前記送
信バッファの出力の替わりに前記ＸＯＦＦコード発生手
段からのＸＯＦＦコードを選択して前記通信回線に送出
する選択手段と を具備したことを特徴とする。
以下、図面を用いて本発明を詳細に説明する。第１図は
本発明の第１の実施例の回路構成図である。尚、図中に
おいて第４図の従来の回路と同等のものは同一番号を付
して説明を省略する。
本発明の第１の実施例の回路構成図である。尚、図中に
おいて第４図の従来の回路と同等のものは同一番号を付
して説明を省略する。
端末装置８より出力された送信データは通信回線７を介
して通信用ＬＳＩ１０に加わる。通信用ＬＳＩ１０はた
とえば通信回線７より加わるシリアルデータをパラレル
データに変換して受信バッファ１１や通信制御用サブコ
ンピュータ１２に加え、また送信バッファ１３や通信制
御用サブコンピュータ１２より加わるデータをシリアル
データに変換して通信回線７に出力する回路である。通
信用ＬＳＩ１０に加わったたとえばシリアルデータはこ
の通信用ＬＳＩ１０でパラレルデータに変換され受信バ
ッファ１１と通信制御用サブコンピュータ１２に出力さ
れる。受信バッファ１１は通信用ＬＳＩ１０より加わっ
たデータを一時的に記憶する記憶回路であり、メインコ
ンピュータ１４に出力される。これにより、端末装置８
より出力されたデータがメインコンピュータ１４に伝送
される。
して通信用ＬＳＩ１０に加わる。通信用ＬＳＩ１０はた
とえば通信回線７より加わるシリアルデータをパラレル
データに変換して受信バッファ１１や通信制御用サブコ
ンピュータ１２に加え、また送信バッファ１３や通信制
御用サブコンピュータ１２より加わるデータをシリアル
データに変換して通信回線７に出力する回路である。通
信用ＬＳＩ１０に加わったたとえばシリアルデータはこ
の通信用ＬＳＩ１０でパラレルデータに変換され受信バ
ッファ１１と通信制御用サブコンピュータ１２に出力さ
れる。受信バッファ１１は通信用ＬＳＩ１０より加わっ
たデータを一時的に記憶する記憶回路であり、メインコ
ンピュータ１４に出力される。これにより、端末装置８
より出力されたデータがメインコンピュータ１４に伝送
される。
また、メインコンピュータ１４より送信バッファ１３に
出力されたデータは一時的に送信バッファ１３に記憶さ
れるとともに通信用ＬＳＩ１０に出力され、たとえばシ
リアルデータに変換される。そして通信回線７に通信用
ＬＳＩ１０によって出力され端末装置８に加わる。前述
した基本動作によってメインコンピュータ１４と端末装
置８間におけるデータの伝送がなされる。
出力されたデータは一時的に送信バッファ１３に記憶さ
れるとともに通信用ＬＳＩ１０に出力され、たとえばシ
リアルデータに変換される。そして通信回線７に通信用
ＬＳＩ１０によって出力され端末装置８に加わる。前述
した基本動作によってメインコンピュータ１４と端末装
置８間におけるデータの伝送がなされる。
一方、第１図の本発明の実施例においては通信用ＬＳＩ
１０を通信制御用サブコンピュータ１２が制御する他
に、通信制御用サブコンピュータ１２はＸＯＮコード，
ＸＯＦＦコードを発生する機能を有しており端末装置８
よりデータを受信する時に通信用ＬＳＩ１０にそのコー
ドで出力する。これによってＸＯＮコードとＸＯＦＦコ
ード間にデータが端末装置８より出力され、メインコン
ピュータ１４に取り込まれる。又、受信時における端末
装置８へのＸＯＦＦコードすなわち送信中断命令として
同様にＸＯＦＦコードが送出される。尚、この動作はメ
インコンピュータ１４より発生するＸＯＦＦ送出要求に
よってなされる。
１０を通信制御用サブコンピュータ１２が制御する他
に、通信制御用サブコンピュータ１２はＸＯＮコード，
ＸＯＦＦコードを発生する機能を有しており端末装置８
よりデータを受信する時に通信用ＬＳＩ１０にそのコー
ドで出力する。これによってＸＯＮコードとＸＯＦＦコ
ード間にデータが端末装置８より出力され、メインコン
ピュータ１４に取り込まれる。又、受信時における端末
装置８へのＸＯＦＦコードすなわち送信中断命令として
同様にＸＯＦＦコードが送出される。尚、この動作はメ
インコンピュータ１４より発生するＸＯＦＦ送出要求に
よってなされる。
前述した動作の他の通信制御用サブコンピュータ１２
は、通信回線７より通信用ＬＳＩ１０に加わったデータ
がパラレルデータとして変換されて出力された時、その
データがたとえばＸＯＦＦコードであることを検出する
ＸＯＦＦコード検出回路２３を有している。例えばメイ
ンコンピュータ１４よりデータを送出中に何らかの条件
（端末装置の受信バッファがフル等）によって端末装置
８よりＸＯＦＦコード（送出中断）が送出された時に
は、前述したＸＯＦＦコード検出回路２３はそのコード
を検出するとともに、通信用ＬＳＩ１０に対し送出を停
止する停止命令を出力する。この中断の指示はメインコ
ンピュータ１４にも加わるが、通信用ＬＳＩ１０に対し
て通信制御用サブコンピュータ１２が直接制御するの
で、例えば送信バッファ１３にデータが一時的に格納さ
れていてもそれを送出することはない。このＸＯＦＦコ
ードの検出によって直ちに送出が停止するので、端末装
置８におけるバッファフル時の受信エラーの発生は防止
される。
は、通信回線７より通信用ＬＳＩ１０に加わったデータ
がパラレルデータとして変換されて出力された時、その
データがたとえばＸＯＦＦコードであることを検出する
ＸＯＦＦコード検出回路２３を有している。例えばメイ
ンコンピュータ１４よりデータを送出中に何らかの条件
（端末装置の受信バッファがフル等）によって端末装置
８よりＸＯＦＦコード（送出中断）が送出された時に
は、前述したＸＯＦＦコード検出回路２３はそのコード
を検出するとともに、通信用ＬＳＩ１０に対し送出を停
止する停止命令を出力する。この中断の指示はメインコ
ンピュータ１４にも加わるが、通信用ＬＳＩ１０に対し
て通信制御用サブコンピュータ１２が直接制御するの
で、例えば送信バッファ１３にデータが一時的に格納さ
れていてもそれを送出することはない。このＸＯＦＦコ
ードの検出によって直ちに送出が停止するので、端末装
置８におけるバッファフル時の受信エラーの発生は防止
される。
第２図は本発明の第２の実施例の詳細な回路構成図であ
る。
る。
通信制御用サブコンピュータ１２のサブコンピュータ１
５にメインコンピュータ１４よりＸＯＦＦコードあるい
はＸＯＮコードの送出要求信号が加わると、サブコンピ
ュータ１５はその送出すべき要求を判別して対応する信
号すなわちＸＯＮＲ信号あるいはＸＯＦＦＲ信号をタイ
ミング回路１６に出力する。タイミング回路１６に加わ
るＸＯＮＲ信号あるいはＸＯＦＦＲ信号は送信における
タイミングと非同期たとえば他の１バイトのデータを送
出中に加わるので、タイミング回路１６は送信タイミン
グをとって送出タイミングクロックをＸＯＦＦコード発
生回路１７あるいはＸＯＮコード発生回路１８に出力す
る。このタイミングクロックが加わったＸＯＦＦコード
発生回路１７あるいはＸＯＮコード発生回路１８は対応
するコードすなわちＸＯＦＦコードあるいはＸＯＮコー
ドを発生し、データセレクタ１９に出力する。一方、Ｘ
ＯＦＦコード発生回路１７やＸＯＮコード発生回路１８
に加わるタイミング信号はオア回路２０にも加わってお
り、どちらか一方の発生タイミングクロックがタイミン
グ回路１６より出力された時にオア回路２０より、出力
される様に構成されている。オア回路２０の出力はデー
タセレクタ１９とオア回路２５を介して送信バッファ２
１に加わっており、ＸＯＦＦコードあるいはＸＯＮコー
ドが送出される時には送信バッファ２１に格納されてい
るデータをデータセレクタ１９に出力しない様にし、さ
らにデータセレクタ１９はＸＯＦＦコード発生回路１７
あるいはＸＯＮコード発生回路１８の出力を選択して通
信用ＬＳＩ１０に加わる様に切換える。そして通信用Ｌ
ＳＩ１０は加わったコードすなわちＸＯＦＦコードある
いはＸＯＮコードを図示しない通信回線に出力する。
尚、通常の送信においては、ＬＳＩ制御回路２４よりオ
ア回路２５を介して加わる信号によって送信バッファ２
１は格納しているデータをデータセレクタ１９に出力す
る様に構成されている。
５にメインコンピュータ１４よりＸＯＦＦコードあるい
はＸＯＮコードの送出要求信号が加わると、サブコンピ
ュータ１５はその送出すべき要求を判別して対応する信
号すなわちＸＯＮＲ信号あるいはＸＯＦＦＲ信号をタイ
ミング回路１６に出力する。タイミング回路１６に加わ
るＸＯＮＲ信号あるいはＸＯＦＦＲ信号は送信における
タイミングと非同期たとえば他の１バイトのデータを送
出中に加わるので、タイミング回路１６は送信タイミン
グをとって送出タイミングクロックをＸＯＦＦコード発
生回路１７あるいはＸＯＮコード発生回路１８に出力す
る。このタイミングクロックが加わったＸＯＦＦコード
発生回路１７あるいはＸＯＮコード発生回路１８は対応
するコードすなわちＸＯＦＦコードあるいはＸＯＮコー
ドを発生し、データセレクタ１９に出力する。一方、Ｘ
ＯＦＦコード発生回路１７やＸＯＮコード発生回路１８
に加わるタイミング信号はオア回路２０にも加わってお
り、どちらか一方の発生タイミングクロックがタイミン
グ回路１６より出力された時にオア回路２０より、出力
される様に構成されている。オア回路２０の出力はデー
タセレクタ１９とオア回路２５を介して送信バッファ２
１に加わっており、ＸＯＦＦコードあるいはＸＯＮコー
ドが送出される時には送信バッファ２１に格納されてい
るデータをデータセレクタ１９に出力しない様にし、さ
らにデータセレクタ１９はＸＯＦＦコード発生回路１７
あるいはＸＯＮコード発生回路１８の出力を選択して通
信用ＬＳＩ１０に加わる様に切換える。そして通信用Ｌ
ＳＩ１０は加わったコードすなわちＸＯＦＦコードある
いはＸＯＮコードを図示しない通信回線に出力する。
尚、通常の送信においては、ＬＳＩ制御回路２４よりオ
ア回路２５を介して加わる信号によって送信バッファ２
１は格納しているデータをデータセレクタ１９に出力す
る様に構成されている。
一方、図示しない通信回線より通信用ＬＳＩ１０に加わ
ったデータは通信用ＬＳＩ１０によってビットパラレル
データに変換されて出力され受信バッファ２２を介して
メインコンピュータ１４に加わる他に、通信制御用サブ
コンピュータ１２のＸＯＦＦコード検出回路２３にも加
わる。ＸＯＦＦコード検出回路２３は通信用ＬＳＩ１０
より加わるデータがＸＯＦＦコードであるか否かを常に
検出しており、検出した時には検出信号をＬＳＩ制御回
路２４に出力する。ＬＳＩ制御回路２４は、検出信号が
加わった時には、通信用ＬＳＩ１０に対し送信停止信号
を出力し、送信バッファ２１に格納されているデータの
送信を停止する。
ったデータは通信用ＬＳＩ１０によってビットパラレル
データに変換されて出力され受信バッファ２２を介して
メインコンピュータ１４に加わる他に、通信制御用サブ
コンピュータ１２のＸＯＦＦコード検出回路２３にも加
わる。ＸＯＦＦコード検出回路２３は通信用ＬＳＩ１０
より加わるデータがＸＯＦＦコードであるか否かを常に
検出しており、検出した時には検出信号をＬＳＩ制御回
路２４に出力する。ＬＳＩ制御回路２４は、検出信号が
加わった時には、通信用ＬＳＩ１０に対し送信停止信号
を出力し、送信バッファ２１に格納されているデータの
送信を停止する。
第３図は本発明の実施例のＸＯＮ／ＸＯＦＦコードの送
出タイミングチャート図である。尚、通信回路はフルデ
ュープレクスであり、同時に送受信ができる時のタイミ
ングチャートである。送信バッファ２１にデータＡ，
Ｂ，Ｃ，Ｄが加わり、一時的に記憶されて、順次送信バ
ッファ２１より送信タイミングに同期して出力される。
この時にはデータセレクタ１９への入力はＬレベルであ
るので、データセレクタ１９は送信バッファ２１の出力
を選択して通信用ＬＳＩ１０に出力する。よって、通信
回路にはメインコンピュータ１４より加わるデータ信号
が出力される。前述した様に通信回線はフルデュープレ
クスであるので、同時に通信回線にはデータ信号Ｚ，
Ｙ，Ｘ，Ｗ・・・が加わっており、通信用ＬＳＩ１０を
介して受信バッファ２２に順次格納される。この状態に
おいて、何らかの処理の要求がメインコンピュータ１４
にたとえば他の装置より加わり、受信処理が出来ない状
態となった時にはメインコンピュータ１４は通信制御用
サブコンピュータ１２のサブコンピュータ１５に対し、
ＸＯＦＦコードの送出要求信号を加える。このＸＯＦＦ
送出要求信号によってサブコンピュータ１５はタイミン
グ回路１６にＸＯＦＦ送信信号ＸＯＦＦＲを出力する
イ。ＸＯＦＦ送信信号によりタイミング回路１６は送出
タイミングクロックに同期した信号を出力する。この信
号によってオア回路２０を介してデータセレクタ１９に
Ｈレベルが加わるのでデータセレクタ１９はＸＯＦＦコ
ード発生回路１７より加わる信号を選択して通信用ＬＳ
Ｉ１０に出力する。この選択によってＸＯＦＦコード発
生回路１７より出力されたＸＯＦＦコードが送信データ
Ｄと送信データＥの間に挿入され送出される。たとえ
ば、このデータを受信している端末装置はＸＯＦＦコー
ドを受信した時には送信を停止する。このＸＯＦＦコー
ドのデータ送出は送信バッファ２１を介さずに送出され
るので、たとえば送信バッファ２１にデータＥ，Ｆが格
納されていてもそのデータより前に送出される。尚、第
２図に示した本発明の実施例の回路を端末装置も有して
おり、端末装置はそのＸＯＦＦコードを受信するとただ
ちに送出を停止する。第３図においてはＸＯＦＦコード
が送出されている時に端末装置はデータＶを送出してい
るが、本発明の効果によって直接ＸＯＦＦコードを検出
するので、データＶ以後の送出をただちに停止する。メ
インコンピュータ１４によるたとえば他の処理が終了
し、受信処理が可能となった時に、メインコンピュータ
１４はＸＯＮコードを送出する要求を通信制御用サブコ
ンピュータ１２に加え、前述したＸＯＦＦコードと同様
にただちにＸＯＮコードが送出ロされる。これにより、
端末装置より続くデータＵ，Ｔ・・・が送出される。一
方、端末装置側での処理によって受信が出来ない状態と
なった時には、端末装置はＸＯＦＦコードを送出する。
よって前述した様にＸＯＦＦコード検出回路２３でその
コードを検出し、そのコードを受信している時に送出し
ていたデータＬ後のデータの送出を停止する。尚、送信
バッファ２１には続く送出すべきデータがたとえば２バ
イト格納されているがＬＳＩ制御回路２４より送出停止
信号が通信用ＬＳＩ１０に出力されているので、回線に
出力されることはない。さらに、その送出停止信号はオ
ア回路２５を介して送信バッファ２１にも加わるので、
送信バッファ２１より出力されることもなく、送信停止
（中断）におけるデータの消失もない、そして、その停
止は端末装置より後に送出されるＸＯＮコードを受信
し、メインコンピュータ１４で検出され、メインコンピ
ュータ１４より通信制御用サブコンピュータ１２を介し
てＬＳＩ制御回路２４に送信再開信号がＨレベルハとな
って加わることによって再開される。
出タイミングチャート図である。尚、通信回路はフルデ
ュープレクスであり、同時に送受信ができる時のタイミ
ングチャートである。送信バッファ２１にデータＡ，
Ｂ，Ｃ，Ｄが加わり、一時的に記憶されて、順次送信バ
ッファ２１より送信タイミングに同期して出力される。
この時にはデータセレクタ１９への入力はＬレベルであ
るので、データセレクタ１９は送信バッファ２１の出力
を選択して通信用ＬＳＩ１０に出力する。よって、通信
回路にはメインコンピュータ１４より加わるデータ信号
が出力される。前述した様に通信回線はフルデュープレ
クスであるので、同時に通信回線にはデータ信号Ｚ，
Ｙ，Ｘ，Ｗ・・・が加わっており、通信用ＬＳＩ１０を
介して受信バッファ２２に順次格納される。この状態に
おいて、何らかの処理の要求がメインコンピュータ１４
にたとえば他の装置より加わり、受信処理が出来ない状
態となった時にはメインコンピュータ１４は通信制御用
サブコンピュータ１２のサブコンピュータ１５に対し、
ＸＯＦＦコードの送出要求信号を加える。このＸＯＦＦ
送出要求信号によってサブコンピュータ１５はタイミン
グ回路１６にＸＯＦＦ送信信号ＸＯＦＦＲを出力する
イ。ＸＯＦＦ送信信号によりタイミング回路１６は送出
タイミングクロックに同期した信号を出力する。この信
号によってオア回路２０を介してデータセレクタ１９に
Ｈレベルが加わるのでデータセレクタ１９はＸＯＦＦコ
ード発生回路１７より加わる信号を選択して通信用ＬＳ
Ｉ１０に出力する。この選択によってＸＯＦＦコード発
生回路１７より出力されたＸＯＦＦコードが送信データ
Ｄと送信データＥの間に挿入され送出される。たとえ
ば、このデータを受信している端末装置はＸＯＦＦコー
ドを受信した時には送信を停止する。このＸＯＦＦコー
ドのデータ送出は送信バッファ２１を介さずに送出され
るので、たとえば送信バッファ２１にデータＥ，Ｆが格
納されていてもそのデータより前に送出される。尚、第
２図に示した本発明の実施例の回路を端末装置も有して
おり、端末装置はそのＸＯＦＦコードを受信するとただ
ちに送出を停止する。第３図においてはＸＯＦＦコード
が送出されている時に端末装置はデータＶを送出してい
るが、本発明の効果によって直接ＸＯＦＦコードを検出
するので、データＶ以後の送出をただちに停止する。メ
インコンピュータ１４によるたとえば他の処理が終了
し、受信処理が可能となった時に、メインコンピュータ
１４はＸＯＮコードを送出する要求を通信制御用サブコ
ンピュータ１２に加え、前述したＸＯＦＦコードと同様
にただちにＸＯＮコードが送出ロされる。これにより、
端末装置より続くデータＵ，Ｔ・・・が送出される。一
方、端末装置側での処理によって受信が出来ない状態と
なった時には、端末装置はＸＯＦＦコードを送出する。
よって前述した様にＸＯＦＦコード検出回路２３でその
コードを検出し、そのコードを受信している時に送出し
ていたデータＬ後のデータの送出を停止する。尚、送信
バッファ２１には続く送出すべきデータがたとえば２バ
イト格納されているがＬＳＩ制御回路２４より送出停止
信号が通信用ＬＳＩ１０に出力されているので、回線に
出力されることはない。さらに、その送出停止信号はオ
ア回路２５を介して送信バッファ２１にも加わるので、
送信バッファ２１より出力されることもなく、送信停止
（中断）におけるデータの消失もない、そして、その停
止は端末装置より後に送出されるＸＯＮコードを受信
し、メインコンピュータ１４で検出され、メインコンピ
ュータ１４より通信制御用サブコンピュータ１２を介し
てＬＳＩ制御回路２４に送信再開信号がＨレベルハとな
って加わることによって再開される。
以下、本発明を説明したが、本発明はメインコンピュー
タと端末装置間のデータ伝送に限らず、たとえばコンピ
ュータと他のコンピュータとのデータ伝送等、ＸＯＮ，
ＸＯＦＦコードによって制御してデータの伝送を行う装
置に対して応用することが可能である。さらに、本発明
を対向する装置にそれぞれ設けることも可能である。さ
らに、本発明の実施例においてはＸＯＦＦコードで受信
した時にただちに送信を停止する様に構成されている
が、これはＸＯＦＦコードに限らず、たとえばさらにＸ
ＯＮコードの検出回路をも付加することによってＸＯＮ
コードの受信時におけるデータ送出応答を速くすること
も可能である。
タと端末装置間のデータ伝送に限らず、たとえばコンピ
ュータと他のコンピュータとのデータ伝送等、ＸＯＮ，
ＸＯＦＦコードによって制御してデータの伝送を行う装
置に対して応用することが可能である。さらに、本発明
を対向する装置にそれぞれ設けることも可能である。さ
らに、本発明の実施例においてはＸＯＦＦコードで受信
した時にただちに送信を停止する様に構成されている
が、これはＸＯＦＦコードに限らず、たとえばさらにＸ
ＯＮコードの検出回路をも付加することによってＸＯＮ
コードの受信時におけるデータ送出応答を速くすること
も可能である。
［発明の効果］ 以上述べたように、本発明によれば、メインコンピュー
タ等の主装置と通信回線との間に送信バッファを備えた
ものであっても、主装置からの送出要求に応じてＸＯＮ
コード，ＸＯＦＦコードを発生し、ＸＯＮコード，ＸＯ
ＦＦコードを送信バッファの出力よりも優先して送出す
るので、データ受信におけるエラーの発生を防止でき
る。
タ等の主装置と通信回線との間に送信バッファを備えた
ものであっても、主装置からの送出要求に応じてＸＯＮ
コード，ＸＯＦＦコードを発生し、ＸＯＮコード，ＸＯ
ＦＦコードを送信バッファの出力よりも優先して送出す
るので、データ受信におけるエラーの発生を防止でき
る。
第１図は本発明の第１の実施例の回路構成図、 第２図は本発明の第２の実施例の詳細な回路構成図、 第３図は本発明の実施例のＸＯＮ／ＸＯＦＦコードの送
出タイミングチャート図、 第４図は従来のＸＯＦＦ／ＸＯＮ送受信方式の回路構成
図である。 ２，１０……通信用ＬＳＩ、 ３，１２……通信制御用サブコンピュータ、 ４，２２……受信バッファ、 ５，２１……送信バッファ、 １６……タイミング回路、 １７……ＸＯＦＦコード発生回路、 １８……ＸＯＮコード発生回路、 ２３……ＸＯＦＦコード検出回路、 ２４……ＬＳＩ制御回路。
出タイミングチャート図、 第４図は従来のＸＯＦＦ／ＸＯＮ送受信方式の回路構成
図である。 ２，１０……通信用ＬＳＩ、 ３，１２……通信制御用サブコンピュータ、 ４，２２……受信バッファ、 ５，２１……送信バッファ、 １６……タイミング回路、 １７……ＸＯＦＦコード発生回路、 １８……ＸＯＮコード発生回路、 ２３……ＸＯＦＦコード検出回路、 ２４……ＬＳＩ制御回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭54−159822（ＪＰ，Ａ) 特開 昭59−83239（ＪＰ，Ａ) 特表 昭60−501336（ＪＰ，Ａ) ＣＱ出版、「トランジスタ技術」第21 巻、第１号（1984−１）、Ｐ．364−５ 宮崎、「マイクロコンピュータ・データ 伝送の基礎と実際」ＣＱ出版社、（昭60− 12−20）Ｐ．223−４、283、39−47
Claims (1)
- 【請求項１】送信バッファに記憶されたデータを通信回
線に送出する送信手段と、前記通信回線により伝送され
たデータを受信バッファに記憶する受信手段とを有する
通信装置において、 主装置から出力されるＸＯＮ送出要求に応じてＸＯＮコ
ードを発生するＸＯＮコード発生手段と、 主装置から出力されるＸＯＦＦ送出要求に応じてＸＯＦ
Ｆコードを発生するＸＯＦＦコード発生手段と、 通常は前記送信バッファの出力を選択して前記通信回線
に送出し、前記ＸＯＮ送出要求が出力された際は前記送
信バッファの出力の替わりに前記ＸＯＮコード発生手段
からのＸＯＮコードを選択して前記通信回線に送出する
と共に、前記ＸＯＦＦ送出要求が出力された際は前記送
信バッファの出力の替わりに前記ＸＯＦＦコード発生手
段からのＸＯＦＦコードを選択して前記通信回線に送出
する選択手段と を具備したことを特徴とする通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60203794A JPH0616632B2 (ja) | 1985-09-14 | 1985-09-14 | 通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60203794A JPH0616632B2 (ja) | 1985-09-14 | 1985-09-14 | 通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6264152A JPS6264152A (ja) | 1987-03-23 |
| JPH0616632B2 true JPH0616632B2 (ja) | 1994-03-02 |
Family
ID=16479854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60203794A Expired - Fee Related JPH0616632B2 (ja) | 1985-09-14 | 1985-09-14 | 通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0616632B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54159822A (en) * | 1978-06-08 | 1979-12-18 | Fujitsu Ltd | Character processing system |
| JPS5983239A (ja) * | 1982-11-04 | 1984-05-14 | Fujitsu Ltd | 回線アダプタの文字処理方式 |
-
1985
- 1985-09-14 JP JP60203794A patent/JPH0616632B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| ＣＱ出版、「トランジスタ技術」第２１巻、第１号（１９８４−１）、Ｐ．３６４−５ |
| 宮崎、「マイクロコンピュータ・データ伝送の基礎と実際」ＣＱ出版社、（昭６０−１２−２０）Ｐ．２２３−４、２８３、３９−４７ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6264152A (ja) | 1987-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0534529A1 (en) | Apparatus and method for burst data transfer | |
| JPS609292B2 (ja) | デ−タ・ブロック間の時間間隔長制御方式 | |
| US5737633A (en) | Serial data receiving device having a memory for storing a reception permit signal which enable or disable the device from hand-shaking with the transmitting device | |
| US5228129A (en) | Synchronous communication interface for reducing the effect of data processor latency | |
| JPH0616632B2 (ja) | 通信装置 | |
| JPS6040749B2 (ja) | シリアル伝送装置 | |
| JP2738229B2 (ja) | シリアル・データ通信制御装置 | |
| KR940007555B1 (ko) | 망동기 장치의 td 버스 인터페이스 방법 | |
| JP2546218B2 (ja) | データ通信装置 | |
| JPH0234518B2 (ja) | ||
| JPH0628271A (ja) | データ伝送制御装置 | |
| JPH0235500B2 (ja) | ||
| JPH064456A (ja) | データ転送制御装置 | |
| JPH01105646A (ja) | 通信方法 | |
| JPH10320345A (ja) | バスコントローラ | |
| JPH0783367B2 (ja) | デ−タ伝送制御方式 | |
| JPS626557A (ja) | デ−タ伝送制御方式 | |
| JPH08272719A (ja) | 通信インタフェース回路 | |
| KR950022597A (ko) | 피포메모리를 이용한 프로세서간 통신장치 | |
| JPH04211856A (ja) | クロック同期式シリアルインターフェース | |
| JPS62161235A (ja) | デ−タ伝送方式 | |
| JPH02258358A (ja) | レーザプリンタにおける通信制御装置 | |
| JPH03192593A (ja) | シリアル送信用ｆｉｆｏ回路 | |
| JPH01169652A (ja) | 送信割込要求制御方式 | |
| JPS59170933A (ja) | プリンタにおける入力デ−タ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |