JPH064456A - データ転送制御装置 - Google Patents
データ転送制御装置Info
- Publication number
- JPH064456A JPH064456A JP16496492A JP16496492A JPH064456A JP H064456 A JPH064456 A JP H064456A JP 16496492 A JP16496492 A JP 16496492A JP 16496492 A JP16496492 A JP 16496492A JP H064456 A JPH064456 A JP H064456A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- end code
- processing unit
- data
- dma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 本発明はベーシック手順でデータを転送させ
るデータ転送制御装置に関し、データ転送を効率よく転
送させるようにしたデータ転送制御装置を提供すること
を目的とする。 【構成】 処理ユニットと外部機器間のデータ転送を通
信ユニットを介してベーシック手順にもとずいて実行さ
れるデータ転送制御装置であって、前記通信ユニットに
前記外部機器より処理ユニットへのデータ転送をＤＭＡ
で行うよう制御するＤＭＡ制御手段と、転送されるデー
タよりエンドコードを判定するエンドコード判定手段
と、前記エンドコード判定手段でエンドコードが判定さ
れたとき、ＤＭＡ制御を停止させるタイミングを発生す
る停止タイミング発生手段と、を備える。
るデータ転送制御装置に関し、データ転送を効率よく転
送させるようにしたデータ転送制御装置を提供すること
を目的とする。 【構成】 処理ユニットと外部機器間のデータ転送を通
信ユニットを介してベーシック手順にもとずいて実行さ
れるデータ転送制御装置であって、前記通信ユニットに
前記外部機器より処理ユニットへのデータ転送をＤＭＡ
で行うよう制御するＤＭＡ制御手段と、転送されるデー
タよりエンドコードを判定するエンドコード判定手段
と、前記エンドコード判定手段でエンドコードが判定さ
れたとき、ＤＭＡ制御を停止させるタイミングを発生す
る停止タイミング発生手段と、を備える。
Description
【０００１】
【産業上の利用分野】本発明は、ベーシック手順でデー
タ転送を効率よく転送させるデータ転送制御装置に関す
る。
タ転送を効率よく転送させるデータ転送制御装置に関す
る。
【０００２】
【従来の技術】今日では、各種機器や装置などの監視制
御にはプロセッサを用い行なわれるのが一般的である。
図３は一般的な監視制御システムの構成を示したもので
あり、５は外部機器であり、外部機器５の監視制御は処
理ユニット４内のプロセッサ４１によって行なわせてい
る。また６は通信ユニットであり、処理ユニット４より
の指令やメモリ４２と外部機器５との間の転送データを
直並列変換し、伝送路８を介して外部機器５との間で送
受できるようにデータ信号のインタフェースを行う。
御にはプロセッサを用い行なわれるのが一般的である。
図３は一般的な監視制御システムの構成を示したもので
あり、５は外部機器であり、外部機器５の監視制御は処
理ユニット４内のプロセッサ４１によって行なわせてい
る。また６は通信ユニットであり、処理ユニット４より
の指令やメモリ４２と外部機器５との間の転送データを
直並列変換し、伝送路８を介して外部機器５との間で送
受できるようにデータ信号のインタフェースを行う。
【０００３】また、処理ユニット４と外部機器５との間
のデータ転送はベーシック手順にもとずいて行なわれて
いる。
のデータ転送はベーシック手順にもとずいて行なわれて
いる。
【０００４】
【発明が解決しようとする課題】処理ユニット４と外部
機器５との間のデータ転送がベーシック手順にもとずい
て制御が行なわれる場合は、処理ユニット４より外部機
器５へのデータ転送は、転送すべきデータ量が予め処理
ユニット４方で判明しているため、プロセッサ４１を介
さずに、直接メモリ４２より読出してデータを転送する
直接メモリアクセス（ＤＭＡ）によって実行させること
ができる。
機器５との間のデータ転送がベーシック手順にもとずい
て制御が行なわれる場合は、処理ユニット４より外部機
器５へのデータ転送は、転送すべきデータ量が予め処理
ユニット４方で判明しているため、プロセッサ４１を介
さずに、直接メモリ４２より読出してデータを転送する
直接メモリアクセス（ＤＭＡ）によって実行させること
ができる。
【０００５】しかし、外部機器５より処理ユニット４へ
のデータ転送は、処理ユニット４が外部機器５より転送
されるデータ量が予め判明していないために、例えば１
バイト毎に区切ってプロセッサ４１を介した転送制御に
よって実行される。このため、処理ユニット４のプロセ
ッサ４１の負荷が重くなり、プロセッサを高速動作のも
のにしたり、マルチ化またはファーム化する必要があっ
た。
のデータ転送は、処理ユニット４が外部機器５より転送
されるデータ量が予め判明していないために、例えば１
バイト毎に区切ってプロセッサ４１を介した転送制御に
よって実行される。このため、処理ユニット４のプロセ
ッサ４１の負荷が重くなり、プロセッサを高速動作のも
のにしたり、マルチ化またはファーム化する必要があっ
た。
【０００６】本発明は、外部機器より処理ユニットへの
データ転送もＤＭＡにより実行できるようにしたデータ
転送制御装置を提供することを目的とする。
データ転送もＤＭＡにより実行できるようにしたデータ
転送制御装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】前述の課題を解決するた
めに、本発明が採用した手段を図１を参照して説明す
る。図１は本発明の原理図である。データを処理する処
理ユニット４と外部機器５間のデータ転送を通信ユニッ
ト６を介してベーシック手順にもとずいて実行されるデ
ータ転送制御装置であって、前記通信ユニット６に
（ａ）前記通信ユニット６に前記外部機器５より処理ユ
ニット４へのデータ転送をＤＭＡで行うようインタフェ
ース部６１を制御するＤＭＡ制御手段１と、（ｂ）前記
インタフェース部６１より処理ユニット４に転送される
データよりエンドコードを判定するエンドコード判定手
段２と、（ｃ）前記エンドコード判定手段２でエンドコ
ードが判定されたとき、前記ＤＭＡ制御手段１のＤＭＡ
制御を停止させるタイミングを発生する停止タイミング
発生手段３と、を備える。
めに、本発明が採用した手段を図１を参照して説明す
る。図１は本発明の原理図である。データを処理する処
理ユニット４と外部機器５間のデータ転送を通信ユニッ
ト６を介してベーシック手順にもとずいて実行されるデ
ータ転送制御装置であって、前記通信ユニット６に
（ａ）前記通信ユニット６に前記外部機器５より処理ユ
ニット４へのデータ転送をＤＭＡで行うようインタフェ
ース部６１を制御するＤＭＡ制御手段１と、（ｂ）前記
インタフェース部６１より処理ユニット４に転送される
データよりエンドコードを判定するエンドコード判定手
段２と、（ｃ）前記エンドコード判定手段２でエンドコ
ードが判定されたとき、前記ＤＭＡ制御手段１のＤＭＡ
制御を停止させるタイミングを発生する停止タイミング
発生手段３と、を備える。
【０００８】
【作用】ＤＭＡ制御手段１はインタフェース部６１での
動作を、外部機器５より処理ユニット４に対するデータ
転送に対してＤＭＡで行うよう制御する。エンドコード
判定手段２はインタフェース部６１より処理ユニット４
に転送されるデータの中にエンドコードが有るか否かを
判定する。
動作を、外部機器５より処理ユニット４に対するデータ
転送に対してＤＭＡで行うよう制御する。エンドコード
判定手段２はインタフェース部６１より処理ユニット４
に転送されるデータの中にエンドコードが有るか否かを
判定する。
【０００９】停止タイミング発生手段３では、前記エン
ドコード判定手段３でエンドコードと判定されると前記
ＤＭＡ制御手段１に対してＤＭＡ制御を停止させるタイ
ミングを発生させる。以上のように、外部機器より処理
ユニットに転送されるデータの中のエンドコードを判定
し、エンドコードが転送されたときＤＭＡによる転送を
停止させるようにしたので、ベーシック手順でもＤＭＡ
によって処理ユニットにデータを転送することができ、
プロセッサの負荷を低減させることができる。
ドコード判定手段３でエンドコードと判定されると前記
ＤＭＡ制御手段１に対してＤＭＡ制御を停止させるタイ
ミングを発生させる。以上のように、外部機器より処理
ユニットに転送されるデータの中のエンドコードを判定
し、エンドコードが転送されたときＤＭＡによる転送を
停止させるようにしたので、ベーシック手順でもＤＭＡ
によって処理ユニットにデータを転送することができ、
プロセッサの負荷を低減させることができる。
【００１０】
【実施例】本発明の一実施例を図２を参照して説明す
る。図２は本発明の実施例の構成図である。図２におい
て、１１はＤＭＡ制御回路、２１はエンドコード判定回
路、３１は停止タイミング発生回路であり、それぞれ図
１のＤＭＡ制御手段１、エンドコード判定手段２および
停止タイミング発生手段３に対応する。
る。図２は本発明の実施例の構成図である。図２におい
て、１１はＤＭＡ制御回路、２１はエンドコード判定回
路、３１は停止タイミング発生回路であり、それぞれ図
１のＤＭＡ制御手段１、エンドコード判定手段２および
停止タイミング発生手段３に対応する。
【００１１】インタフェース部６１ではデータバス７Ｄ
によって並列転送されるデータ信号を直列変換して伝送
路８へ送出するとともに逆に伝送路８より直列にビット
単位で伝送されて来たデータ信号を並列変換してデータ
バス７Ｄに送出するインタフェースを行なう。
によって並列転送されるデータ信号を直列変換して伝送
路８へ送出するとともに逆に伝送路８より直列にビット
単位で伝送されて来たデータ信号を並列変換してデータ
バス７Ｄに送出するインタフェースを行なう。
【００１２】エンドコード判定回路２１は、処理ユニッ
ト４よりデータバス７Ｄを介して転送されるエンドコー
ドを図示しないメモリに予め格納される。エンドコード
としてはＪＩＳ−Ｘ５００２のベーシック手順で規定さ
れるＥＮＤ，ＡＣＫ，ＮＡＣ，ＥＯＴ，ＥＴＢ，ＤＬＥ
ＡＣＫ，ＤＬＥＮＡＫ，ＤＬＥ“０”，ＤＬＥ“１”，
ＤＬＥ“＜”などが有る。
ト４よりデータバス７Ｄを介して転送されるエンドコー
ドを図示しないメモリに予め格納される。エンドコード
としてはＪＩＳ−Ｘ５００２のベーシック手順で規定さ
れるＥＮＤ，ＡＣＫ，ＮＡＣ，ＥＯＴ，ＥＴＢ，ＤＬＥ
ＡＣＫ，ＤＬＥＮＡＫ，ＤＬＥ“０”，ＤＬＥ“１”，
ＤＬＥ“＜”などが有る。
【００１３】また、停止タイミング発生回路３１は、処
理ユニットよりデータバス７Ｄを介して転送される前記
エンドコードに対応して発生させる停止タイミングクロ
ック数を図示しないメモリに予め格納される。すなわ
ち、データが転送される時は、転送されたデータに誤り
が生じたか否かを判定させるために、前記エンドコード
の次にビットチェックコードが付加される。ビットチェ
クコードはデータに対して水平パリティのみのときは１
バイト、ＣＲＣ符号のときは２バイトを、予め決められ
ており、この決められたバイト数を停止タイミングクロ
ック数として格納する。
理ユニットよりデータバス７Ｄを介して転送される前記
エンドコードに対応して発生させる停止タイミングクロ
ック数を図示しないメモリに予め格納される。すなわ
ち、データが転送される時は、転送されたデータに誤り
が生じたか否かを判定させるために、前記エンドコード
の次にビットチェックコードが付加される。ビットチェ
クコードはデータに対して水平パリティのみのときは１
バイト、ＣＲＣ符号のときは２バイトを、予め決められ
ており、この決められたバイト数を停止タイミングクロ
ック数として格納する。
【００１４】インタフェース部６１よりＤＭＡ制御回路
１１にＤＭＡリクエスト信号ＤＲＱが転送されると、図
示しないバスアービタにバス要求信号ＢＲＱを送出し、
バスアービタよりのＡＣＫ信号ＢＡＣＫを受けてインタ
フェース部６１に対してＤＭＡでデータを送出するよう
指令する信号ＤＡＣＫを転送する。
１１にＤＭＡリクエスト信号ＤＲＱが転送されると、図
示しないバスアービタにバス要求信号ＢＲＱを送出し、
バスアービタよりのＡＣＫ信号ＢＡＣＫを受けてインタ
フェース部６１に対してＤＭＡでデータを送出するよう
指令する信号ＤＡＣＫを転送する。
【００１５】インタフェース部６１ではＤＡＣＫ信号を
受けると、伝送路８を介し転送されて来たデータをデー
タバスに直並列変換して送出する。また一方、ＤＭＡ制
御回路１１では、インタフェース部６１よりデータバス
７Ｄに送出されたデータに対する処理ユニット４のメモ
リ４２に格納するアドレスをアドレスバス７Ａを介して
送出する。
受けると、伝送路８を介し転送されて来たデータをデー
タバスに直並列変換して送出する。また一方、ＤＭＡ制
御回路１１では、インタフェース部６１よりデータバス
７Ｄに送出されたデータに対する処理ユニット４のメモ
リ４２に格納するアドレスをアドレスバス７Ａを介して
送出する。
【００１６】エンドコード判定回路２１では、インタフ
ェース部６１よりデータバス７Ｄを介して転送されるデ
ータ監視し、転送されたデータの中に、前記エンドコー
ドが転送されたか否かを判別し、転送された場合は停止
タイミング発生回路３１に通知する。
ェース部６１よりデータバス７Ｄを介して転送されるデ
ータ監視し、転送されたデータの中に、前記エンドコー
ドが転送されたか否かを判別し、転送された場合は停止
タイミング発生回路３１に通知する。
【００１７】停止タイミング発生回路３１では、エンド
コード判定回路２１よりエンドコードが転送されたとの
通知を受けると、送られたエンドコードに対するタイミ
ングでＤＭＡ制御回路１１がＤＭＡ制御を停止するよう
停止信号を送出する。ＤＭＡ制御回路１１では、停止タ
イミング発生回路３１より停止信号を受信すると、イン
タフェース部６１でのデータ転送を停止するとともに処
理ユニット４のプロセッサ４１に対してＤＭＡ完了を通
知する。
コード判定回路２１よりエンドコードが転送されたとの
通知を受けると、送られたエンドコードに対するタイミ
ングでＤＭＡ制御回路１１がＤＭＡ制御を停止するよう
停止信号を送出する。ＤＭＡ制御回路１１では、停止タ
イミング発生回路３１より停止信号を受信すると、イン
タフェース部６１でのデータ転送を停止するとともに処
理ユニット４のプロセッサ４１に対してＤＭＡ完了を通
知する。
【００１８】なお実施例のエンドコード判定回路でのエ
ンドコードの判定を、ＤＬＥコードのみで判定するよう
にさせても良いが、この場合は第２回目のＤＬＥコード
が転送されたときエンドコードであるとして判定する必
要がある。以上、本発明の一実施例について説明した
が、本発明はこの実施例に限定されるものではなく各種
変形が可能である。
ンドコードの判定を、ＤＬＥコードのみで判定するよう
にさせても良いが、この場合は第２回目のＤＬＥコード
が転送されたときエンドコードであるとして判定する必
要がある。以上、本発明の一実施例について説明した
が、本発明はこの実施例に限定されるものではなく各種
変形が可能である。
【００１９】
【発明の効果】以上説明したように、本発明によれば次
の諸効果が得られる。 外部機器より処理ユニットに転送されるデータの中の
エンドコードを判定し、エンドコードが転送されたとき
ＤＭＡによる転送を停止させるようにしたので、ベーシ
ック手順でもＤＭＡによって処理ユニットにデータを転
送することができ、プロセッサの負荷を低減させること
ができる。
の諸効果が得られる。 外部機器より処理ユニットに転送されるデータの中の
エンドコードを判定し、エンドコードが転送されたとき
ＤＭＡによる転送を停止させるようにしたので、ベーシ
ック手順でもＤＭＡによって処理ユニットにデータを転
送することができ、プロセッサの負荷を低減させること
ができる。
【００２０】エンドコードや停止タイミングを処理ユ
ニットより変更できるようにしているため、転送データ
の形式が変更になっても容易に対処することができる。
ニットより変更できるようにしているため、転送データ
の形式が変更になっても容易に対処することができる。
【図１】本発明の原理図である。
【図２】本発明の実施例の構成図である。
【図３】本発明が適応させるシステムの構成図である。
１ ＤＭＡ制御手段 ２ エンドコード判定手段 ３ 停止タイミング発生手段 ４ 処理ユニット ５ 外部機器 ６ 通信ユニット ７ 共通バス ８ 伝送路 １１ ＤＭＡ制御回路 ２１ エンドコード判定回路 ３１ 停止タイミング発生回路 ６１ インタフェース部
Claims (4)
- 【請求項１】 データを処理する処理ユニット４と外部
機器５間のデータ転送を通信ユニット６を介してベーシ
ック手順にもとずいて実行されるデータ転送制御装置で
あって、 前記通信ユニット６に （ａ）前記外部機器５より処理ユニット４へのデータ転
送をＤＭＡで行うようインタフェース部６１を制御する
ＤＭＡ制御手段１と、 （ｂ）前記インタフェース部６１より処理ユニット４に
転送されるデータよりエンドコードを判定するエンドコ
ード判定手段２と、 （ｃ）前記エンドコード判定手段２でエンドコードが判
定されたとき、前記ＤＭＡ制御手段１のＤＭＡ制御を停
止させるタイミングを発生する停止タイミング発生手段
３と、を備えたことを特徴とするデータ転送制御装置。 - 【請求項２】 前記停止タイミング発生手段３で発生す
るタイミングを前記エンドコード判定手段２で判定され
たエンドコードに対応して変更することを特徴とする請
求項１記載のデータ転送制御装置。 - 【請求項３】 前記エンドコード判定手段２で判定する
エンドコードを前記処理ユニット４よりの指令により変
更するようにしたことを特徴とする請求項１または２記
載のデータ転送制御装置。 - 【請求項４】 前記停止タイミング発生手段３より発生
するタイミングを前記処理ユニット４よりの指令により
変更するようにしたことを特徴とする請求項１，２また
は３記載のデータ転送制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16496492A JPH064456A (ja) | 1992-06-23 | 1992-06-23 | データ転送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16496492A JPH064456A (ja) | 1992-06-23 | 1992-06-23 | データ転送制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH064456A true JPH064456A (ja) | 1994-01-14 |
Family
ID=15803222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16496492A Withdrawn JPH064456A (ja) | 1992-06-23 | 1992-06-23 | データ転送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH064456A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7643249B2 (en) | 2004-10-04 | 2010-01-05 | Tdk Corporation | Supporting mechanism for magnetic head slider and testing method for the magnetic head slider |
| US7872832B2 (en) | 2005-02-08 | 2011-01-18 | Tdk Corporation | Magnetic head device having hook for mechanically pressure-mounting slider |
-
1992
- 1992-06-23 JP JP16496492A patent/JPH064456A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7643249B2 (en) | 2004-10-04 | 2010-01-05 | Tdk Corporation | Supporting mechanism for magnetic head slider and testing method for the magnetic head slider |
| US7872832B2 (en) | 2005-02-08 | 2011-01-18 | Tdk Corporation | Magnetic head device having hook for mechanically pressure-mounting slider |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04318654A (ja) | マイクロプロセッサへの割り込みのリダイレクションシステム | |
| KR20000006576A (ko) | 디지탈데이터처리시스템내의다수의호스트컴퓨터사이에서자원의공유를용이하게하기위한시스템 | |
| JPH064456A (ja) | データ転送制御装置 | |
| KR100229897B1 (ko) | 직접 메모리 억세스 전송방법에 따른 타이밍 모드선택장치 | |
| US20070022226A1 (en) | Direct memory access system for iSCSI | |
| JPH09212448A (ja) | 情報処理システム | |
| JP2826774B2 (ja) | データ転送装置 | |
| JP2001167022A (ja) | データ転送システム | |
| JPH06175975A (ja) | シリアル通信装置 | |
| JPH03204254A (ja) | データ受信装置 | |
| JPH0439819B2 (ja) | ||
| JP2948380B2 (ja) | データ通信装置 | |
| JP3497179B2 (ja) | データ処理システムのバス管理方式 | |
| JPH0540728A (ja) | バス制御方式 | |
| JPH04152448A (ja) | インタフェース変換方法およびインタフェース変換装置 | |
| JPH02258358A (ja) | レーザプリンタにおける通信制御装置 | |
| JP2000148666A (ja) | プロセッサシステムバス | |
| JPH05344138A (ja) | データ伝送制御装置 | |
| JPS6368954A (ja) | 情報転送方式 | |
| JPH03224052A (ja) | データ転送方式 | |
| JPS61227451A (ja) | シリアルデ−タ通信制御用集積回路 | |
| JPH02310760A (ja) | データ処理装置 | |
| JPS58101322A (ja) | デ−タ転送制御回路 | |
| JPH0340159A (ja) | 割込み制御装置 | |
| JPH04362835A (ja) | データ転送方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |