JP2000148666A - プロセッサシステムバス - Google Patents
プロセッサシステムバスInfo
- Publication number
- JP2000148666A JP2000148666A JP10343595A JP34359598A JP2000148666A JP 2000148666 A JP2000148666 A JP 2000148666A JP 10343595 A JP10343595 A JP 10343595A JP 34359598 A JP34359598 A JP 34359598A JP 2000148666 A JP2000148666 A JP 2000148666A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- instruction
- peripheral device
- nack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】データ転送に対してＮＡＣＫをパイプラインで
応答するプロセッサシステムバスにおいて、１つの周辺
装置がバスサイクルに対して連続でデータを転送し、バ
ス伝送効率を向上する。 【解決手段】データ転送した周辺装置が、次のバスサイ
クルでもデータ転送すると同時に１回目のデータに対し
てＮＡＣＫが返ったら２回目のデータに対して自らＮＡ
ＣＫを送出して、これを取消し、１回目のデータ転送か
らリトライを行うようにする。
応答するプロセッサシステムバスにおいて、１つの周辺
装置がバスサイクルに対して連続でデータを転送し、バ
ス伝送効率を向上する。 【解決手段】データ転送した周辺装置が、次のバスサイ
クルでもデータ転送すると同時に１回目のデータに対し
てＮＡＣＫが返ったら２回目のデータに対して自らＮＡ
ＣＫを送出して、これを取消し、１回目のデータ転送か
らリトライを行うようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、プロセッサシステ
ムに用いられるバス、特にプロセッサＩ／Ｏメモリを各
々有する専用の周辺装置で接続するプロセッサシステム
バスに関する。
ムに用いられるバス、特にプロセッサＩ／Ｏメモリを各
々有する専用の周辺装置で接続するプロセッサシステム
バスに関する。
【０００２】
【従来の技術】アナログに対するデジタルシステムの利
点が大きいので、多くのエレクトロニクス機器にはデジ
タル技術が広く普及している。デジタルシステムの中枢
をなすのがプロセッサである。
点が大きいので、多くのエレクトロニクス機器にはデジ
タル技術が広く普及している。デジタルシステムの中枢
をなすのがプロセッサである。
【０００３】従来のプロセッサのシステムバスは、例え
ば特開昭６３―６６６５４号公報に開示されている。特
に、最近はプロセッサの動作速度は高速化が進み、プロ
セッサシステムバスは、パイプライン方式が一般的であ
る。斯る従来技術の一例を図５を参照して説明する。
ば特開昭６３―６６６５４号公報に開示されている。特
に、最近はプロセッサの動作速度は高速化が進み、プロ
セッサシステムバスは、パイプライン方式が一般的であ
る。斯る従来技術の一例を図５を参照して説明する。
【０００４】図５は、従来技術の動作説明図である。図
５（ａ）のステートは１及至４の反復であり、ステート
１は、バス獲得要求の為のリクエストステートである。
ステート２は、バスを獲得する周辺装置を決定するアー
ビトレーション（調停）ステートである。ステート３
は、バスを獲得した周辺装置が命令又はデータをバスに
転送する為の転送ステートである。最後に、ステート４
は、バスを獲得した周辺装置以外の周辺装置が転送され
た命令又はデータに対するアクションを決定する為のデ
コードステートである。これらステート１及至ステート
４をバスサイクルとする。
５（ａ）のステートは１及至４の反復であり、ステート
１は、バス獲得要求の為のリクエストステートである。
ステート２は、バスを獲得する周辺装置を決定するアー
ビトレーション（調停）ステートである。ステート３
は、バスを獲得した周辺装置が命令又はデータをバスに
転送する為の転送ステートである。最後に、ステート４
は、バスを獲得した周辺装置以外の周辺装置が転送され
た命令又はデータに対するアクションを決定する為のデ
コードステートである。これらステート１及至ステート
４をバスサイクルとする。
【０００５】図５（ｂ）に示すＮＡＣＫ（ネガティブ
アクノリッジ）は、ステート３で転送された命令又はデ
ータを受付けなければならない周辺装置が、その命令又
はデータを受付けられなかったとき、次のバスサイクル
で再送要求する為に発行する。
アクノリッジ）は、ステート３で転送された命令又はデ
ータを受付けなければならない周辺装置が、その命令又
はデータを受付けられなかったとき、次のバスサイクル
で再送要求する為に発行する。
【０００６】動作を経時的に説明する。先ず、ステート
1では、命令又はデータの転送を行いたい周辺装置がリ
クエストを送出する。ステート２でアービトレーション
を行い、バスの使用権を獲得する。次に、ステート３で
は、バスの使用権を獲得した周辺装置が命令又はデータ
転送を行う。受信側では、ステート４で命令又はデータ
のデコード（復号）を行い、命令又はデータを受付け
る。命令又はデータを受付けなければならないのに受付
けられない状態なら、再送要求通知としてＮＡＣＫを発
行する。
1では、命令又はデータの転送を行いたい周辺装置がリ
クエストを送出する。ステート２でアービトレーション
を行い、バスの使用権を獲得する。次に、ステート３で
は、バスの使用権を獲得した周辺装置が命令又はデータ
転送を行う。受信側では、ステート４で命令又はデータ
のデコード（復号）を行い、命令又はデータを受付け
る。命令又はデータを受付けなければならないのに受付
けられない状態なら、再送要求通知としてＮＡＣＫを発
行する。
【０００７】ここで、ＮＡＣＫは、１本のラインを複数
の周辺装置が共有するので、データの衝突があり得る為
に、ステート３つ分出力し、その中央でラッチする。命
令又はデータを転送した周辺装置は、転送を行った次の
バスサイクルのステート２でＮＡＣＫの発行の有無を確
認する。発行されていなければ、新たなリクエストを、
発行されていたら再転送の為のリクエストを、更に次の
バスサイクルで発行しなければならない。また、ＮＡＣ
Ｋが発行された場合、ＮＡＣＫを発行した周辺装置と、
命令又はデータを転送した周辺装置以外の周辺装置は、
その命令又はデータを無視しなければならない。
の周辺装置が共有するので、データの衝突があり得る為
に、ステート３つ分出力し、その中央でラッチする。命
令又はデータを転送した周辺装置は、転送を行った次の
バスサイクルのステート２でＮＡＣＫの発行の有無を確
認する。発行されていなければ、新たなリクエストを、
発行されていたら再転送の為のリクエストを、更に次の
バスサイクルで発行しなければならない。また、ＮＡＣ
Ｋが発行された場合、ＮＡＣＫを発行した周辺装置と、
命令又はデータを転送した周辺装置以外の周辺装置は、
その命令又はデータを無視しなければならない。
【０００８】
【発明が解決しようとする課題】上述した従来技術で
は、１つの周辺装置は、バスサイクルに対して１つおき
でしか命令又はデータ転送が行えない。バスに複数の周
辺装置がリクエストを送出している場合には、バスサイ
クルに空きは生じないので問題はないが、バスに１つの
周辺装置のみが命令又はデータを転送している場合に
は、バスサイクルに空きが生じ、バスの転送効率が悪い
という問題があった。
は、１つの周辺装置は、バスサイクルに対して１つおき
でしか命令又はデータ転送が行えない。バスに複数の周
辺装置がリクエストを送出している場合には、バスサイ
クルに空きは生じないので問題はないが、バスに１つの
周辺装置のみが命令又はデータを転送している場合に
は、バスサイクルに空きが生じ、バスの転送効率が悪い
という問題があった。
【０００９】その理由は、ＮＡＣＫは命令又はデータを
転送した次のバスサイクルで応答しているので、転送し
たＮＡＣＫの有無を確認してから次の命令又はデータを
転送しなければならない。周辺装置は、上位装置（ＣＰ
Ｕ、Ｉ／Ｏ等）の命令又はデータを順序を変えないでバ
スに転送する必要がある為に、もしＮＡＣＫの有無を確
認する前に次の命令又はデータを転送すると、最初の命
令又はデータにＮＡＣＫが発行されたとき、その命令又
はそのデータは、次の命令又はデータの後で再転送とな
ってしまい、データの順序が変ってしまう為である。
転送した次のバスサイクルで応答しているので、転送し
たＮＡＣＫの有無を確認してから次の命令又はデータを
転送しなければならない。周辺装置は、上位装置（ＣＰ
Ｕ、Ｉ／Ｏ等）の命令又はデータを順序を変えないでバ
スに転送する必要がある為に、もしＮＡＣＫの有無を確
認する前に次の命令又はデータを転送すると、最初の命
令又はデータにＮＡＣＫが発行されたとき、その命令又
はそのデータは、次の命令又はデータの後で再転送とな
ってしまい、データの順序が変ってしまう為である。
【００１０】そこで、本発明の目的は、１つの周辺装置
がデータ転送をバスサイクルに対して連続して行うこと
により、１つの周辺装置だけがデータを転送していると
きのプロセッサシステムバスの伝送効率を改善すること
にある。
がデータ転送をバスサイクルに対して連続して行うこと
により、１つの周辺装置だけがデータを転送していると
きのプロセッサシステムバスの伝送効率を改善すること
にある。
【００１１】
【課題を解決するための手段】前述の課題を解決するた
め、本発明によるプロセッサシステムバスは、次のよう
な特徴的な構成を採用している。
め、本発明によるプロセッサシステムバスは、次のよう
な特徴的な構成を採用している。
【００１２】（１）複数の周辺装置が接続されステート
１及至ステート４のバスサイクルで動作するパイプライ
ン方式のプロセッサシステムバスにおいて、前記複数の
周辺装置のうち１つの周辺装置のみがバスに対して命令
又はデータを転送していることを検知する手段と、前記
１つの周辺装置からＮＡＣＫ（ネガティブ アクノリッ
ジ）を送出する手段とを設け、前記１つの周辺装置が前
記バスサイクル毎に連続して命令又はデータの転送を可
能にするプロセッサシステムバス。
１及至ステート４のバスサイクルで動作するパイプライ
ン方式のプロセッサシステムバスにおいて、前記複数の
周辺装置のうち１つの周辺装置のみがバスに対して命令
又はデータを転送していることを検知する手段と、前記
１つの周辺装置からＮＡＣＫ（ネガティブ アクノリッ
ジ）を送出する手段とを設け、前記１つの周辺装置が前
記バスサイクル毎に連続して命令又はデータの転送を可
能にするプロセッサシステムバス。
【００１３】（２）前記複数の周辺装置に接続されたリ
クエスト、命令又はデータ線及びＮＡＣＫ線を有する上
記（１）のプロセッサシステムバス。
クエスト、命令又はデータ線及びＮＡＣＫ線を有する上
記（１）のプロセッサシステムバス。
【００１４】（３）プロセッサＩ／Ｏメモリからの命令
又はデータをプロトコル変換してバス上で転送・受信を
行う為の複数の周辺装置が接続され、該周辺装置のバス
使用権獲得、アービトレーション、命令又はデータ転送
及びデコードのバスサイクルで動作し、前記命令又はデ
ータ転送が受けられない状態時の再送要求を通知するＮ
ＡＣＫをパイプラインで応答するプロセッサシステムバ
スにおいて、前記複数の周辺装置の１つがバス使用権を
獲得し前記命令又はデータ転送を行い、次のバス使用権
も連続して獲得し、２回目の前記命令又はデータ転送を
行ったとき、前記１回目の命令又はデータ転送に対する
ＮＡＣＫの応答を受信し再送する場合、前記１つの周辺
装置が自らＮＡＣＫを送信し再送を行えるプロセッサシ
ステムバス。
又はデータをプロトコル変換してバス上で転送・受信を
行う為の複数の周辺装置が接続され、該周辺装置のバス
使用権獲得、アービトレーション、命令又はデータ転送
及びデコードのバスサイクルで動作し、前記命令又はデ
ータ転送が受けられない状態時の再送要求を通知するＮ
ＡＣＫをパイプラインで応答するプロセッサシステムバ
スにおいて、前記複数の周辺装置の１つがバス使用権を
獲得し前記命令又はデータ転送を行い、次のバス使用権
も連続して獲得し、２回目の前記命令又はデータ転送を
行ったとき、前記１回目の命令又はデータ転送に対する
ＮＡＣＫの応答を受信し再送する場合、前記１つの周辺
装置が自らＮＡＣＫを送信し再送を行えるプロセッサシ
ステムバス。
【００１５】
【発明の実施の形態】以下、本発明のプロセッサシステ
ムバスの好適実施形態例の構成及び動作を添付図を参照
して詳細に説明する。
ムバスの好適実施形態例の構成及び動作を添付図を参照
して詳細に説明する。
【００１６】図１は、本発明のプロセッサシステムバス
の好適実施形態例の構成図であり、図２は、図１の基本
動作のタイミングチャートである。
の好適実施形態例の構成図であり、図２は、図１の基本
動作のタイミングチャートである。
【００１７】図１のプロセッサシステムバスは、リクエ
スト、命令又はデータ線３、ＮＡＣＫ線４、バス上に接
続された複数の周辺装置５、６、７、ＣＰＵ（中央処理
装置）８、Ｉ／Ｏ（入出力装置）９及びメモリ（記憶装
置）１０を有する。
スト、命令又はデータ線３、ＮＡＣＫ線４、バス上に接
続された複数の周辺装置５、６、７、ＣＰＵ（中央処理
装置）８、Ｉ／Ｏ（入出力装置）９及びメモリ（記憶装
置）１０を有する。
【００１８】図１のプロセッサシステムバスの基本動作
を、そのタイミングチャートを示す図２を参照して説明
する。図２中、（ａ）はリクエスト、命令又はデータ線
３の動作、（ｂ）はＮＡＣＫ線４の動作を表すものとす
る。ステート１〜ステート４で１バスサイクルが構成さ
れる。
を、そのタイミングチャートを示す図２を参照して説明
する。図２中、（ａ）はリクエスト、命令又はデータ線
３の動作、（ｂ）はＮＡＣＫ線４の動作を表すものとす
る。ステート１〜ステート４で１バスサイクルが構成さ
れる。
【００１９】先ず、リクエスト、命令又はデータ線３で
は、命令又はデータ転送を行いたい周辺装置５〜７がス
テート１（リクエストステート）でリクエストを送出す
る。ステート２（アービトレーションステート）では、
全ての周辺装置５〜７でアービトレーションを行い、バ
スの使用権を獲得する周辺装置を決定する。バスの使用
権を獲得した周辺装置がステート３（命令又はデータ転
送ステート）で命令又はデータ転送を行う。命令又はデ
ータ転送をした周辺装置以外の周辺装置は、ステート４
（デコードステート）で命令又はデータのデコードを行
い、その命令又はデータを受付けなければならず、命令
又はデータを受付けられる状態ならば、命令又はデータ
の処理を行う。
は、命令又はデータ転送を行いたい周辺装置５〜７がス
テート１（リクエストステート）でリクエストを送出す
る。ステート２（アービトレーションステート）では、
全ての周辺装置５〜７でアービトレーションを行い、バ
スの使用権を獲得する周辺装置を決定する。バスの使用
権を獲得した周辺装置がステート３（命令又はデータ転
送ステート）で命令又はデータ転送を行う。命令又はデ
ータ転送をした周辺装置以外の周辺装置は、ステート４
（デコードステート）で命令又はデータのデコードを行
い、その命令又はデータを受付けなければならず、命令
又はデータを受付けられる状態ならば、命令又はデータ
の処理を行う。
【００２０】しかし、命令又はデータを受付けなければ
ならないのに、命令又はデータを受付けられない状態な
らば、次のバスサイクルでＮＡＣＫの発行を行う。
ならないのに、命令又はデータを受付けられない状態な
らば、次のバスサイクルでＮＡＣＫの発行を行う。
【００２１】また、リクエスト、命令又はデータ線３で
は、次のステート１でリクエストが送出される。ステー
ト２でアービトレーションが行われる。このとき、バス
の使用権を獲得した周辺装置が、その前に命令又はデー
タを転送した周辺装置と同じで、その前の命令又はデー
タにＮＡＣＫが発行されていたら、その周辺装置は自ら
ＮＡＣＫを送出し、命令又はデータの無効及び再転送通
知を行う。再度、次のステート１で転送した命令又はデ
ータのリクエストを送出する。ＮＡＣＫが発行されてい
なければ、命令又はデータの転送は完了する。
は、次のステート１でリクエストが送出される。ステー
ト２でアービトレーションが行われる。このとき、バス
の使用権を獲得した周辺装置が、その前に命令又はデー
タを転送した周辺装置と同じで、その前の命令又はデー
タにＮＡＣＫが発行されていたら、その周辺装置は自ら
ＮＡＣＫを送出し、命令又はデータの無効及び再転送通
知を行う。再度、次のステート１で転送した命令又はデ
ータのリクエストを送出する。ＮＡＣＫが発行されてい
なければ、命令又はデータの転送は完了する。
【００２２】次に、図３及び図４を参照して説明する。
図３は周辺装置の構成図である。この周辺装置は、ブロ
ック１１及至１５の５つのブロックにより構成される。
ブロック１１は、ＣＰＵからの命令又はデータを格納
し、その命令又はデータが有効であるか否かのビットを
持ち、格納ポインタを動作するブロックである。ブロッ
ク１２は、ブロック１２の有効ビットを判断して、バス
リクエストを生成するブロックである。ブロック１３
は、バスアービタ及びバスサイクルを生成するブロック
である。ブロック１４は、ブロック１３で生成したタイ
ミングでバスに出力するリクエスト、命令又はデータを
切替えるブロックである。ブロック１５は、ＮＡＣＫと
アービトレーションの結果を確認し、ブロック１１に格
納されている命令又はデータの転送ポインタを動作する
ブロックである。
図３は周辺装置の構成図である。この周辺装置は、ブロ
ック１１及至１５の５つのブロックにより構成される。
ブロック１１は、ＣＰＵからの命令又はデータを格納
し、その命令又はデータが有効であるか否かのビットを
持ち、格納ポインタを動作するブロックである。ブロッ
ク１２は、ブロック１２の有効ビットを判断して、バス
リクエストを生成するブロックである。ブロック１３
は、バスアービタ及びバスサイクルを生成するブロック
である。ブロック１４は、ブロック１３で生成したタイ
ミングでバスに出力するリクエスト、命令又はデータを
切替えるブロックである。ブロック１５は、ＮＡＣＫと
アービトレーションの結果を確認し、ブロック１１に格
納されている命令又はデータの転送ポインタを動作する
ブロックである。
【００２３】次に、図３及び図４を参照して本発明のプ
ロセッサシステムバスの動作を説明する。図４におい
て、（ａ）はＣＰＵ，（ｂ）は周辺装置、（ｃ）はバ
ス、（ｄ）はＮＡＣＫ、（ｅ）は格納ポインタ及び
（ｆ）は転送ポインタの動作を示す。
ロセッサシステムバスの動作を説明する。図４におい
て、（ａ）はＣＰＵ，（ｂ）は周辺装置、（ｃ）はバ
ス、（ｄ）はＮＡＣＫ、（ｅ）は格納ポインタ及び
（ｆ）は転送ポインタの動作を示す。
【００２４】先ず、ＣＰＵから命令を発行する（図４
（ａ）の命令の発行０参照）。そこで、ＣＰＵに接続さ
れている周辺装置は、ＣＰＵが発行した命令又はデータ
をバッファ０に格納し、有効ビットを立てる（図３の１
１及び図４（ｂ）の命令の格納０）。そして、命令又は
データの格納ポインタをバッファ１に移動する。また、
ＣＰＵが次の命令を発行したとき（図４（ａ）の命令の
発行１）、ＣＰＵに接続された周辺装置は、その命令を
バッファ１に格納し、有効ビットを立て（図３のブロッ
ク１１及び図４（ｂ）の命令の格納１）、格納ポインタ
をバッファ０に移動する。このとき、ＣＰＵが、ＣＰＵ
に接続された周辺装置がバスに命令を転送完了前に次の
命令又はデータを発行したら、ＣＰＵに接続された周辺
装置は同時に２つの命令又はデータを保持することにな
る。ＣＰＵに接続された周辺装置は、バッファ０に格納
された命令又はデータをバスに転送する為に、バスにリ
クエストを出力する（図４（ｃ）参照）。アービトレー
ション（図３のブロック１３及び図４のステート２）に
よりバスの使用権を獲得したら、命令又はデータを転送
し（図４のステート３）、転送ポインタをバッファ１に
移動する。次のバスサイクルでバッファ１に格納された
命令又はデータを転送する為のリクエストを出力する
（図４のリクエスト発行１）。アービトレーション（図
３のブロック１３及び図４のステート２）により、次の
バスの使用権を獲得したら、バッファ１の命令又はデー
タもバスに転送し（図４のステート３）、転送ポインタ
をバッファ０に移動する。
（ａ）の命令の発行０参照）。そこで、ＣＰＵに接続さ
れている周辺装置は、ＣＰＵが発行した命令又はデータ
をバッファ０に格納し、有効ビットを立てる（図３の１
１及び図４（ｂ）の命令の格納０）。そして、命令又は
データの格納ポインタをバッファ１に移動する。また、
ＣＰＵが次の命令を発行したとき（図４（ａ）の命令の
発行１）、ＣＰＵに接続された周辺装置は、その命令を
バッファ１に格納し、有効ビットを立て（図３のブロッ
ク１１及び図４（ｂ）の命令の格納１）、格納ポインタ
をバッファ０に移動する。このとき、ＣＰＵが、ＣＰＵ
に接続された周辺装置がバスに命令を転送完了前に次の
命令又はデータを発行したら、ＣＰＵに接続された周辺
装置は同時に２つの命令又はデータを保持することにな
る。ＣＰＵに接続された周辺装置は、バッファ０に格納
された命令又はデータをバスに転送する為に、バスにリ
クエストを出力する（図４（ｃ）参照）。アービトレー
ション（図３のブロック１３及び図４のステート２）に
よりバスの使用権を獲得したら、命令又はデータを転送
し（図４のステート３）、転送ポインタをバッファ１に
移動する。次のバスサイクルでバッファ１に格納された
命令又はデータを転送する為のリクエストを出力する
（図４のリクエスト発行１）。アービトレーション（図
３のブロック１３及び図４のステート２）により、次の
バスの使用権を獲得したら、バッファ１の命令又はデー
タもバスに転送し（図４のステート３）、転送ポインタ
をバッファ０に移動する。
【００２５】そのとき、命令又はデータを転送した以外
の周辺装置からＮＡＣＫを発行したら（図４の（ｄ）参
照）、ＣＰＵに接続されている周辺装置は前回のバスサ
イクルでバスを獲得した周辺装置と、今回バスを獲得し
た周辺装置を判断し（図３のブロック１３及び１５）、
連続してその周辺装置がバスの使用権を獲得しているの
で、それ自信が転送した命令又はデータ転送に対して、
次のバスサイクルでＮＡＣＫを発行し（図４の自の周辺
装置のＮＡＣＫ及び図３のブロック１５）、命令又はデ
ータの無効及び再転送通知を行う。その次のバスサイク
ルで再びバッファ０に格納されている命令又はデータの
転送を行う（図４のリクエスト再発行０）。
の周辺装置からＮＡＣＫを発行したら（図４の（ｄ）参
照）、ＣＰＵに接続されている周辺装置は前回のバスサ
イクルでバスを獲得した周辺装置と、今回バスを獲得し
た周辺装置を判断し（図３のブロック１３及び１５）、
連続してその周辺装置がバスの使用権を獲得しているの
で、それ自信が転送した命令又はデータ転送に対して、
次のバスサイクルでＮＡＣＫを発行し（図４の自の周辺
装置のＮＡＣＫ及び図３のブロック１５）、命令又はデ
ータの無効及び再転送通知を行う。その次のバスサイク
ルで再びバッファ０に格納されている命令又はデータの
転送を行う（図４のリクエスト再発行０）。
【００２６】このリクエストがバスの使用権を獲得し
て、命令又はデータを転送したら、転送ポインタをバッ
ファ１に移動し、バッファ１の命令又はデータを転送す
る為のリクエストを発行する。このとき、バッファ０の
命令又はデータ転送に対し、ＮＡＣＫが発行されなけれ
ば、バッファ０の有効ビットを消去し（図４のリクエス
トの消去０）、ＣＰＵの次の命令又はデータをバッファ
０に格納する。
て、命令又はデータを転送したら、転送ポインタをバッ
ファ１に移動し、バッファ１の命令又はデータを転送す
る為のリクエストを発行する。このとき、バッファ０の
命令又はデータ転送に対し、ＮＡＣＫが発行されなけれ
ば、バッファ０の有効ビットを消去し（図４のリクエス
トの消去０）、ＣＰＵの次の命令又はデータをバッファ
０に格納する。
【００２７】上述の動作を行うことにより、ＣＰＵから
の命令又はデータの順序を変えることなく、バスサイク
ルにデータを連続で転送することが可能になる。従っ
て、バス上に１つの周辺装置のみが命令又はデータの転
送を行っている際のバスの伝送効率を著しく向上させる
ことが可能になる。
の命令又はデータの順序を変えることなく、バスサイク
ルにデータを連続で転送することが可能になる。従っ
て、バス上に１つの周辺装置のみが命令又はデータの転
送を行っている際のバスの伝送効率を著しく向上させる
ことが可能になる。
【００２８】以上、本発明のプロセッサシステムバスの
原理を好適実施形態例に基づき詳述した。しかし、本発
明の精神を逸脱することなく、特定用途に応じて種々の
変形変更が可能であること理解できよう。
原理を好適実施形態例に基づき詳述した。しかし、本発
明の精神を逸脱することなく、特定用途に応じて種々の
変形変更が可能であること理解できよう。
【００２９】
【発明の効果】上述の説明から理解されるが如く、本発
明のプロセッサシステムバスによると、１つの周辺装置
のみがバスサイクルに対して連続でデータ転送したとき
に、１回目のデータに対してのＮＡＣＫを受信しても２
回目のデータとの順序が変わらないように再転送でき
る。これにより、１つの周辺装置がバスサイクルに対し
て連続して命令又はデータ転送でき、１つの周辺装置の
みがバスに命令又はデータを転送している場合のバスの
伝送効率を向上することが可能になるという顕著な効果
を有する。
明のプロセッサシステムバスによると、１つの周辺装置
のみがバスサイクルに対して連続でデータ転送したとき
に、１回目のデータに対してのＮＡＣＫを受信しても２
回目のデータとの順序が変わらないように再転送でき
る。これにより、１つの周辺装置がバスサイクルに対し
て連続して命令又はデータ転送でき、１つの周辺装置の
みがバスに命令又はデータを転送している場合のバスの
伝送効率を向上することが可能になるという顕著な効果
を有する。
【００３０】その理由は、バスサイクルに対して連続で
命令又はデータ転送しているときに、１回目のデータに
対しＮＡＣＫが応答され再転送することになっても、２
回目の命令又はデータ転送に対して自分でＮＡＣＫを送
出し、命令又はデータの無効及び再転送通知を行うこと
で常に同じ順序で命令又はデータの転送ができるからで
ある。
命令又はデータ転送しているときに、１回目のデータに
対しＮＡＣＫが応答され再転送することになっても、２
回目の命令又はデータ転送に対して自分でＮＡＣＫを送
出し、命令又はデータの無効及び再転送通知を行うこと
で常に同じ順序で命令又はデータの転送ができるからで
ある。
【図１】本発明のプロセッサシステムバスの基本構成図
である。
である。
【図２】図１のプロセッサシステムバスの基本動作を示
すタイミングチャートである。
すタイミングチャートである。
【図３】本発明に使用する周辺装置のブロック図であ
る。
る。
【図４】本発明のプロセッサシステムバスの詳細なタイ
ミングチャートである。
ミングチャートである。
【図５】従来のプロセッサシステムバスの動作を示すタ
イミングチャートである。
イミングチャートである。
３ リクエスト、命令又はデータ線 ４ ＮＡＣＫ線 ５、６、７ 周辺装置 ８ ＣＰＵ ９ Ｉ／Ｏ １０ メモリ １１ 命令／データ格納バッファ １２ バスリクエスト発生器 １３ バスアービタ（調停器） １４ セレクタ １５ バッファ及びバスリクエスト発生器コ
ントローラ
ントローラ
Claims (3)
- 【請求項１】複数の周辺装置が接続されステート１及至
ステート４のバスサイクルで動作するパイプライン方式
のプロセッサシステムバスにおいて、前記複数の周辺装
置のうち１つの周辺装置のみがバスに対して命令又はデ
ータを転送していることを検知する手段と、 前記１つの周辺装置からＮＡＣＫ（ネガティブ アクノ
リッジ）を送出する手段とを設け、 前記１つの周辺装置が前記バスサイクル毎に連続して命
令又はデータの転送を可能にすることを特徴とするプロ
セッサシステムバス。 - 【請求項２】前記複数の周辺装置に接続されたリクエス
ト、命令又はデータ線及びＮＡＣＫ線を有することを特
徴とする請求項１のプロセッサシステムバス。 - 【請求項３】プロセッサＩ／Ｏメモリからの命令又はデ
ータをプロトコル変換してバス上で転送・受信を行う為
の複数の周辺装置が接続され、該周辺装置のバス使用権
獲得、アービトレーション、命令又はデータ転送及びデ
コードのバスサイクルで動作し、前記命令又はデータ転
送が受けられない状態時の再送要求を通知するＮＡＣＫ
をパイプラインで応答するプロセッサシステムバスにお
いて、 前記複数の周辺装置の１つがバス使用権を獲得し前記命
令又はデータ転送を行い、次のバス使用権も連続して獲
得し、２回目の前記命令又はデータ転送を行ったとき、
前記１回目の命令又はデータ転送に対するＮＡＣＫの応
答を受信し再送する場合、前記１つの周辺装置が自らＮ
ＡＣＫを送信し再送を行えることを特徴とするプロセッ
サシステムバス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10343595A JP2000148666A (ja) | 1998-11-17 | 1998-11-17 | プロセッサシステムバス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10343595A JP2000148666A (ja) | 1998-11-17 | 1998-11-17 | プロセッサシステムバス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000148666A true JP2000148666A (ja) | 2000-05-30 |
Family
ID=18362754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10343595A Pending JP2000148666A (ja) | 1998-11-17 | 1998-11-17 | プロセッサシステムバス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000148666A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005077588A (ja) * | 2003-08-29 | 2005-03-24 | Sumitomo Osaka Cement Co Ltd | 波長選択方法及びその装置 |
| US7474172B2 (en) | 2002-11-08 | 2009-01-06 | Andrew Corporation | Capacitively coupled variable power divider |
-
1998
- 1998-11-17 JP JP10343595A patent/JP2000148666A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7474172B2 (en) | 2002-11-08 | 2009-01-06 | Andrew Corporation | Capacitively coupled variable power divider |
| JP2005077588A (ja) * | 2003-08-29 | 2005-03-24 | Sumitomo Osaka Cement Co Ltd | 波長選択方法及びその装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5062059A (en) | Apparatus and method for communication between host CPU and remote terminal | |
| EP0432076B1 (en) | High performance shared main storage interface | |
| EP0476990A2 (en) | Dynamic bus arbitration | |
| US5584033A (en) | Apparatus and method for burst data transfer employing a pause at fixed data intervals | |
| JPH02501245A (ja) | マルチバスコンピュータシステムにおいてバスを相互接続する方法及び装置 | |
| JPH03505936A (ja) | Ｉ／ｏバス対システムバス・インタフェース | |
| JP4455580B2 (ja) | プロセッサアレイにおける通信 | |
| US5859986A (en) | Bandwidth efficient method and means for resynchronizing a master and slave over a clocked, arbitrated, bidirectional multistate parallel bus using local data recirculation, wait states, and cycle stealing | |
| JP2000148666A (ja) | プロセッサシステムバス | |
| EP0180299B1 (en) | Error detection system for a data processing apparatus | |
| JPS6358567A (ja) | 直列インタフエ−スバス方式 | |
| JPH047620B2 (ja) | ||
| JPH05136827A (ja) | 通信処理装置 | |
| JP3027439B2 (ja) | タイムスプリットバスの制御回路 | |
| KR950010483B1 (ko) | 전전자교환기의 신호단말망에 접속된 신호버스정합보드에서의 메시지 송신방법 | |
| JP2000295114A (ja) | データ転送回路 | |
| JP2636003B2 (ja) | データ転送制御装置 | |
| JPH0518145B2 (ja) | ||
| KR0138063B1 (ko) | 광대역회선 분배시스템의 프로세서간 통신장치 | |
| JPH064456A (ja) | データ転送制御装置 | |
| JPH1065757A (ja) | 調歩同期式通信装置 | |
| JPS61175842A (ja) | 高速の直列バス構造およびデ−タ転送方法 | |
| JPS6373740A (ja) | デ−タ転送制御方式 | |
| JP2638505B2 (ja) | バスインタフェース装置 | |
| JPS63136851A (ja) | デ−タ通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051004 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080123 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080501 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080711 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081107 |