KR100190015B1 - 데이터의 비트블록전송방법 - Google Patents
데이터의 비트블록전송방법 Download PDFInfo
- Publication number
- KR100190015B1 KR100190015B1 KR1019960001608A KR19960001608A KR100190015B1 KR 100190015 B1 KR100190015 B1 KR 100190015B1 KR 1019960001608 A KR1019960001608 A KR 1019960001608A KR 19960001608 A KR19960001608 A KR 19960001608A KR 100190015 B1 KR100190015 B1 KR 100190015B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- memory
- region
- destination
- source region
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Image Input (AREA)
- Communication Control (AREA)
Abstract
본 발명의 그래픽 데이터의 비트블록전송 방법에 관해 게시한다. 종래에는 소오스 영역의 시작점이 데스티네이션 영역의 시작점보다 뒤에 위치할 경우에는 데스티네이션 영역의 선입선출을 충분히 활용할 수 없게 되고 그로 인해 시간 손실이 발생했으나, 본 발명에 따르면 비트블록전송이 시작되기 전에 미리 1개의 소오스 영역 데이터를 메모리에 적립함으로써 소오스 영역과 데스티네이션 영역의 메모리 수가 동일하게 되어 효율적인 비트블록전송이 수행될 뿐만 아니라 시간 손실도 줄일 수 있다.
Description
제1도는 종래의 비트블록전송 방법을 설명하기 위한 도면.
제2도는 본 발명의 비트블록전송 방법을 설명하기 위한 도면.
본 발명은 비트블록전송 방법에 관한 것으로서, 특히 그래픽 데이터의 비트블록전송 방법에 관한 것이다.
그래픽 데이터를 전송하기 위해서는 일반적으로 비트블록 단위로 데이터를 전송하는 방법을 이용하고 있다.
제1도는 종래의 비트블록전송 방법을 설명하기 위한 도면을 나타낸다. (a)는 그래픽 데이터가 정상적으로 전송되는 상태를 보여주기 위한 도면이다. 메모리 공간에 데이터가 저장되어 있고, 상기 데이터를 전송하기 위해서 메모리 공간은 소오스(Source) 영역과 데스티네이션(Destination) 영역으로 구분된다. (a)와 같이, 소오스 영역의 시작점(S1)이 데스티네이션 영역의 시작점(D1)보다 앞에 있도록 구성되어 있을 경우 그래픽의 비트블록전송시 소오스 영역의 마지막점과 데스티네이션 영역의 마지막점이 동일한 숫자의 메모리 공간에 위치하게 된다. 즉, (a)도와 같은 경우 비트블록전송시 필요한 메모리 페치(Fetch) 양은 각각 N개로 동일하다. 따라서 소오스 영역과 데스티네이션 영역의 픽셀(Pixel : Picture Element) 위치를 정확히 매칭시킬 수 있다.
(b)는 그래픽 데이터의 전송시 픽셀 위치가 매칭되지 않는 상태를 보여주기 위한 도면이다. (b)에서 소오스 영역의 시작점과 데스티네이션 영역의 시작점이 정확하게 정렬되어 있지 않다. 즉, 소오스 영역의 시작점이 데스티네이션의 시작점보다 뒤에 위치하기 때문에 소오스 영역의 마지막점은 데스티네이션 영역의 마지막점보다 더 뒤에 위치하게 된다. 다시 말하면 데스티네이션 영역의 마지막점은 N번째 메모리에 위치하는데 반해 소오스 영역의 마지막점은 N+1번째의 메모리에 위치하게 된다. 따라서 소오스 영역은 데스티네이션 영역의 메모리보다 하나 더 많은 메모리를 필요로 하게 된다. 그래서 소오스 영역과 데스티네이션 영역의 선입선출(FIFO : First In First Out)을 위해 동일한 메모리를 사용되게 되면 데스티네이션 영역의 메모리가 하나 남게됨으로 이를 충분히 활용하지 못하는 결과를 가져온다.
상술한 종래의 비트전송 방법에 의하면 소오스 영역의 시작점과 데스티네이션 영역의 시작점이 정확하게 정렬되지 않을 경우에는 데스티네이션의 선입선출을 충분히 활용할 수 없어서 그로 인한 시간 손실이 발생하게 된다.
따라서 본 발명의 목적은 소오스 영역의 시작점과 데스티네이션 영역의 시작점이 정렬되지 않더라도 데이터의 선입선출을 충분히 활용할 수 있는 비트블록전송 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은, 소오스 영역과 데스티네이션 영역을 구비하고 소오스 영역에서 데스티네이션 영역으로 데이터를 전송할 때 선입선출 방식을 이용하며 상기 데이터를 비트블록 단위로 전송하는 비트블록전송 방법에 있어서, 상기 소오스 영역에 데이터를 저장하기 위한 메모리를 설정하고 상기 메모리를 설정할 때 상기 데스티네이션 영역에 설정되는 메모리보다 하나 더 많은 메모리를 설정하는 단계 및 상기 소오스 영역으로부터 상기 데스티네이션 영역으로 데이터를 전송하기 위하여 상기 소오스 영역의 메모리의 첫번째 번지부터 데이터를 저장하는 단계를 포함하는 것을 특징으로 하는 비트블록전송 방법을 제공한다.
상기 본 발명에 의하여 소오스 영역과 데스티네이션 영역이 정렬되어 있지 않더라도 데스티네이션 영역의 메모리를 충분히 활용할 수 있다.
이하, 첨부 도면을 참조하여 본 발명은 상세히 설명하기로 한다.
제2도는 본 발명의 비트블록전송 방법을 설명하기 위한 도면을 나타낸다. 소오스 영역을 위한 메모리는 N+1개로 구성되어 있고 데스티네이션을 위한 메모리는 N개로 구성되어 있다. 여기서, 소오스 영역의 시작점이 데스티네이션 영역의 시작점보다 뒤에 위치할 경우, 소오스 영역의 데이터 1개를 미리 소오스 영역의 메모리 공간의 어드레스 0번지에 적립하여 둔다. 그러면 나머지 소오스 영역의 데이터를 위한 메모리 수는 데스티네이션 영역을 위한 메모리 수와 동일하게 된다. 즉, 본 발명은, 상기 소오스 영역에 데이터를 저장하기 위한 메모리를 설정하되 상기 데스티네이션 영역에 설정되는 메모리보다 하나 더 많은 메모리를 설정하고, 상기 소오스 영역으로부터 상기 데스티네이션 영역으로 데이터를 전송하기 위하여 상기 소오스 영역의 메모리의 0번지부터 데이터를 저장한다.
상술한 바와 같이, 본 발명에 따르면 소오스 영역의 시작점이 데스티네이션 영역의 시작점보다 뒤에 위치할지라도 소오스 영역의 데이터 중 1개를 미리 소오스 영역의 선입선출에 적립함으로써 소오스 영역의 메모리 수는 데스티네이션 영역의 메모리 수와 동일하게 되어 데스티네이션 영역의 메모리를 충분히 활용할 수가 있다. 그로 인해 시간 손실 없이 데이터를 비트블록으로 전송할 수 있다.
본 발명은 상기 실시예에서 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
Claims (1)
- 소오스 영역과 데스티네이션 영역을 구비하고 소오스 영역에서 데스티네이션 영역으로 데이터를 전송할 때 선입선출 방식을 이용하며 상기 데이터를 비트블록 단위로 전송하는 비트블록전송 방법에 있어서, 상기 소오스 영역에 데이터를 저장하기 위한 메모리를 설정하며 상기 메모리를 설정할 때 상기 데스티네이션 영역에 설정되는 메모리보다 하나 더 많은 메모리를 설정하는 단계 및 상기 소오스 영역으로부터 상기 데스티네이션 영역으로 데이터를 전송하기 위하여 상기 소오스 영역의 메모리의 첫번째 번지부터 데이터를 저장하는 단계를 포함하는 것을 특징으로 하는 비트블록전송 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960001608A KR100190015B1 (ko) | 1996-01-25 | 1996-01-25 | 데이터의 비트블록전송방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960001608A KR100190015B1 (ko) | 1996-01-25 | 1996-01-25 | 데이터의 비트블록전송방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970060790A KR970060790A (ko) | 1997-08-12 |
| KR100190015B1 true KR100190015B1 (ko) | 1999-06-01 |
Family
ID=19450067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960001608A KR100190015B1 (ko) | 1996-01-25 | 1996-01-25 | 데이터의 비트블록전송방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100190015B1 (ko) |
-
1996
- 1996-01-25 KR KR1019960001608A patent/KR100190015B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970060790A (ko) | 1997-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4864495A (en) | Apparatus for controlling vacant areas in buffer memory in a pocket transmission system | |
| US9032114B2 (en) | Direct memory access controller, corresponding method and computer program | |
| US5983305A (en) | Network adapter with data aligner | |
| KR970028997A (ko) | 처리 회로소자를 메모리와 접속시키기 위한 회로소자, 시스템 및 방법 | |
| US4979166A (en) | Multiplexing apparatus | |
| US7073019B2 (en) | Method and apparatus for assembling non-aligned packet fragments over multiple cycles | |
| KR100190015B1 (ko) | 데이터의 비트블록전송방법 | |
| US20020041650A1 (en) | Elastic serial buffer to compensate for different transmit and receive clock rates for any serial protocol | |
| JPH11510930A (ja) | モジュールの上に配置されるバッファ回路 | |
| JPH04312152A (ja) | ネットワーク用入出力装置 | |
| US7248663B2 (en) | Apparatus and method for transforming data transmission speed | |
| KR0181485B1 (ko) | 데이터 통신용 데이터 버퍼링 장치 | |
| US20020141410A1 (en) | Date transmission memory | |
| JPH09167078A (ja) | メモリ管理配置の再同期の方法及び回路配置 | |
| US5644292A (en) | Alarm termination apparatus | |
| KR100678250B1 (ko) | 비동기전송모드셀 버퍼링 방법 | |
| KR100238150B1 (ko) | 메인프로세서의 데이타를 전송하기 위한 장치 | |
| KR100192523B1 (ko) | 공유형 팩스 및 그 정보 전달 방법 | |
| KR100188940B1 (ko) | 단일 메모리를 이용한 이중스택의 제어장치 및 데이터 전송 방법 | |
| JPS59226540A (ja) | デ−タ伝送装置 | |
| KR100236538B1 (ko) | 선입 선출 메모리 장치 | |
| US20050094654A1 (en) | Switching matrix | |
| KR200193481Y1 (ko) | 에이티엠 교환기의 셀 바운더리 버스 매칭 장치 | |
| JPS5819063A (ja) | 回線アダプタ | |
| KR19990041750A (ko) | 유에스비 컨트롤러의 벌크 인터페이스부 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |