JP2603165B2 - 故障報知信号検出回路 - Google Patents

故障報知信号検出回路

Info

Publication number
JP2603165B2
JP2603165B2 JP3187642A JP18764291A JP2603165B2 JP 2603165 B2 JP2603165 B2 JP 2603165B2 JP 3187642 A JP3187642 A JP 3187642A JP 18764291 A JP18764291 A JP 18764291A JP 2603165 B2 JP2603165 B2 JP 2603165B2
Authority
JP
Japan
Prior art keywords
detection
ais
release
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3187642A
Other languages
English (en)
Other versions
JPH0537598A (ja
Inventor
敏明 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3187642A priority Critical patent/JP2603165B2/ja
Publication of JPH0537598A publication Critical patent/JPH0537598A/ja
Application granted granted Critical
Publication of JP2603165B2 publication Critical patent/JP2603165B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Selective Calling Equipment (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はディジタル伝送システム
において故障検出を報知する信号の検出回路に関し、更
に詳述すれば、ディジタル伝送システムである広帯域IS
DNとしてのSONET(Synchronous Optical NETwork)の基準
に基づいて情報伝送を制御する端局装置における故障検
出を報知するAIS(Alarm Indication Signal)の検出回路
に関する。
【0002】
【従来の技術】AISとは、ディジタル伝送システムであ
るSONET において、伝送路の故障を検出した端局装置が
フレーム内のビットをオールマークとして上位又は下位
群の端局装置に送出し、上位又は下位群の端局装置での
故障を報知するための信号である。
【0003】たとえば、図1は本発明が対象とするディ
ジタル伝送システムのネットワークの構成例を示す模式
図である。図1に示されているような下位群端局装置LS
1と、上位群端局装置US1と、上位群端局装置US2と、
下位群端局装置LS2とが順に直列に接続されているよう
なネットワークにおいて、下位群端局装置LS1と上位群
端局装置US1との間のラインが故障したとする。この場
合、より上位の上位群端局装置US1は故障を検出して A
ISを送出する。この AISは他の上位群端局装置US2に受
取られ、この上位群端局装置US2では AISを検出して下
位群端局装置LS2にも AISを送信するので、下位群端局
装置LS2では AISを検出する。
【0004】なお、図2はSONET のSTS-12 (12多重) の
フレームフォーマットの構成を示す模式図である。1フ
レームは1080バイト (90バイト×12多重) ×9行で構成
されており、大きくはフレーム同期信号あるいは各種補
助信号伝送用データのためのヘッダであるオーバヘッド
部と、情報信号伝送用のペイロード部とに分かれてい
る。なお、フレーム繰返し周期、即ち1フレーム周期は
125μsである。
【0005】オーバヘッド部には、フレーム同期信号,
誤り監視符号,チャネル識別信号,保守用チャネル,警
報信号等の多重信号の伝送上必要な種々の信号を全て含
んでいる。また、フレームの1行目を例にとると、オー
バヘッドバイトA1, A2, C1はそれぞれ、12多重に対応し
て#1〜#12 までの12バイトで構成され、各バイトは8ビ
ットで構成されている。そして、4行目のオーバヘッド
バイトH1, H2が AIS検出の場合にオールマークにされる
バイトである。
【0006】本発明はこのようなSONET のSTS-N(Nは多
重数であり1〜∞)のフレームフォーマットにおいて下
位群の端局装置 (Pathレベル) から送出される AISの検
出回路に関する。
【0007】二つのモードにおいて、 AISの検出及び解
除には、保護段数を多段にしておくことが一般的であ
る。たとえば保護段数を3段とすると、従来の技術では
2モードの検出及び解除回路共にそれぞれ3段の保護回
路を必要としている。しかし、このような検出及び解除
回路共に3段の保護回路を必要とする場合には、装置を
構成する LSIのゲート数が膨大になり、従って消費電力
が増加し、その反面ではLSI上に他の機能を盛り込むこ
とが困難になり、コストも当然高くなる。
【0008】図3は AIS検出回路の従来の構成を示すブ
ロック図であり、保護段数が検出,解除共に3段であ
り、且つ2モードの検出コードが同一,解除コードがそ
れぞれ異なる場合の構成を示している。
【0009】図3において、参照符号11は入力される信
号の各フレームから抽出された前述のH1, H2バイトのデ
ータDATAをラッチするH1, H2バイトラッチである。この
H1,H2バイトラッチ11にラッチされたH1, H2バイトのデ
ータは2入力の ANDゲート12及び13の各一方の入力端子
に与えられている。
【0010】ANDゲート12の他方の入力端子にはモード
信号MODEが直接入力されており、出力は第1の AISコー
ド検出器14に与えられている。また、 ANDゲート13の他
方の入力端子にはモード信号MODEが反転されて入力され
ており、出力は第2の AISコード検出器15に与えられて
いる。
【0011】なお、モード信号MODEはその値が”1”で
ある場合に通常モードを、”0”である場合にコンカチ
モードをそれぞれ指示している。
【0012】ところで、通常モード時にはモード信号MO
DEは”1”であるため、H1, H2バイトラッチ11にラッチ
されているH1, H2バイトのデータは ANDゲート12を通じ
て第1の AISコード検出器14へ与えられるが、コンカチ
モード時にはモード信号MODEは”0”であるため、H1,
H2バイトにラッチされているH1, H2バイトのデータはAN
Dゲート13を介して第2のAISコード検出器15に与えられ
る。
【0013】両 AISコード検出器14, 15の出力は同一構
成の検出・解除保護回路21, 22に入力されている。
【0014】第1の AISコード検出器14の出力が入力さ
れる第1の検出・解除保護回路21を例として両検出・解
除保護回路21, 22の構成を説明する。
【0015】第1の AISコード検出器14の出力は第1の
Dフリップフロップ31のD端子に入力されている。また
この第1のDフリップフロップ31のQ端子は第2のDフ
リップフロップ32のD端子及び3入力の ANDゲート34の
第1の入力端子に接続されており、反転出力端子である
#Q端子は3入力の ANDゲート35の第1の入力端子に接続
されている。更に、第2のDフリップフロップ32のQ端
子は第3のDフリップフロップ33のD端子及び3入力の
ANDゲート34の第2の入力端子に接続されており、#Q端
子は ANDゲート35の第2の入力端子に接続されている。
そして、第3のDフリップフロップ33のQ端子は ANDゲ
ート34の第3の入力端子に接続されており、#Q端子は A
NDゲート35の第3の入力端子に接続されている。また、
ANDゲート34の出力はSRフリップフロップ36のS端子
に、 ANDゲート35の出力はSRフリップフロップ36のR端
子にそれぞれ接続されている。
【0016】なお、各Dフリップフロップ31, 32, 33の
C端子には 125μs 、即ち1フレーム周期を一周期とす
る保護クロックCKが入力されている。
【0017】従って、保護クロックの連続する3クロッ
クに亙ってH1, H2バイトラッチ11にラッチされたH1, H2
バイトに AISが含まれていれば、換言すれば、3フレー
ム連続してH1, H2バイトに AIS含まれていれば、それが
第1の AISコード検出器14により検出され、1クロック
目には第1のDフリップフロップ31に取込まれてそのQ
端子から信号”1”が出力され、2クロック目には第1
のDフリップフロップ31から出力されている信号”1”
が第2のDフリップフロップ32に取込まれてそのQ端子
から信号”1”が出力され、3クロック目には第2のD
フリップフロップ32から出力されている信号”1”が第
3のDフリップフロップ33に取込まれてそのQ端子から
信号”1”が出力される。3個のDフリップフロップ3
1, 32, 33のQ端子出力が全て”1”になり、 ANDゲー
ト34の出力も”1”になるので、SRフリップフロップ36
はセットされてそのセット出力”1”が AISとして出力
される。
【0018】一方、第1の AISコード検出器14は解除コ
ードを検出した場合には信号”0”を出力するので、保
護クロックの連続する3クロックに亙ってH1, H2バイト
ラッチ11にラッチされたH1, H2バイトに AISが含まれて
いなければ、換言すれば3フレーム連続してH1, H2バイ
トに AIS含まれていなければ、第1の AISコード検出器
14は AIS解除コードを検出するので、各Dフリップフロ
ップ31, 32, 33の#Q端子出力が全て”1”になり、 AND
ゲート35の出力も”1”になってSRフリップフロップ36
がリセットされる。即ち、 AISが解除される。
【0019】以上の構成及び動作は、 ANDゲート13に接
続されている第2の AISコード検出器15及び第2の検出
・解除保護回路22においても同様である。
【0020】
【発明が解決しようとする課題】ところで、以上に説明
したような従来の AIS検出回路においては、2モードそ
れぞれについて個別の検出・解除保護回路を備えてお
り、更にそれぞれの検出・解除保護回路の保護段数が3
段に構成されている。このため前述したように、装置を
構成する LSIのゲート数が膨大になり、従って消費電力
が増加し、その反面では LSI上に他の機能を盛り込むこ
とが困難になり、コストも当然高くなる等の問題があ
る。
【0021】本発明はこのような事情に鑑みてなされた
ものであり、モードの如何に拘わらず一つの検出・解除
保護回路で AISの検出・解除を3段の保護段数で行える
ようにして、上述の如き問題点の解消を図った AIS検出
回路の提供を目的とする。
【0022】
【課題を解決するための手段】図4は本発明の AIS検出
回路の原理構成を示すブロック図であり、保護段数が検
出,解除共に3段であり、且つ2モードの検出コードが
同一,解除コードがそれぞれ異なる場合の構成を示して
いる。
【0023】図4において、参照符号1は入力される信
号の各フレームから抽出された前述の各8ビットのH1,
H2バイトのデータDATAをラッチするH1, H2バイトラッチ
手段である。このH1, H2バイトラッチ手段1にラッチさ
れたH1, H2バイトの16ビットのデータは AIS検出コード
検出手段2,第1 AIS解除コード検出手段4及び第2AI
S解除コード検出手段5にそれぞれ与えられている。
【0024】AIS検出コード検出手段2は、H1, H2バイ
トラッチ手段1から与えられるH1,H2バイトのデータに
AISが含まれていれば信号”1”を、含まれていなけれ
ば信号”0”をそれぞれ出力する。この AIS検出コード
検出手段2から出力される信号は検出・解除選択手段3
に入力されている。
【0025】一方、第1 AIS解除コード検出手段4は、
H1, H2バイトラッチ手段1から与えられるH1, H2バイト
のデータに第1モードである通常モード時の AIS解除コ
ードが含まれていれば信号”0”を出力し、第2 AIS解
除コード検出手段5は、H1,H2バイトラッチ手段1から
与えられるH1, H2バイトのデータに第2モードであるコ
ンカチモード時の AIS解除コードが含まれていれば信
号”1”を出力する。両AIS解除コード検出手段4,5
から出力される信号はモード選択手段6に入力されてい
る。
【0026】なお、モード信号MODEはその値が”1”で
ある場合に通常モードを、”0”である場合にコンカチ
モードをそれぞれ指示している。
【0027】ところで、通常モード時にはモード信号MO
DEは”1”であるため、モード選択手段6は第1 AIS解
除コード検出手段4の出力を選択して検出・解除選択手
段3へ出力し、一方コンカチモード時にはモード信号MO
DEは”0”であるため、モード選択手段6は第2 AIS解
除コード検出手段5の出力を選択して検出・解除選択手
段3へ出力する。
【0028】検出・解除選択手段3はセレクト信号SEと
して”0”が与えられている場合には AIS検出コード検
出手段2の出力を、”1”が与えられている場合にはモ
ード選択手段6の出力をそれぞれ選択し、共に検出・解
除保護手段7に与える。
【0029】検出・解除保護手段7は3段の保護機能を
有しており、検出・解除選択手段3から与えられる AIS
検出コードが3回連続して入力された場合に検出信号”
1”を出力し、検出・解除選択手段3から与えられる A
IS解除コードが3回連続して入力された場合に解除信
号”1”を出力する。検出・解除保護手段7から出力さ
れる両信号は検出・解除検出手段8に与えられており、
検出・解除検出手段8は検出信号が与えられた場合には
その出力信号を”1”とすることにより AISを出力し、
解除信号が与えられた場合にはその出力信号を”0”と
することにより出力している AISを解除する。
【0030】なお、検出・解除検出手段8の出力信号は
前述の検出・解除選択手段3のセレクト信号SEになって
いる。
【0031】
【作用】このような本発明の AIS検出回路の原理構成の
動作は以下の如くである。
【0032】H1, H2バイトラッチ手段1にラッチされた
H1, H2バイトのデータは AIS検出コード検出手段2, 第
1 AIS解除コード検出手段4及び第2 AIS解除コード検
出手段5にそれぞれ与えられる。そして、H1, H2バイト
ラッチ手段1にラッチされているH1, H2バイトのデータ
に AIS検出コードが含まれている場合には AIS検出コー
ド検出手段2の出力信号が”1”に、第1モードである
通常モード時の AIS解除コードが含まれている場合は第
1 AIS解除コード検出手段4の出力信号が”1”に、第
2モードであるコンカチモード時の AIS解除コードが含
まれている場合は第2 AIS解除コード検出手段5の出力
信号が”1”にそれぞれなる。
【0033】ところで、いま AISが解除されているとす
ると、換言すれば検出・解除検出手段8の出力信号が”
0”であるとすると、検出・解除選択手段3に与えられ
ているセレクト信号SEは”0”であるので、検出・解除
検出手段8は AIS検出コード検出手段2の出力信号を選
択している。この状態で、H1, H2バイトラッチ手段1が
ラッチしたH1, H2バイトに AIS検出コードが含まれてい
ると、それが AIS検出コード検出手段2により検出され
て検出・解除選択手段3を通じて検出・解除保護手段7
に与えられる。この状態が図示しない保護クロックの3
クロックに亙って継続すると、検出・解除保護手段7は
検出・解除検出手段8へ出力している検出信号を”1”
とする。これにより、検出・解除検出手段8はその出力
信号を”1”として AISを出力する。
【0034】一方、いま AISが出力されているとする
と、換言すれば検出・解除検出手段8の出力信号が”
1”であるとすると、検出・解除選択手段3に与えられ
ているセレクト信号SEは”1”であるので、検出・解除
検出手段8はモード選択手段6の出力信号を選択してい
る。そして更に、通常モードが設定されているとする
と、モード選択手段6に与えられているモード信号MODE
は”1”であるので、モード選択手段6は第1 AIS解除
コード検出手段4の出力信号を選択して検出・解除選択
手段3へ出力する。この状態で、H1, H2バイトラッチ手
段1がラッチしたH1,H2バイトに通常モード時の AIS解
除コードが含まれていると、それが第1 AIS解除コード
検出手段4により検出されてモード選択手段6及び検出
・解除選択手段3を通じて検出・解除保護手段7に与え
られる。この状態が図示しない保護クロックの3クロッ
クに亙って継続すると、検出・解除保護手段7は検出・
解除検出手段8へ出力している解除信号を”1”とす
る。これにより、検出・解除検出手段8はその出力信号
を”0”として AISを解除する。
【0035】また、コンカチモードが設定されていると
すると、モード選択手段6に与えられているモード信号
MODEは”0”であるので、モード選択手段6は第2 AIS
解除コード検出手段5の出力信号を選択して検出・解除
選択手段3へ出力する。この状態で、H1, H2バイトラッ
チ手段1がラッチしたH1, H2バイトにコンカチモード時
の AIS解除コードが含まれていると、それが第2 AIS解
除コード検出手段5により検出されてモード選択手段6
及び検出・解除選択手段3を通じて検出・解除保護手段
7に与えられる。この状態が図示しない保護クロックの
3クロックに亙って継続すると、検出・解除保護手段7
は検出・解除検出手段8へ出力している解除信号を”
1”とする。これにより、検出・解除検出手段8はその
出力信号を”0”として AISを解除する。
【0036】
【実施例】以下、本発明をその実施例を示す図面に基づ
いて詳述する。
【0037】図5は本発明の AIS検出回路の一実施例の
構成を示すブロック図であり、保護段数が検出,解除共
に3段であり、且つ2モードの検出コードが同一,解除
コードがそれぞれ異なる場合の構成を示している。
【0038】図5において、参照符号1はH1, H2バイト
ラッチ手段としてのH1, H2バイトラッチ1であり、デー
タとして入力されたH1, H2バイトをラッチする。このH
1, H2バイトラッチ1にラッチされたH1, H2バイトは AI
S検出コード検出手段としてのAIS検出コード検出器2,
第1 AIS解除コード検出手段としての第1 AIS解除コー
ド検出器4及び第2 AIS解除コード検出手段としての第
2 AIS解除コード検出器5にそれぞれ与えられている。
【0039】AIS検出コード検出器2は、H1, H2バイト
ラッチ1から与えられるH1, H2バイトに AISが含まれて
いれば信号”1”を出力する。この AIS検出コード検出
器2から出力される信号は検出・解除選択手段としての
検出・解除セレクタ3に入力されている。
【0040】一方、第1 AIS解除コード検出器4は、H
1, H2バイトラッチ1から与えられるH1, H2バイトに第
1モードである通常モード時の AIS解除コードが含まれ
ていれば信号”1”を出力し、第2 AIS解除コード検出
器5は、H1, H2バイトラッチ1から与えられるH1, H2バ
イトに第2モードであるコンカチモード時の AIS解除コ
ードが含まれていれば信号”1”を出力する。両 AIS解
除コード検出器4,5から出力される信号はモード選択
手段としてのモードセレクタ6に入力されている。
【0041】なお、モード信号MODEはその値が”1”で
ある場合に通常モードを、”0”である場合にコンカチ
モードをそれぞれ指示している。
【0042】ところで、通常モード時にはモード信号MO
DEは”1”であるため、モードセレクタ6は第1 AIS解
除コード検出器4の出力を選択して検出・解除セレクタ
3へ出力し、一方コンカチモード時にはモード信号MODE
は”0”であるため、モードセレクタ6は第2 AIS解除
コード検出器5の出力を選択して検出・解除セレクタ3
へ出力する。
【0043】検出・解除セレクタ3はセレクト信号SEと
して”0”が与えられている場合には AIS検出コード検
出器2の出力を選択し、同じく”1”が与えられている
場合にはモードセレクタ6の出力を選択し、それぞれ検
出・解除保護手段としての検出・解除保護回路7に与え
る。
【0044】検出・解除保護回路7は3段の保護機能を
有しており、検出・解除セレクタ3から与えられる AIS
検出コードが3回連続して入力された場合に検出信号”
1”を出力し、検出・解除セレクタ3から与えられる A
IS解除コードが3回連続して入力された場合に解除信
号”1”を出力する。
【0045】検出・解除保護回路7は3段のDフリップ
フロップ71, 72, 73及び2個の ANDゲート74, 75を備え
ており、その具体的な構成は以下の如くである。
【0046】検出・解除セレクタ3の出力は第1のDフ
リップフロップ71のD端子に入力されている。またこの
第1のDフリップフロップ71のQ端子は第2のDフリッ
プフロップ72のD端子及び3入力の ANDゲート74の第1
の入力端子に接続されており、反転出力端子である#Q端
子は3入力の ANDゲート75の第1の入力端子に接続され
ている。更に、第2のDフリップフロップ72のQ端子は
第3のDフリップフロップ73のD端子及び3入力の AND
ゲート74の第2の入力端子に接続されており、#Q端子は
ANDゲート75の第2の入力端子に接続されている。そし
て、第3のDフリップフロップ73のQ端子は ANDゲート
74の第3の入力端子に接続されており、#Q端子は ANDゲ
ート75の第3の入力端子に接続されている。また、 AND
ゲート74の出力は検出・解除検出手段としてのSRフリッ
プフロップ8のS端子に、 ANDゲート75の出力はSRフリ
ップフロップ8のR端子にそれぞれ接続されている。
【0047】なお、各Dフリップフロップ71, 72, 73の
C端子には 125μs 、即ち1フレーム周期を一周期とす
る保護クロックPCK が入力されている。
【0048】従って、検出・解除セレクタ3から検出・
解除保護回路7へ信号”1”が入力される都度、1クロ
ック目には第1のDフリップフロップ71に取込まれてそ
のQ端子から信号”1”が出力され、2クロック目には
第1のDフリップフロップ71から出力されている信号”
1”が第2のDフリップフロップ72に取込まれてそのQ
端子から信号”1”が出力され、3クロック目には第2
のDフリップフロップ72から出力されている信号”1”
が第3のDフリップフロップ73に取込まれてそのQ端子
から信号”1”が出力される。従って、保護クロックの
連続する3クロックに亙って信号”1”が検出・解除保
護回路7へ入力されれば、3個のDフリップフロップ7
1, 72, 73のQ端子出力が全て”1”になり、 ANDゲー
ト74の出力も”1”になるので、SRフリップフロップ8
はセットされてそのセット出力”1”が AISとして出力
される。
【0049】一方、保護クロックの連続する3クロック
に亙って検出・解除セレクタ3から信号”0”が検出・
解除保護回路7へ入力されれば、各Dフリップフロップ
71,72, 73の#Q端子出力が全て”1”になり、ANDゲート
75の出力も”1”になってSRフリップフロップ8がリセ
ットされる。即ち、 AISが解除される。
【0050】検出・解除保護回路7から出力される両信
号はSRフリップフロップ8に与えられており、SRフリッ
プフロップ8は検出信号が与えられた場合にはその出力
信号を”1”とすることにより AISを出力し、解除信号
が与えられた場合にはその出力信号を”0”とすること
により出力している AISを解除する。
【0051】なお、SRフリップフロップ8の出力信号は
前述の検出・解除セレクタ3のセレクト信号SEになって
いる。
【0052】このような構成の本発明の AIS検出回路の
一実施例の動作は以下の如くである。なお、図6は動作
説明のためのタイミングチャートである。
【0053】H1, H2バイトラッチ1にラッチされたH1,
H2バイトは AIS検出コード検出器2, 第1 AIS解除コー
ド検出器4及び第2 AIS解除コード検出器5にそれぞれ
与えられる。そして、H1, H2バイトラッチ1にラッチさ
れているH1, H2バイトに図6(a) に示されている AIS検
出コードが含まれている場合には AIS検出コード検出器
2の出力信号が”1”に、第1モードである通常モード
時の AIS解除コードが含まれている場合は第1AIS解除
コード検出器4の出力信号が”1”に、第2モードであ
るコンカチモード時の AIS解除コードが含まれている場
合は第2 AIS解除コード検出器5の出力信号が”1”に
それぞれなる。
【0054】ところで、いま AISが解除されているとす
ると、換言すればSRフリップフロップ8の出力信号が”
0”であるとすると、検出・解除セレクタ3に与えられ
ているセレクト信号SEは”0”であるので、SRフリップ
フロップ8は AIS検出コード検出器2の出力信号を選択
している。この状態で、H1, H2バイトラッチ1がラッチ
したH1, H2バイトに AIS検出コードが含まれていると、
それが AIS検出コード検出器2により検出されて検出・
解除セレクタ3を通じて検出・解除保護回路7に与えら
れる。この状態が図示しない保護クロックPCK の3クロ
ックに亙って継続すると、図6(d), (e), (f) に示され
ているように、各Dフリップフロップ71, 72, 73のQ端
子出力が全て”1”になるので、図6(g) に示されてい
るようにANDゲート74の出力も”1”になる。これによ
りSRフリップフロップ8がセットされてその出力信号、
即ち図6(c) に示されている AIS検出結果が”1”にな
って AISが検出される。
【0055】一方、いま上述のようにして AISが出力さ
れているとすると、換言すればSRフリップフロップ8の
出力信号が”1”であるとすると、検出・解除セレクタ
3に与えられているセレクト信号SEは”1”であるの
で、SRフリップフロップ8はモードセレクタ6の出力信
号を選択している。そして更に、通常モードが設定され
ているとすると、モードセレクタ6に与えられているモ
ード信号MODEは”1”であるので、モードセレクタ6は
第1 AIS解除コード検出器4の出力信号を選択して検出
・解除セレクタ3へ出力する。この状態で、H1, H2バイ
トラッチ1がラッチしたH1, H2バイトに図6(a) に示さ
れているように通常モード時の AIS解除コードが含まれ
ていると、それが第1 AIS解除コード検出器4により検
出されてモードセレクタ6及び検出・解除セレクタ3を
通じて検出・解除保護回路7に与えられる。この状態が
図示しない保護クロックPCK の3クロックに亙って継続
すると、図6(h), (i), (j)に示されているように、各
Dフリップフロップ71, 72,73の#Q端子出力が全て”
1”になるので、図6(k) に示されているように ANDゲ
ート75の出力も”1”になる。これによりSRフリップフ
ロップ8がリセットされてその出力信号、即ち図6(c)
に示されている AIS検出結果が”0”になって AISが解
除される。
【0056】また、コンカチモードが設定されていると
すると、モードセレクタ6に与えられているモード信号
MODEは”0”であるので、モードセレクタ6は第2 AIS
解除コード検出器5の出力信号を選択して検出・解除セ
レクタ3へ出力する。この状態で、H1, H2バイトラッチ
1がラッチしたH1, H2バイトにコンカチモード時の AIS
解除コードが含まれていると、それが第2 AIS解除コー
ド検出器5により検出されてモードセレクタ6及び検出
・解除セレクタ3を通じて検出・解除保護回路7に与え
られる。以下の動作は上述の通常モード時の動作と同様
である。
【0057】
【発明の効果】以上に詳述したように、本発明ではモー
ドの如何に拘わらず一つの検出・解除保護回路で AISの
検出・解除を3段の保護段数で行えるようになるので、
装置を構成する LSIのゲート数を削減することが可能に
なり、従って LSI上に他の機能を盛り込むことも可能に
なり、コストの低減も可能になる。
【図面の簡単な説明】
【図1】本発明が対象とするディジタル伝送システムの
ネットワークの構成例を示す模式図である。
【図2】SONET のSTS-12 (12多重) のフレームフォーマ
ットの構成を示す模式図である。
【図3】AIS検出回路の従来の構成を示すブロック図で
ある。
【図4】本発明の AIS検出回路の原理構成を示すブロッ
ク図である。
【図5】本発明の AIS検出回路の一実施例の構成を示す
ブロック図である。
【図6】本発明の AIS検出回路の一実施例の動作説明の
ためのタイミングチャートである。
【符号の説明】
2 AIS検出コード検出器 4 第1 AIS解除コード検出器 5 第2 AIS解除コード検出器 6 モード選択手段(モードセレクタ) 7 検出・解除保護手段(検出・解除保護回路) 8 検出・解除検出手段(SRフリップフロップ) AIS 故障報知信号 H1, H2 故障報知信号が含まれるバイト

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数のモードそれぞれについて規定され
    ている故障発生を報知する故障報知信号が、入力信号の
    連続する所定数のフレーム中の特定の領域(H1, H2)に含
    まれる場合に故障検出信号(AIS) を出力し、複数のモー
    ドそれぞれについて規定されている故障発生の解除を報
    知する解除信号が、入力信号の連続する所定数のフレー
    ム中の特定の領域(H1, H2)に含まれる場合に故障検出信
    号(AIS) の出力を解除する故障報知信号検出回路におい
    て、 前記複数のモードそれぞれについて規定されている故障
    報知信号及び解除信号をそれぞれ検出する複数の信号検
    出手段(2, 4, 5) と、 これらの信号検出手段(2, 4, 5) の検出結果のいずれか
    をその時点で設定されているモードに従って有効にする
    モード選択手段(6) と、 該モード選択手段(6) により選択された前記信号検出手
    段(2,4, 5) の検出結果が前記所定数連続するか否かを
    判定する手段(7)と、 該手段(7) の判定結果に従って前記故障検出信号(AIS)
    を出力し、また解除する検出・解除検出手段(8) とを備
    えたことを特徴とする故障報知信号検出回路。
JP3187642A 1991-07-26 1991-07-26 故障報知信号検出回路 Expired - Lifetime JP2603165B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3187642A JP2603165B2 (ja) 1991-07-26 1991-07-26 故障報知信号検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3187642A JP2603165B2 (ja) 1991-07-26 1991-07-26 故障報知信号検出回路

Publications (2)

Publication Number Publication Date
JPH0537598A JPH0537598A (ja) 1993-02-12
JP2603165B2 true JP2603165B2 (ja) 1997-04-23

Family

ID=16209692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3187642A Expired - Lifetime JP2603165B2 (ja) 1991-07-26 1991-07-26 故障報知信号検出回路

Country Status (1)

Country Link
JP (1) JP2603165B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19542230C2 (de) * 1995-11-13 1998-08-27 Siemens Ag Verfahren zur Auswahl von verketteten Signalen aus Empfangssignalen der Synchron-Digital-Hierarchie
JP3771479B2 (ja) 2001-10-29 2006-04-26 富士通株式会社 アラーム監視装置および伝送装置

Also Published As

Publication number Publication date
JPH0537598A (ja) 1993-02-12

Similar Documents

Publication Publication Date Title
US4920535A (en) Demultiplexer system
US5446725A (en) Method of changing over path switch in optical transmission device
JP3421208B2 (ja) ディジタル伝送システムおよび同期伝送装置におけるパス試験信号生成回路ならびにパス試験信号検査回路
JP2897099B2 (ja) タンデム・コネクション・メインテナンス方式
US6477184B1 (en) Time-division multiplexing transmission system
US6256326B1 (en) Pseudo-synchronization prevention method in SDH transmission mode, pseudo-synchronization preventing SDH transmission system, and transmitter-receiver in pseudo-synchronization preventing SDH transmission system
US7151783B2 (en) Frame synchronous pattern processing apparatus and frame synchronous pattern detection apparatus and method for detecting frame synchronous pattern
US6693919B1 (en) Frame synchronization method and frame synchronization circuit
CA2016639C (en) Sonet h4 byte generator
JPH0879230A (ja) フレーム同期信号のフレームの開始位置情報を伝送しかつ検出する伝送装置
JP3161911B2 (ja) 回線切替方法及び回線切替装置
US5132991A (en) Frame error detection system
JP2603165B2 (ja) 故障報知信号検出回路
US5619532A (en) Digital communication system
JP3323002B2 (ja) ディジタル通信網における伝送品質監視方式
JP3434149B2 (ja) フレーム同期信号検出装置
EP1206092B1 (en) Automatic bit-rate detection scheme for a SONET transceiver
US5235603A (en) System for determining loss of activity on a plurality of data lines
US6446146B1 (en) Line terminating device
US5528580A (en) Add-drop control apparatus
US7912096B2 (en) Add/drop multiplexer and interface
JPH1093536A (ja) 伝送装置のユニット間インタフェース方式
JPH03263946A (ja) デジタル通信の伝送用符号変換方式
JP2564034B2 (ja) ディジタル伝送システムのフレーム・フォーマットにおける機能試験方法及び試験回路
KR100278444B1 (ko) 동기식 디지털 계위(sdh) 전송을 위한 관리단위(au) 포인터 해석에 의한 경보신호 검출 회로

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19961105