KR0131552B1

KR0131552B1 - 데이타 클럭신호의 지연회로

Info

Publication number: KR0131552B1
Application number: KR1019940018241A
Authority: KR
Inventors: 곽재봉
Original assignee: 박성규; 대우통신주식회사
Priority date: 1994-07-27
Filing date: 1994-07-27
Publication date: 1998-04-21
Also published as: KR960006380A

Abstract

본 발명은 종합 정보 통신망 접속방식의 모듈러(IOM2) 버스 유니트(10)상에서 발생되는 프레임 동기 신호(FSC), 데이터 클럭신호(DCL) 및 고주파 클럭 발생부(30)로부터 발생되는 소정의 고주파 클럭 신호를 이용하여 지속시간이 짧은 프레임 동기 리세트 신호와 상기 DCL 신호를 소정기간동안 지연시킨 후 지연된 DCL 신호를 발생하는 회로로서, 상기 IOM2 버스 유니트(10)상에서 발생되는 상기 FSC 신호를 수신하여 FSC 신호의 라이징 또는 폴링 에지를 기준으로 개시 시점을 설정하여 소정시간 동안 상기 라이징 또는 폴링 에지에 의한 기준신호의 레벨을 유지시키는 유지수단과; 상기 유지수단에서 발생되는 출력 데이터를 입력하여 소정시간 동안 유지시키는 수단과, 상기 수단에서 소정시간 유지되어 출력되는 데이터를 소정시간 지연시키는 데이터 지연회로와, 상기 데이터 지연 회로에서 제공되는 데이터와 외부로부터 입력되는 시스템 리세트 신호(/RESET)를 논리 곱하여 상기 유지시키는 수단에서 유지되는 신호를 최종 리세트 시키는 수단으로 구성되어, 상기 유지수단에서 설정하여 유지되는 신호를 상기 고주파 클럭 발생부(20)로부터 제공되는 클럭 신호에 의거하여 소정의 시간후에 리세트 시키는 신호를 생성하는 프레임 동기 리세트 신호 생성 수단과; 상기 DCL 신호를 상기 프레임 동기 리세트 신호의 생성 시점부터 소정기간 동안 지연시키는 지연수단을 포함함을 특징으로 한다.

Description

데이터 클럭신호의 지연회로

제1도는 본 발명에 따른 데이터 클럭신호의 지연회로의 일실시예를 나타낸 상세 회로도.

제2도(a) 내지(j)는 제1도의 각부에 대한 타이밍도.

* 도면의 주요부분에 대한 부호의 설명.

10 : IOM2 버스 유니트 20 : 프레임 동기 리세트 신호 생성부

30 : 고주파 클럭 생성부 40 : 데이터 클럭 신호 지연부

본 발명은 종합 정보 통신망(ISDN) 교환기에 유럽의 원격통신 표준 위원회에서 규정한 유럽의 개인 휴대 통신에 관한 규격인 덱트(Digital European Codeless Telecommunication : DECT) 방식의 무선 접속방식을 사용할때의 DECT 무선 기지국과 ISDN 교환기와의 접속장치에 관한 것으로, 특히 DECT무선 기지국내의 종합 정보 통신망 접속 방식의 모듈러(ISDN Oriented Modulo : IOM2) 버스에 이용되는 데이터 클럭신호를 소정 시간동안 지연하는 데이터 클럭신호의 지연회로에 관한 것이다.

ISDN 교환기와의 접속을 위해서는, U인터페이스와의 접속을 위한 ISDN통신 콘트롤러, U 인터페이스를 통한 정보 전송에 있어서 D채널 처리를 위한 D채널 콘트롤러, B채널 처리를 위한 B채널 콘트롤러가 IOM2 버스 형태로 접속된다. 교환기에서의 음성 데이터는 펄스 코드변조(PCM)형태의 신호로 처리되기 때문에, DECT무선 기지국에서 교환기로 전달되는 음성 데이터는 예로서 64Kbps PCM 데이터이어야 한다.

그러나, DECT무선 기지국에서 규정하고 있는 음성 코딩 방식은 32Kbps 적용 펄스 변조(ADPCM)방식이기 때문에, 무선 기지국과 단말기(또는 핸드 세트)간, 무선 기지국내의 음성정보는 ADPCM으로 처리된다. 그러므로, 만일 64Kbps의 PCM데이타로 알려진 IOM2버스에 이용하는 경우에는 별 문제가 없으나, DECT무선기지국과 단말기(또는 휴대용 전화기)사이의 접속이 무선으로 연결되고, 무선 채널의 사용 효율을 높이기 위해서 음성을 32Kbps ADPCM방식을 이용하는 덱트 방식의 무선 기지국간을 접속할 경우에는, 알려진 IOM2 버스의 신호 형태를 이전 형태 그대로 사용할 수가 없다. 즉 지금까지한 가입자의 음성정보는 하나의 B채널을 통해서 전달할 수 있었으나 DECT방식에서와 같이 32Kbps ADPCM 음성 부호화 방식을 이용하여 하나의 B채널내에 두 사람의 가입자 정보를 전달하는 등의 처리를 하게 될 경우, 두 가입자에 대한 음성 정보를 하나의 B채널내에 결합시켜서 전송하거나 또는 하나의 B채널을 통해 전송되는 두 사람의 음성정보를 각기 분리해내는 등의 처리를 하기 위해서는 기존의 단순한 IOM2 버스의 클럭 신호만으로는 처리가 불가능하다. 이로인해 DECT 무선 기지국에서는 한 보드내에 2개 이상의 IOM2 버스를 사용하게 되었다.

전술한 바와 같이, IOM2 버스상에서 발생되는 2개이상의 신호를 한 보드상에서 사용할 때, 두 가입자에게 대한 음성정보를 하나의 B채널내에 결합시켜서 전송하거나, 또는 하나의 B채널을 통해 전송되는 두 사람의 음성정보를 각기 분리해내는 등의 처리, 또한 본 발명에 이용되는 레지스터들의 로드 입력신호, 그리고 ADPCM, PCM변환 신호의 마스킹 신호등을 생성하기 위한 목적으로 사용하기 위해서는 프레임 동기신호와 일치하는 라이징 에지(Rising Edge)를 갖고 프레임 동기신호보다 훨씬 짧은 지속시간을 갖는 어떤 신호가 요구된다. 또한 데이터 클럭 신호(DCL)를 새로이 생성된 짧은 지속시간을 갖는 프레임 동기 신호(FSC)발생 시점 후 첫 번째 데이터 클럭 신호(DCL)의 라이징 에지부터 사용할수 있도록 IOM2 버스 유니트(10)에서 발생된 최초의 DCL 신호를 소정기간 지연하여야 한다.

그러나, 종래의 IOM2 버스 하나를 사용하기 위해 구성되어 있는 IOM2 버스의 기준신호(예로서, FSC신호, DCL신호)만으로는 2개 이상의 IOM2 버스로 부터의 신호를 상호 결합하거나 분리하는 등의 처리를 위해서는 부적합하거나 부족하다. 즉, 전술한 바와 같은 요구에 의해 FSC신호와 DCL신호보다 지속시간이 짧은 어떤 리세트 신호가 요구되며, 또한 새로 생성된 리세트 신호를 기준해서 소정시간 지연된 DCL신호, 즉, FSC신호를 기준하여 첫 번째 DCL부터 계수할 경우에, 기존의 IOM2 버스 신호로는 첫 번째 DCL 신호의 라이징에지가 FSC 신호와 겹쳐있기 때문에 FSC 신호를 클리어 신호로 사용하는 경우, 첫 번째 DCL 신호를 사용할 수 없는 단점이 있었다. 따라서 본 발명의 목적은 DECT 무선 기지국내의 IOM2 버스에 이용되는 FSC신호와 DCL신호의 지속시간 폭보다 좁은 프레임 동기 리세트 신호를 생성하며, 생성된 리세트 신호 발생 시점부터 소정시간 지연한 후 DCL 신호를 생성하는 데이터 클럭 신호의 지연회로를 제공하는 데 있다.

본 발명에 따르면, 종합 정보 통신망 접속방식의 모듈러(IOM2)버스 유니트상에서 발생되는 프레임 동기 신호(FSC), 데이터 클럭신호(DCL) 및 고주파 클럭 발생부로부터 발생되는 소정의 고주파 클럭신호를 이용하여 지속시간이 짧은 프레임 동기 리세트 신호와 상기 DCL 신호를 소정기간동안 지연시킨후 지연된 DCL 신호를 발생하는 회로로서, 상기 IOM2 버스 유니트상에서 발생되는 상기 FSC 신호를 수신하여 FSC 신호의 라이징 또는 폴링 에지를 기준으로 개시 시점을 설정하여 소정시간 동안 상기 라이징 또는 폴링 에지에 의한 기준신호의 레벨을 유지시키는 유지수단과; 상기 유지수단에서 발생되는 출력 데이터를 입력하여 소정시간 동안 유지시키는 수단과, 상기 수단에서 소정시간 유지되어 출력되는 데이터를 소정시간 지연시키는 데이터 지연 회로와, 상기 데이터 지연 회로에서 제공되는 데이터와 외부로부터 입력되는 시스템 리세트 신호(/RESET)를 논리 곱하여 상기 유지시키는 수단에서 유지되는 신호를 최종 리세트 시키는 수단으로 구성되어, 상기 유지수단에서 설정하여 유지되는 신호를 상기 고주파 클럭 발생부로부터 제공되는 클럭 신호에 의거하여 소정의 시간후에 리세트 시키는 신호를 생성하는 프레임 동기 리세트 신호 생성 수단과; 상기 DCL신호를 상기 프레임 동기 리세트 생성 시점부터 소정시간 동안 지연시키는 지연수단을 포함한다.

이하에서는 첨부된 도면을 참조하여 본 발명의 실시예가 상세히 설명된다.

제1도는 본 발명에 따른 데이터 클럭 신호의 지연회로의 일실시예를 나타내는 블록도이며, 제2도(a) 내지 (j)는 제1도의 각 부에 대한 타이밍도이다. 제1 및 제2도를 참조하면, 도시된 바와같이 본 발명의 회로는 예를들어 한 개 이상의 IOM2 버스 유니트(10)가 하나의 보드상에 존재한다고 가정한다. IOM2 버스 유니트(10)에는 IOM2 버스마스터 콘트롤러(10A) 및 슬레이브 콘트롤러(10B)가 각기 포함되며, 이 버스 유니트(10)는 교환기로부터 수신되는 데이터를 D채널과 B채널로 각기 분리하여 단말기 또는 무선 기지국내의 다른 장치로 하향신호 처리할 수도 있고, 또한, 단말기 무선 기지국의 다른 장치로 부터의 데이터를 교환기로 상향 신호처리 할수도 있다.

또한, 이러한 버스 유니트(10)의 콘트롤러(10A, 10B)간에는 도시된 바와같이 4개의 신호 라인들, 즉 프레임 동기신호(FSC), 데이터 클럭 신호(DCL), 상향 전송 데이터(DUP)및 하향 전송 데이터(DDN)들이 상호 통신되는 라인들이 구성된다. IOM2 버스의 터미널 보드에서의 한 프레임의 길이는 125usec이며, 각각의 프레임은 FSC신호에 의해 구별된다. DCL 신호는 프레임의 한 주기(1T)내에 192개가 발생되고 상방향 및 하방향으로의 각각의 데이터는 두 개의 데이터 클럭마다 한 비트씩 전송되도록 되어 있어, 한 프레임내에서 전송할 수 있는 최대 데이터량은 96비트이다. 그러나 96비트 모두가 정보 전송용으로 사용되지는 않고, 예를 들어 2B+D의 경우 B채널을 이용하여 음성정보가 송수신되고, D채널을 이용하여 각종 정보, 즉 접속에 필요한 정보 및 기타 시스템 콘트롤용 정보가 전송된다.

본 발명의 회로는 IOM2 버스 유니트(10)에서 발생되는 신호(FSC, DCL)중에서, FSC 신호의 라이징 에지 또는 폴링 에지를 기준으로하여 지속시간이 짧은 프레임 동기 리세트 신호를 생성하기 위해 신호의 개시시점을 설정하며, FSC 신호의 발생 이후 소정 기간 후 설정된 레벨값을 리세트 시키기 위한 신호를 생성하는 프레임 동기 레세트 신호 생성부(14)와 전술한 프레임 동기 발생 시점부터 소정의 기간을 설정하기 위한 기준 신호로서 고주파 클럭 신호를 생성하여 전술한 프레임 동기 리세트신호 생성부(14)로 제공하는 고주파 클럭 생성부(OSC)(30)와, 전술한 DCL 신호를 클럭 신호에 의거하여 프레임 동기 리세트 발생 시점부터 소정기간 동안 지연시키는 데이터 클럭 신호 지연부(40)를 구비한다.

전술한 형태로 구성된 본 발명에 있어, 프레임 동기 리세트 신호 생성부(20)는 IOM2 버스 유니트(10)로 부터의 FSC 신호(제2도(a, c)참조)가 DCL 신호(제2도(b, d)참조)의 한 주기 이상에 걸쳐서 지속되기 때문에, DCL 신호의 첫 번째 클럭부터 사용하기 위해 신호의 1레벨 지속 시간을 줄이는 역할을 담당한다. 이러한 기능을 수행하기 위해, 즉 FSC 신호를 기준으로 지속 시간이 짧은 프레임 동기 리세트 신호(FSC_FC)(즉, 예를들어 액티브 하이, 또는 액티브 로우 형태로 최동 발생되는 리세트 신호(제2도(f)참조)는, 예로서 다수개의 디 플립플롭(D F/F : DF11 내지 DF13)), 다수개의 버퍼(BUF11A, UF12A) 및 앤드게이트(AND11A)와의 조합으로 생성할 수 있다. 이러한 플립플롭들은 시스템 전원이 온되는 시점에서 모두 리세트되어 그들의 내부에는 0의 값이 저장되며, 플립플롭 각각의 출력단(Q)으로는 0, 반전 출력단(/Q)으로는 1레벨을 제공한다. 이후 IOM2 버스 유니트(10)의 마스터 및 슬레이브 콘트롤러(10A, 10B)에서 IOM2 버스상의 데이터를 전송하기 시작, 즉 FSC 신호 및 DCL 신호가 발생하기 시작한다. 도시된 바와 같이 플립플롭(DF11)의 입력단자(D) 및 세트단자(/PR), 플립플롭(DF12)의 세트단자(/PR), 플립플롭(DF13)의 세트단자(PR)는 전원라인에 연결되고, 플립플롭(DF11)의 출력단자(Q)는 플립플롭(DF12)의 입력단(D)에 접속되며, 만일, 버스 유니트(10)로부터 플립플롭(DF11)의 클럭단으로 프레임 동기신호(FSC)가 제공되면, 플립플롭(DF11)에 1이 기록된다.

한편, 플립플롭(DF12, DF13)의 클럭단에는 클럭 생성부(30)의 출력 라인이 접속되고, 플립플롭의 각각의 입력단(D)으로는 플리플롭(DF11)의 출력단(Q)으로 부터의 FSC 신호에 대한 소정의 기록된 데이터가 입력되며, 고주파 클럭 생성부(30)(제2도 (e)참조)로 부터의 첫 번째 클럭의 라이징 에지(1)에서 플립플롭(DF12)에 1이 기록된다. 또한 플립플롭(DF12)의 출력단(Q)으로부터 발생된 데이터는 플립플롭(DF13)의 입력단으로 전달되어 FSC 신호가 발생 한 이후, 클럭 생성부(30)로 부터의 두 번째 클럭(2)의 라이징 에지에서 플립플롭(DF13)에 1이 기록된다. 0의 값을 갖는 플립플롭(DF13)의 반전 출력단(/Q)으로 부터의 출력 데이터는 버퍼(BUF11A)의 입력단으로 전달되고, 또한 이 데이터는 버퍼(BUF12A)를 통해 앤드 게이트(AND11A)의 일입력단자로 전달된다. 게이트(AND11A)는 리세트단(/RESET)을 통해 외부로부터 시스템 리세트 신호를 입력하고, 동시에 전술한 버퍼(BUF12A)로부터의 데이터를 다른 단자로 입력하여 논리곱한 후 출력한다. 이 출력 데이터는 전술한 플립플롭들(DF11, DF12, DF13)의 리세트 단자(/RES)로 각각 제공되어, FSC 신호 발생 이후 1의 값을 가지고 있던 플리플롭들(DF11, DF12, DF13)은 모두 리세트 상태가 된다.즉, 현재 수십 메가에서 백 메가, 또는 그 이상의 클럭 주파수를 생성하는 클럭 생성부(30)로 부터의 클럭신호를 이용하는 경우, 플립플롭(DF11)의 출력단들(Q/Q)로 부터의 출력은 FSC 신호에 동기되어, FSC 신호 발생이후 두 번째 클럭 신호의 주기동안, 이 지속 시간을 갖는 원래의 프레임 동기신호는 예를 들어, 700nsec의 신호 지속시간을 갖는 것에 비해 아주 짧은 지속시간을 갖는 신호를 얻을 수 있으며, 그 신호들은 다른 회로들로 제공되어 후술하는 DCL 신호의 지연 또는 기타 응용회로의 리세트 신호로 이용될 수 있다.

지연회로(40)는 전술하고 도시된 바와같이 예를들어 리세트 신호(FSC_FC)의 폴링 에지 발생 시점 이후 클럭신호의 첫 번째 라이징 에지 시점부터 DCL 신호를 사용할 수 있도록, 버스 유니트(10)에서 최초 발생한 DCL 신호를 소정 기간동안 지연하기 위한 것으로, 본 발명의 일실시예로서, 다수개의 D F/F(DF21, DF22, DF23, DF24)를 이용하여 구현할 수 있다. 즉, 플립플롭(DF21)의 입력단(D)에는 버스 유니트(10)에서 제공되는 DCL 신호를 전달하는 라인이 접속되어, 그 신호를 소정시간 저장한 후 그의 출력단(Q)을 통해 출력한다. 플립플롭(DF22)의 입력단(D)은 플립플롭(DF21)의 출력단(D)과 전기적으로 접속되며, 다른 플립플롭들(DF23, DF24)도 이와같은 식으로 연결 구성된다.

그리고, 그들의 세트 단자(/PR)는 모두 전원(VCC)라인과 접속되고, 또한 그들의 클럭단(CLK)에는 고주파 클럭 생성부(30)의 출력라인과 접속되며, 리세트단(/RES)에는 액티브 로우의 FSC_FC 신호에 접속된다. 그러므로 전술한 바와 같이 예를들어 선택한 소자들에 의하여 각 플립플롭의 출력은 제2도의 타이밍도에서와 같이 원하는 최종 지연된 DCL 신호(제2도 (j) 참조)를 생성할 수가 있다. 즉, 본 발명의 데이터 클럭 신호의 지연회로는 프레임 동기 리세트 신호 생성회로(20)로부터 리세트 신호(제2도(f)참조)의 폴링 에지 시점 이후부터, 클럭신호(제 2도(e)참조)의 처음 라이징 에지(3)부분까지 지연하기 위해 4개의 D플립플롭을 종속 결합한다. 그들의 출력값은 원래 DCL 신호(제 2도(b) 참조)를 확대하여 나타낸 타이밍도(제2도(d))와 동일한 폭을 가지며, 단지 클럭신호를 기준하여 1내지 3클럭이 지연된 신호(제2도(g 내지 j))를 얻을 수 있음은 물론, 본 발명의 실시예에서 원하는 최종 출력신호(제2도(j))를 얻을 수기 있다.

본 발명의 다른 실시예로서, 데이터 클럭 신호의 지연 조정은 전술한 프레임 동기 리세트신호 생성회로(14) 및 지연회로(40)내의 플립플롭의 수를 가변적으로 설정함으로서, 원하는 지속시간 및 소정시간 동안의 지연을 갖는 데이터 클럭 신호를 각각 생성할 수가 있다.

이상에서 설명한 바와 같이 본 발명에 의하면, DECT 무선 기지국내의 IOM2 버스에 이용되는 FSCT신호와 DCL신호의 지속시간 폭보다 좁은 프레임 동기 리세트 신호를 용이하게 생성할 수 있으며, 또한 DCL 신호를 리세트 신호 발생이후 소정 기간 동안 지연한 후 지연된 데이터 클럭신호를 용이하게 생성할 수 있다.

Claims

종합 정보 통신망 접속방식의 모듈러(IOM2) 버스 유니트(10)상에서 발생되는 프레임 동기 신호(FSC), 데이터 클럭신호(DCL) 및 고주파 클럭 발생부(30)로부터 발생되는 소정의 고주파 클럭신호를 이용하여 지속시간이 짧은 프레임 동기 리세트 신호와 상기 DCL 신호를 소정 기간동안 지연시킨 후 지연된 DCL 신호를 발생하는 회로로서, 상기 IOM2 버스 유니트(10)상에서 발생되는 상기 FSC 신호를 수신하여 FSC 신호의 라이징 또는 폴링 에지를 기준으로 개시 시점을 설정하여 소정시간 동안 상기 라이징 또는 폴링 에지에 의한 기준신호의 레벨을 유지시키는 유지수단과; 상기 유지수단에서 발생되는 출력 데이터를 입력하여 소정시간 동안 유지시키는 수단과, 상기 수단에서 소정시간 유지되어 출력되는 데이터를 소정시간 지연시키는 데이터 지연 회로와, 상기 데이터 지연회로에서 제공되는 데이터와 외부로부터 입력되는 시스템 리세트 신호(/RESET)를 논리 곱하여 상기 유지시키는 수단에서 유지되는 신호를 최종 리세트 시키는 수단으로 구성되어, 상기 유지수단에서 설정하여 유지되는 신호를 상기 고주파 클럭 발생부(20)로부터 제공되는 클럭 신호에 의거하여 소정의 시간후에 리세트 시키는 신호를 생성하는 프레임 동기 리세트 신호 생성 수단과; 상기 DCL신호를 상기 프레임 동기 리세트 신호의 생성 시점부터 소정기간 동안 지연시키는 지연수단을 포함하는 데이터 클럭 신호의 지연회로.
제1항에 있어서, 상기 프레임 리세트 신호 생성 수단에서 수행하는 최종 리세트 생성의 타이밍은 상기 소정시간 유지시키는 수단내의 소자들의 수를 가변적으로 조절하므로서 설정되는 데이터 클럭신호의 지연회로.
제2항에 있어서, 상기 지연수단은 하나 이상의 디 플립플롭(D F/F)들이 종속되어 구성된 데이터 클럭신호의 지연회로.
제3항에 있어서, 상기 지연 수단에서의 최종 지연된 DCL 신호의 생성은 상기 디 플립플롭의 수를 가변적으로 조절함으로서 지연 기간을 조절하는 데이터 클럭신호의 지연회로.