JP2002232402A - クロック信号の自動位相反転回路 - Google Patents

クロック信号の自動位相反転回路

Info

Publication number
JP2002232402A
JP2002232402A JP2001030623A JP2001030623A JP2002232402A JP 2002232402 A JP2002232402 A JP 2002232402A JP 2001030623 A JP2001030623 A JP 2001030623A JP 2001030623 A JP2001030623 A JP 2001030623A JP 2002232402 A JP2002232402 A JP 2002232402A
Authority
JP
Japan
Prior art keywords
circuit
phase
clock signal
positive
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001030623A
Other languages
English (en)
Inventor
Junichi Harada
順一 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Communication Equipment Co Ltd
Original Assignee
Toyo Communication Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Communication Equipment Co Ltd filed Critical Toyo Communication Equipment Co Ltd
Priority to JP2001030623A priority Critical patent/JP2002232402A/ja
Publication of JP2002232402A publication Critical patent/JP2002232402A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】ディジタル通信装置間のディジタルインタフェ
ース回路におけるクロック信号の位相設定を、自動化す
るクロック信号の自動位相反転回路を提供することを目
的とする。 【解決手段】逆相クロック信号を生成するIV回路2
7、33と、受信データの変化点を検出する受信データ
変化点検出回路28と、受信データを読込む際の正相ク
ロック信号位相の動作マージンを判定し所定の保護回路
を介して判定結果を出力する正相側クロック信号判定回
路29と、受信データを読込む際の逆相クロック信号位
相の動作マージンを判定し所定の保護回路を介して判定
結果を出力する逆相側クロック信号判定回路30と、ク
ロック信号の選択信号を生成する選択信号生成回路31
と、前記選択信号の論理により正相或いは逆相のクロッ
ク信号を選択出力するクロック信号選択回路32とによ
り構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はクロック信号の自動
位相反転回路に関し、特にデータ回線終端装置(以降、
DCEと称す)とデータ端末装置(以降、DTEと称
す)間の接続のようなディジタル通信装置の接続のため
のインタフェース回路において、受信データを読み込み
する際に用いられるクロック信号の位相を設定するクロ
ック信号の自動位相反転回路に関する。
【0002】
【従来の技術】近年、インターネットの普及に伴い、デ
ィジタル網を構成して各種のシステムの構築が図られて
いる。図7に、ユーザに設置した端末装置と通信事業者
に設置した局装置間を専用線により接続して、インター
ネットにユーザの端末装置を収容したシステム構成例を
示す。同図によれば、ユーザ1の複数の端末装置2a、
2b、2cは、LAN3に収容した後、ルータ4を介し
てディジタルサービスユニット(以降、DSUと称す)
・ターミナルアダプタ(以降、TAと称す)5に接続
し、所定のフォーマットに従った光ディジタル信号を光
ファイバーからなる専用線6に出力する。一方、通信事
業者7においては、ユーザ1に設置したDSU・TA5
が出力する光ディジタル信号を、Iインタフェースサー
ビスユニット(以降、ISUと称す)8を介して入力
し、専用線ノード装置9においてクロスコネクト処理を
行った後、インタフェース変換装置10とルータ11を
経由してインターネット12に出力する。
【0003】ディジタル通信装置間の接続に際して、標
準的なディジタルインタフェース条件の規定が設けられ
ており、図7のシステム構成例においては、インタフェ
ース変換装置10とルータ11間において、インタフェ
ース変換装置10をDCE、ルータ11をDTEとし
て、ITU勧告であるX.21或いはV.35に規定さ
れているインタフェース条件を満足させている。
【0004】図8に、従来のディジタル通信装置間にお
いて用いられているディジタルインタフェース回路の構
成例を示す。同図は、DCE13とDTE14をインタ
フェースケーブル15により接続して構成し、DCE1
3には、送信データを入力するフリップフロップ回路
(以降、FF回路と称す)16と、データ信号R、クロ
ック信号Sを出力するドライバー回路(以降、DR回路
と称す)17a、17bと、データ信号Tを受信するレ
シーバ回路(以降、RC回路と称す)18と、受信デー
タを入力するFF回路19と、装置内クロック信号の位
相を反転させるインバータ回路(以降、IV回路と称
す)20と、クロック信号の位相を切り替えるクロック
選択回路21と、クロック信号の位相を切り替えるため
のスイッチ(以降、SWと称す)22とを備えている。
一方、DTE14には、データ信号R、クロック信号S
を受信するRC回路23a、23bと、受信データを入
力するFF回路24と、送信データを入力するFF回路
25と、データ信号Tを出力するDR回路26とを備え
ている。
【0005】図8の動作を説明すると、DCE13は、
送信データを装置内クロック信号のタイミングによりF
F回路16に書き込んだ後、DR回路17aを介して所
定の信号波形を形成しデータ信号Rとして出力する。ク
ロック信号は、装置内クロック信号を、DR回路17b
を介して所定の信号波形に形成し、クロック信号Sとし
て出力する。DTE14が出力するデータ信号Tは、R
C回路18を介して受信し、装置内クロック信号のタイ
ミングでFF回路19に書き込む。この時使用するクロ
ック信号は、受信データの遅延時間に応じて、正相の装
置内クロック信号、或るいは、逆相の装置内クロック信
号を選択する必要があるために、SW22の操作により
クロック選択回路21を動作させる。
【0006】DTE14は、DCE13が出力するデー
タ信号R、クロック信号SをRC回路23a、23bを
介して入力し、受信データとクロック信号とすると共
に、受信データは、受信したクロック信号のタイミング
でFF回路24に書き込む。送信データは、前記クロッ
ク信号のタイミングによりFF回路25に書き込み、D
R回路26を介して所定の波形に形成し、データ信号T
として出力する。
【0007】
【発明が解決しようとする課題】DCE側から送出する
データ信号Rと、DCEに到着するデータ信号Tの両者
の変化点は、DCEとDTE間を接続するインタフェー
スケーブルの長さ等により、データ信号Tに遅延時間を
生じることから、ずれが発生する。データ信号R、Tの
伝送速度が、低速な64kbit/sec〜1536k
bit/sec程度であれば、データの1周期が遅延量
よりはるかに長く問題とならないが、データ信号R、T
の伝送速度が、高速な1536kbit/sec以上で
あると遅延量のほうがデータ1周期より長い場合があ
り、DCE側においてデータ信号Tを自装置の装置内ク
ロック信号のタイミングにより読み込む際に、クロック
信号とデータ信号T間の位相差を最適にするようクロッ
ク信号を調整する必要がある。一般に、DCEに備えた
データ信号の受信回路においては、対応する伝送速度の
種類が多いこと等から、2R、3R等の等化再生回路の
搭載による対応をせずに、クロック信号を正位相のまま
使用するか、逆位相にして使用するかのクロック信号の
位相反転により対応し、装置の保守者が受信データのエ
ラー発生状況から判断し、スイッチを操作して設定して
いた。
【0008】しかしながら、従来から用いられているデ
ィジタル通信装置間のディジタルインタフェース回路
は、データ信号R、Tの伝送速度が高速である時に、施
行時のインタフェースケーブルの長さによりその都度設
定が必要であると共に、データ信号の速度変更の際にも
再設定が必要となり、DCEの運用が煩雑であった。本
発明は、上述したような従来から用いられているディジ
タル通信装置間のディジタルインタフェース回路の問題
を解決するためになされたものであって、クロック信号
の位相設定を自動化するクロック信号の自動位相反転回
路を提供することを目的とする。
【0009】
【課題を解決するための手段】上記目的を達成するため
に本発明に係わるクロック信号の自動位相反転回路は、
以下の構成をとる。請求項1記載のクロック信号の自動
位相反転回路は、ディジタル通信装置間を接続するイン
タフェース回路に使用し受信データを読み込むクロック
信号の自動位相反転回路において、装置内の正相クロッ
ク信号の位相を反転し逆相クロック信号を出力するイン
バータ回路と、受信データの変化点にてワンショットパ
ルスを生成し出力する受信データ変化点検出回路と、前
記逆相クロック信号と前記ワンショットパルスとを基に
受信データを読込む際の正相クロック信号位相の動作マ
ージンを判定し所定の保護回路を介して判定結果を出力
する正相側クロック信号判定回路と、前記正相クロック
信号と前記ワンショットパルスとを基に受信データを読
込む際の逆相クロック信号位相の動作マージンを判定し
所定の保護回路を介して判定結果を出力する逆相側クロ
ック信号判定回路と、前記正相側クロック信号判定回路
出力信号と前記逆相側クロック信号判定回路出力信号と
を入力しクロック信号の選択信号を生成する選択信号生
成回路と、該選択信号生成回路が出力する選択信号の論
理により正相クロック信号或いは逆相クロック信号の何
れかを選択し出力するクロック信号選択回路とにより構
成する。
【0010】請求項2記載のクロック信号の自動位相反
転回路は、前記正相側クロック信号判定回路が、前記逆
相クロック信号を基に受信データに対する正相クロック
信号位相の動作マージン判定のためのタイミング信号を
生成する正相クロック信号近傍タイミング生成回路と、
該正相クロック信号近傍タイミング生成回路が出力する
タイミング信号をイネーブル入力端子に入力し前記受信
データ変化点検出回路が出力するワンショットパルスを
クロック入力端子に入力して所定数のカウントを行った
後キャリーアウトパルスを出力する正相カウンタ回路
と、該正相カウンタ回路が出力するキャリーアウトパル
スを所定数のカウントを行った後キャリーアウトパルス
を出力する正相保護回路と、外部スイッチの制御により
前記選択信号生成回路の第一の入力端子に入力する信号
を前記正相保護回路出力或いは前記正相カウンタ回路出
力の何れかに設定する正相保護回路飛び越し回路と、該
正相保護回路飛び越し回路の出力状態を表示する正相L
ED点灯回路とにより構成する。
【0011】請求項3記載のクロック信号の自動位相反
転回路は、前記逆相側クロック信号判定回路が、前記正
相クロック信号を基に受信データに対する逆相クロック
信号位相の動作マージン判定のためのタイミング信号を
生成する逆相クロック信号近傍タイミング生成回路と、
該逆相クロック信号近傍タイミング生成回路が出力する
タイミング信号をイネーブル入力端子に入力し前記受信
データ変化点検出回路が出力するワンショットパルスを
クロック入力端子に入力して所定数のカウントを行った
後キャリーアウトパルスを出力する逆相カウンタ回路
と、該逆相カウンタ回路が出力するキャリーアウトパル
スを所定数のカウントを行った後キャリーアウトパルス
を出力する逆相保護回路と、外部スイッチの制御により
前記選択信号生成回路の第二の入力端子に入力する信号
を前記逆相保護回路出力或いは前記逆相カウンタ回路出
力の何れかに設定する逆相保護回路飛び越し回路と、該
逆相保護回路飛び越し回路の出力状態を表示する逆相L
ED点灯回路とにより構成する。
【0012】請求項4記載のクロック信号の自動位相反
転回路は、前記ディジタル通信装置間を接続するインタ
フェース回路が、ITU勧告のX.21に規定されてい
るインタフェース条件を満足するよう構成する。
【0013】請求項5記載のクロック信号の自動位相反
転回路は、前記ディジタル通信装置間を接続するインタ
フェース回路が、ITU勧告のV.35に規定されてい
るインタフェース条件を満足するよう構成する。
【0014】
【発明の実施の形態】以下、図示した実施例に基づいて
本発明を詳細に説明する。図1は、本発明に係るクロッ
ク信号の自動位相反転回路の一実施例を示す構成図であ
る。同図は、装置内の正相クロック信号の位相を反転し
逆相クロック信号を出力するIV回路27と、受信デー
タの変化点を検出してワンショットパルスを出力する受
信データ変化点検出回路28と、前記逆相クロック信号
と前記ワンショットパルスとを基に受信データを読込む
際の正相クロック信号位相の動作マージンを判定し所定
の保護回路を介して判定結果を出力する正相側クロック
信号判定回路29と、前記正相クロック信号と前記ワン
ショットパルスとを基に受信データを読込む際の逆相ク
ロック信号位相の動作マージンを判定し所定の保護回路
を介して判定結果を出力する逆相側クロック信号判定回
路30と、前記正相側クロック信号判定回路29が出力
する信号と前記逆相側クロック信号判定回路30が出力
する信号とを入力しクロック信号の選択信号を生成する
選択信号生成回路31と、該選択信号生成回路31が出
力する選択信号の論理により正相或いは逆相のクロック
信号を選択出力するクロック信号選択回路32と、装置
内の正相クロック信号を位相反転して逆相とするIV回
路33とにより構成する。
【0015】一方、正相側クロック信号判定回路29
は、前記逆相クロック信号を基に受信データに対する正
相クロック信号位相の動作マージンを判定するタイミン
グ信号を生成する正相クロック信号近傍タイミング生成
回路34と、該正相クロック信号近傍タイミング生成回
路34が出力するタイミング信号をイネーブル入力端子
に入力し前記受信データ変化点検出回路28が出力する
ワンショットパルスをクロック入力端子に入力して所定
数のカウントを行った後キャリーアウトパルスを出力す
る正相カウンタ回路35と、該正相カウンタ回路35が
出力するキャリーアウトパルスを所定数のカウントを行
った後キャリーアウトパルスを出力する正相保護回路3
6と、外部スイッチの制御により前記選択信号生成回路
31の第一の入力端子に前記正相保護回路36が出力す
るキャリーアウトパルスを入力するか或いは前記正相カ
ウンタ回路35が出力するキャリーアウトパルスを入力
するかの選択を行う正相保護回路飛び越し回路37と、
該正相保護回路飛び越し回路37の出力状態を表示する
正相LED点灯回路38とにより構成する。
【0016】逆相クロック信号選択回路30は、前記正
相クロック信号を基に受信データに対する逆相クロック
信号位相の動作マージンを判定するタイミング信号を生
成する逆相クロック信号近傍タイミング生成回路39
と、該逆相クロック信号近傍タイミング生成回路39が
出力するタイミング信号をイネーブル入力端子に入力し
前記受信データ変化点検出回路28が出力するワンショ
ットパルスをクロック入力端子に入力して所定数のカウ
ントを行った後キャリーアウトパルスを出力する逆相カ
ウンタ回路40と、該逆相カウンタ回路40が出力する
キャリーアウトパルスを所定数のカウントを行った後キ
ャリーアウトパルスを出力する逆相保護回路41と、外
部スイッチの制御により前記選択信号生成回路31の第
二の入力端子に前記逆相保護回路41が出力するキャリ
ーアウトパルスを入力するか或いは前記逆相カウンタ回
路40が出力するキャリーアウトパルスを入力するかの
選択を行う逆相保護回路飛び越し回路42と、該逆相保
護回路飛び越し回路42の出力状態を表示する逆相LE
D点灯回路43とにより構成する。
【0017】図1の動作を、図2を含めて説明する。図
2は、本発明に係るディジタル通信装置間において用い
られているディジタルインタフェース回路の構成例であ
る。同図は、DCE44とDTE14をインタフェース
ケーブル15により接続して構成し、DCE44には、
送信データを入力するFF回路16と、データ信号R、
クロック信号Sを出力するDR回路17a、17bと、
データ信号Tを受信するRC回路18と、受信データを
入力するFF回路19と、クロック信号の位相を自動で
切り替えるクロック信号の自動位相反転回路45と、ク
ロック信号の自動位相反転回路45の動作条件を設定す
るSW46とを備えている。
【0018】一方、DTE14には、データ信号R、ク
ロック信号Sを受信するRC回路23a、23bと、受
信データを入力するFF回路24と、送信データを入力
するFF回路25と、データ信号Tを出力するDR回路
26とを備えている。そこで、DCE44に備えたクロ
ック信号の自動位相反転回路45は、正相の装置内クロ
ック信号を入力して、RC回路18が出力する受信デー
タを基にクロック信号と受信データ間の位相差を識別
し、正相クロック信号と逆相クロック信号の何れかがク
ロック信号として適合するかを判定し、選択したクロッ
ク信号を打抜きクロック信号としてFF回路19のクロ
ック入力端子へ入力する。
【0019】次に、図1の動作を説明する。先ず、逆相
の装置内クロック信号から正相の装置内クロック信号に
打抜きクロック信号の選択が移行される場合について説
明すると、正相クロック信号近傍タイミング生成回路3
4は、正相の装置内クロック信号の位相をIV回路27
により反転した逆相クロック信号を入力し、逆相クロッ
ク信号の立ち上がり点を中心とし、前後に所定のパルス
幅を持つ正相クロック信号の動作マージン判定タイミン
グ信号を生成する。一方、逆相クロック信号近傍タイミ
ング生成回路32は、正相クロック信号を入力し、正相
クロック信号の立ち上がり点を中心とし、前後に所定の
パルス幅を持つ逆相クロック信号の動作マージン判定タ
イミング信号を生成する。このタイミング信号のパルス
幅が、正相クロック信号或いは逆相クロック信号の何れ
かを選択するために行なう判定の際の動作マージンとな
る。
【0020】受信データ変化点検出回路28では、入力
した受信データの立ち上がりタイミングでワンショット
パルスを出力させ、受信データの変化点情報とする。そ
こで、正相カウンタ回路35は、前記正相クロック信号
の動作マージン判定タイミング信号をイネーブル入力端
子に入力し、前記ワンショットパルスをクロック入力端
子に入力して、カウントを行う。一方、逆相カウンタ回
路40は、前記逆相クロック信号の動作マージン判定タ
イミング信号をイネーブル入力端子に入力し、前記ワン
ショットパルスをクロック入力端子に入力して、カウン
トを行う。従って、前記正相カウンタ回路35と逆相カ
ウンタ回路40の夫々は、正相或いは逆相のクロック信
号に対する動作マージン判定タイミング信号の位相にワ
ンショットパルスの位相が一致したカウンタ回路のみカ
ウント動作を行う。
【0021】ここで、正相クロック信号の動作マージン
判定タイミング信号の位相にワンショットパルスの位相
が一致して正相カウンタ回路35がカウント動作を行っ
ているものとすると、正相カウンタ回路35は、所定の
パルス数をカウントするとキャリーアウトパルスを正相
保護回路36へ出力する。一方、逆相カウンタ回路40
は、カウント動作を停止しているので、逆相保護回路4
1へのパルス入力は無い。
【0022】次に、正相保護回路36は、カウンタ回路
により構成し、前記正相カウンタ回路35が出力するキ
ャリーアウトパルスを、何回カウントしたら正相クロッ
ク信号を打抜きクロック信号として選択するかを決定
し、ノイズ等の影響により誤動作して正相クロック信号
を打抜きクロック信号として選択することを防ぐもので
ある。そこで、所定の回数、正相カウンタ回路35が出
力するキャリーアウトパルスをカウントすると、正相ク
ロック信号選択状態となり、キャリーアウトパルスを正
相保護回路飛び越し回路37に出力する。この時、逆相
保護回路41は、逆相カウンタ回路40の出力変化は無
いので、動作を停止している。
【0023】正相保護回路飛び越し回路37において
は、ディジタル通信装置を設置する際等で、早急にクロ
ック信号の選択を行いたい時に、外部に設けたスイッチ
を操作することにより正相保護回路36の機能を無視し
て正相カウンタ回路35の動作によりクロック信号の選
択を行う。そこで、正相カウンタ回路35がキャリーア
ウトパルスを出力すると直ちに正相クロック信号選択状
態となり、正相クロック信号選択のために論理「1」を
選択信号生成回路31に入力する。スイッチ操作がなさ
れない場合は、正相保護回路36がキャリーアウトパル
スを出力すると正相クロック信号選択状態となり、正相
保護回路飛び越し回路37は、論理「1」を選択信号生
成回路31に入力する。一方、逆相保護回路飛び越し回
路42は、逆相カウンタ回路40及び逆相保護回路41
共に動作していないため、論理「0」を出力している。
【0024】正相保護回路飛び越し回路37と逆相保護
回路飛び越し回路42には、夫々の選択信号の出力状況
を表示する正相LED点灯回路38及び逆相LED点灯
回路43が設けられており、論理「1」の際に点灯す
る。次に、選択信号生成回路31は、正相保護回路飛び
越し回路37の出力が選択信号として論理「1」を出力
すると、クロック信号選択回路32へ論理「1」を出力
し、逆相保護回路飛び越し回路42が論理「1」を出力
するとクロック信号選択回路32へ論理「0」を出力
し、選択信号とする。そこで、クロック信号選択回路3
2は、選択信号生成回路31が選択信号として論理
「1」を出力しているので、正相クロック信号を打抜き
クロック信号として選択し出力する。
【0025】次に、正相の装置内クロック信号から逆相
の装置内クロック信号に打抜きクロック信号の選択が移
行される場合について説明すると、逆相クロック信号近
傍タイミング生成回路32は、正相クロック信号を入力
し、正相クロック信号の立ち上がり点を中心とし、前後
に逆相クロック位相の動作マージンを判定するために用
いる、所定のパルス幅を持つ逆相クロック信号の動作マ
ージン判定タイミング信号を生成する。一方、正相クロ
ック信号近傍タイミング生成回路34は、正相の装置内
クロック信号の位相をIV回路27により反転した逆相
クロック信号を入力し、逆相クロック信号の立ち上がり
点を中心とし、前後に正相クロック信号位相の動作マー
ジンを判定するために用いる、所定のパルス幅を正相ク
ロック信号の動作マージン判定タイミング信号を生成す
る。
【0026】受信データ変化点検出回路28では、入力
した受信データの立ち上がりタイミングでワンショット
パルスを出力させ、受信データの変化点情報とする。そ
こで、逆相カウンタ回路40は、前記逆相クロック信号
の動作マージン判定タイミング信号をイネーブル入力端
子に入力し、前記ワンショットパルスをクロック入力端
子に入力して、カウントを行う。一方、正相カウンタ回
路35は、前記正相クロック信号の動作マージン判定タ
イミング信号をイネーブル入力端子に入力し、前記ワン
ショットパルスをクロック入力端子に入力して、カウン
トを行う。ここで、逆相クロック信号の動作マージン判
定タイミング信号の位相にワンショットパルスの位相が
一致して逆相カウンタ回路40がカウント動作を行って
いるものとすると、逆相カウンタ回路40は、所定のパ
ルス数をカウントするとキャリーアウトパルスを逆相保
護回路41へ出力する。一方、正相カウンタ回路35
は、カウント動作を停止しているので、正相保護回路3
6へのパルス入力は無い。
【0027】次に、逆相保護回路41は、カウンタ回路
により構成し、逆相カウンタ回路40のキャリーアウト
パルスをカウントするもので、ノイズ等の影響により誤
動作して逆相クロック信号を打抜きクロック信号として
選択することを防ぐものである。そこで、所定の回数、
逆相カウンタ回路40が出力するキャリーアウトパルス
をカウントすると、逆相クロック信号選択状態となり、
キャリーアウトパルスを逆相保護回路飛び越し回路42
に出力する。この時、正相保護回路36は、正相カウン
タ回路35の出力変化は無いので、動作を停止してい
る。
【0028】逆相保護回路飛び越し回路42において
は、ディジタル通信装置を設置する際等で、早急にクロ
ック信号の選択を行いたい時に、外部に設置されたスイ
ッチを操作し、逆相カウンタ回路40がキャリーアウト
パルスを出力すると同時に逆相クロック信号選択状態と
して、論理「1」を選択信号生成回路31に入力する。
スイッチ操作がなされない場合は、逆相保護回路41が
キャリーアウトパルスを出力すると逆相クロック信号選
択状態となり、逆相保護回路飛び越し回路42は、論理
「1」を選択信号生成回路31に入力する。一方、正相
保護回路飛び越し回路37は、正相カウンタ回路35及
び正相保護回路36共に動作していないため、論理
「0」を出力している。
【0029】次に、選択信号生成回路31は、逆相保護
回路飛び越し回路42の出力が論理「1」を出力する
と、クロック信号選択回路32へ論理「0」を出力し、
選択信号とする。そこで、クロック信号選択回路32
は、選択信号生成回路31が選択信号として論理「0」
を出力しているので、逆相クロック信号を打抜きクロッ
ク信号として選択し出力する。
【0030】図3は、本発明に係るクロック信号の自動
位相反転回路の動作を示すタイミングチャートであり、
逆相クロック信号選択状態から正相クロック信号選択状
態に移行する際の正相側クロック信号判定回路の動作状
態を示す。同図を説明すると、(a)は、外部より入力
する正相クロック信号を示し、(b)は、前記正相クロ
ック信号を位相反転させた逆相クロック信号を示す。
(c)は、外部より入力した受信データを示し、(d)
は、受信データ変化点検出回路の出力波形を示し、受信
データの立ち上がり変換点においてワンショットパルス
を発生させたパルス波形である。(e)は、正相クロッ
ク信号近傍タイミング生成回路が出力する波形を示し、
受信データに対する正相クロック信号位相の動作マージ
ンを判定させるために、逆相クロック信号の立ち上がり
点の前後に、所定のパルス幅を設け、動作マージン判定
タイミング信号としたものである。
【0031】(f)は、正相カウンタ回路出力を示し、
前記の(e)に示す出力波形をカウンタのイネーブル入
力端子に、(d)に示す出力波形をクロック入力端子に
夫々入力する。従って、イネーブル入力が論理「1」の
時にクロック信号が入力されるとカウンタ回路は、カウ
ント動作を行い、本図においては、所定のカウントを行
った後、キャリーアウトパルスを出力している。(g)
は、(f)の波形を時間軸を圧縮して示したもので、カ
ウンタ回路のカウント動作によりキャリーアウトパルス
を出力している。(h)は、正相保護回路の出力波形を
示し、(g)に示したキャリーアウトパルスをカウント
して、所定数のカウント後、キャリーアウトパルスを出
力する。(i)は、選択信号生成回路の出力波形を示
し、正相保護回路の出力が論理「1」となったことを検
出して論理「1」を出力し、選択するクロック信号を正
相クロック信号に移行させる。
【0032】図4は、本発明に係るクロック信号の自動
位相反転回路の動作を示すタイミングチャートであり、
逆相クロック信号選択状態から正相クロック信号選択状
態に移行する際の逆相側クロック信号判定回路の動作状
態を示す。同図を説明すると、(a)は、外部より入力
する正相クロック信号を示し、(b)は、前記正相クロ
ック信号を位相反転させた逆相クロック信号を示す。
(c)は、外部より入力した受信データを示し、(d)
は、受信データ変化点検出回路の出力波形を示し、受信
データの立ち上がり変換点においてワンショットパルス
を発生させたパルス波形である。(e)は、逆相クロッ
ク信号近傍タイミング生成回路が出力する波形を示し、
受信データに対する逆相クロック信号位相の動作マージ
ンを判定させるために、正相クロック信号の立ち上がり
点の前後に、所定のパルス幅を設け、動作マージン判定
タイミング信号としたものである。
【0033】(f)は、逆相カウンタ回路出力を示し、
前記の(e)に示す出力波形をカウンタのイネーブル入
力端子に、(d)に示す出力波形をクロック入力端子に
夫々入力する。従って、イネーブル入力が論理「1」の
時にクロック信号が入力されると、カウンタ回路はカウ
ント動作を行うので、本図においては、カウント動作を
行わない。(g)は、(f)の波形を時間軸を圧縮して
示したものである。(h)は、逆相保護回路の出力波形
を示し、逆相カウンタ回路が動作していないので出力は
発生しない。(i)は、選択信号生成回路の出力波形を
示し、図3において説明したように、前記正相保護回路
の出力が論理「1」となったので、正相クロック信号の
選択に移行している。
【0034】図5は、本発明に係るクロック信号の自動
位相反転回路の動作を示すタイミングチャートであり、
正相クロック信号選択状態から逆相クロック信号選択状
態に移行する際の逆相側クロック信号判定回路の動作状
態を示す。同図を説明すると、(a)は、外部より入力
する正相クロック信号を示し、(b)は、前記正相クロ
ック信号を位相反転させた逆相クロック信号を示す。
(c)は、外部より入力した受信データを示し、(d)
は、受信データ変化点検出回路の出力波形を示し、受信
データの立ち上がり変換点においてワンショットパルス
を発生させたパルス波形である。(e)は、逆相クロッ
ク信号近傍タイミング生成回路が出力する波形を示し、
受信データに対する逆相クロック信号位相の動作マージ
ンを判定させるために、正相クロック信号の立ち上がり
点の前後に、所定のパルス幅を設け、動作マージン判定
タイミング信号としたものである。
【0035】(f)は、逆相カウンタ回路出力を示し、
前記の(e)に示す出力波形をカウンタのイネーブル入
力端子に、(d)に示す出力波形をクロック入力端子に
夫々入力する。従って、イネーブル入力が論理「1」の
時にクロック信号が入力されるとカウンタ回路は、カウ
ント動作を行い、本図においては、所定のカウントを行
った後、キャリーアウトパルスを出力している。(g)
は、(f)の波形を時間短縮したもので、カウンタ回路
のカウント動作によりキャリーアウトパルスを出力して
いる。(h)は、逆相保護回路の出力波形を示し、
(g)に示したキャリーアウトパルスをカウントして、
所定数のカウント後、キャリーアウトパルスを出力す
る。(i)は、選択信号生成回路の出力波形を示し、逆
相保護回路の出力が論理「1」となったことを検出して
論理「0」を出力し、選択するクロック信号を逆相クロ
ック信号に移行させる。
【0036】図6は、本発明に係るクロック信号の自動
位相反転回路の動作を示すタイミングチャートであり、
正相クロック信号選択状態から逆相クロック信号選択状
態に移行する際の正相側クロック信号判定回路の動作状
態を示す。同図を説明すると、(a)は、外部より入力
する正相クロック信号を示し、(b)は、前記正相クロ
ック信号を位相反転させた逆相クロック信号を示す。
(c)は、外部より入力した受信データを示し、(d)
は、受信データ変化点検出回路の出力波形を示し、受信
データの立ち上がり変換点においてワンショットパルス
を発生させたパルス波形である。(e)は、正相クロッ
ク信号近傍タイミング生成回路が出力する波形を示し、
受信データに対する正相クロック信号位相の動作マージ
ンを判定させるために、逆相クロック信号の立ち上がり
点の前後に、所定のパルス幅を設け、動作マージン判定
タイミング信号としたものである。
【0037】(f)は、正相カウンタ回路出力を示し、
前記の(e)に示す出力波形をカウンタのイネーブル入
力端子に、(d)に示す出力波形をクロック入力端子に
夫々入力する。従って、イネーブル入力が論理「1」の
時にクロック信号が入力されると、カウンタ回路はカウ
ント動作を行うので、本図においては、カウント動作を
行わない。(g)は、(f)の波形を時間短縮したもの
である。(h)は、正相保護回路の出力波形を示し、正
相カウンタ回路が動作していないので出力は発生しな
い。(i)は、選択信号生成回路の出力波形を示し、図
5において説明したように、前記逆相保護回路の出力が
論理「1」となっているので、逆相クロック信号の選択
に移行している。
【0038】
【発明の効果】従来、クロック信号を正相にするか逆相
にするかの決定を、保守者が、受信データのエラーの発
生状況を確認して行っていたが、本発明においては、上
述したように、請求項1、2、3、4、5共に、クロッ
ク信号の位相を自動で設定できることから、データ伝送
速度の変更や、インタフェースケーブル長の変更がなさ
れた場合等に、ディジタル通信装置を運用する上で大き
な効果を発揮することが可能である。
【図面の簡単な説明】
【図1】本発明に係るクロック信号の自動位相反転回路
の一実施例を示す構成図である。
【図2】本発明に係るディジタル通信装置間において用
いられているディジタルインタフェース回路の構成例で
ある。
【図3】本発明に係るクロック信号の自動位相反転回路
の動作を示すタイミングチャートであり、逆相クロック
信号選択状態から正相クロック信号選択状態に移行する
際の正相側クロック信号判定回路の動作状態を示す。
【図4】本発明に係るクロック信号の自動位相反転回路
の動作を示すタイミングチャートであり、逆相クロック
信号選択状態から正相クロック信号選択状態に移行する
際の逆相側クロック信号判定回路の動作状態を示す。
【図5】本発明に係るクロック信号の自動位相反転回路
の動作を示すタイミングチャートであり、正相クロック
信号選択状態から逆相クロック信号選択状態に移行する
際の逆相側クロック信号判定回路の動作状態を示す。
【図6】本発明に係るクロック信号の自動位相反転回路
の動作を示すタイミングチャートであり、正相クロック
信号選択状態から逆相クロック信号選択状態に移行する
際の正相側クロック信号判定回路の動作状態を示す。
【図7】ユーザに設置した端末装置と通信事業者に設置
した局装置間を専用線により接続して、インターネット
にユーザの端末装置を収容したシステム構成例を示す。
【図8】従来のディジタル通信装置間において用いられ
ているディジタルインタフェース回路の構成例を示す。
【符号の説明】 1・・ユーザ、 2a、2b、2c
・・端末装置、3・・LAN、 4
・・ルータ、5・・DSU・TA、 6・
・光ファイバケーブル、7・・通信事業者、
8・・ISU、9・・専用線ノード装置、
10・・インタフェース変換装置、11・・ルータ、
12・・インターネット、13・・
DCE、 14・・DTE、15・・
インタフェースケーブル、 16・・FF回路、17
a、17b・・DR回路、 18・・RC回
路、19・・FF回路、 20・・
IV回路、21・・クロック選択回路、 22・
・SW、23a、23b・・RC回路、 2
4、25・・FF回路、26・・DR回路、
27・・IV回路、28・・受信データ変化
点検出回路、29・・正相側クロック信号判定回路、3
0・・逆相側クロック信号判定回路、31・・選択信号
生成回路、 32・・クロック信号選択回路、3
3・・IV回路、34・・正相クロック信号近傍タイミ
ング生成回路、35・・正相カウンタ回路、 3
6・・正相保護回路、37・・正相保護回路飛び越し回
路、38・・正相LED点灯回路、39・・逆相クロッ
ク信号近傍タイミング生成回路、40・・逆相カウンタ
回路、 41・・逆相保護回路、42・・逆相保
護回路飛び越し回路、43・・逆相LED点灯回路、4
4・・DCE、 45・・クロック信
号の自動位相反転回路、46・・SW

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】ディジタル通信装置間を接続するインタフ
    ェース回路に使用し受信データを読み込むクロック信号
    の自動位相反転回路において、 装置内の正相クロック信号の位相を反転し逆相クロック
    信号を出力するインバータ回路と、受信データの変化点
    にてワンショットパルスを生成し出力する受信データ変
    化点検出回路と、前記逆相クロック信号と前記ワンショ
    ットパルスとを基に受信データを読込む際の正相クロッ
    ク信号位相の動作マージンを判定し所定の保護回路を介
    して判定結果を出力する正相側クロック信号判定回路
    と、前記正相クロック信号と前記ワンショットパルスと
    を基に受信データを読込む際の逆相クロック信号位相の
    動作マージンを判定し所定の保護回路を介して判定結果
    を出力する逆相側クロック信号判定回路と、前記正相側
    クロック信号判定回路出力信号と前記逆相側クロック信
    号判定回路出力信号とを入力しクロック信号の選択信号
    を生成する選択信号生成回路と、該選択信号生成回路が
    出力する選択信号の論理により正相クロック信号或いは
    逆相クロック信号の何れかを選択し出力するクロック信
    号選択回路とにより構成したことを特徴とするクロック
    信号の自動位相反転回路。
  2. 【請求項2】前記正相側クロック信号判定回路は、前記
    逆相クロック信号を基に受信データに対する正相クロッ
    ク信号位相の動作マージン判定のためのタイミング信号
    を生成する正相クロック信号近傍タイミング生成回路
    と、該正相クロック信号近傍タイミング生成回路が出力
    するタイミング信号をイネーブル入力端子に入力し前記
    受信データ変化点検出回路が出力するワンショットパル
    スをクロック入力端子に入力して所定数のカウントを行
    った後キャリーアウトパルスを出力する正相カウンタ回
    路と、該正相カウンタ回路が出力するキャリーアウトパ
    ルスを所定数のカウントを行った後キャリーアウトパル
    スを出力する正相保護回路と、外部スイッチの制御によ
    り前記選択信号生成回路の第一の入力端子に入力する信
    号を前記正相保護回路出力或いは前記正相カウンタ回路
    出力の何れかに設定する正相保護回路飛び越し回路と、
    該正相保護回路飛び越し回路の出力状態を表示する正相
    LED点灯回路とにより構成したことを特徴とする請求
    項1記戴のクロック信号の自動位相反転回路。
  3. 【請求項3】前記逆相側クロック信号判定回路は、前記
    正相クロック信号を基に受信データに対する逆相クロッ
    ク信号位相の動作マージン判定のためのタイミング信号
    を生成する逆相クロック信号近傍タイミング生成回路
    と、該逆相クロック信号近傍タイミング生成回路が出力
    するタイミング信号をイネーブル入力端子に入力し前記
    受信データ変化点検出回路が出力するワンショットパル
    スをクロック入力端子に入力して所定数のカウントを行
    った後キャリーアウトパルスを出力する逆相カウンタ回
    路と、該逆相カウンタ回路が出力するキャリーアウトパ
    ルスを所定数のカウントを行った後キャリーアウトパル
    スを出力する逆相保護回路と、外部スイッチの制御によ
    り前記選択信号生成回路の第二の入力端子に入力する信
    号を前記逆相保護回路出力或いは前記逆相カウンタ回路
    出力の何れかに設定する逆相保護回路飛び越し回路と、
    該逆相保護回路飛び越し回路の出力状態を表示する逆相
    LED点灯回路とにより構成したことを特徴とする請求
    項1記戴のクロック信号の自動位相反転回路。
  4. 【請求項4】前記ディジタル通信装置間を接続するイン
    タフェース回路がITU勧告のX.21に規定されてい
    るインタフェース条件を満足することを特徴とする請求
    項1記戴のクロック信号自動反転回路。
  5. 【請求項5】前記ディジタル通信装置間を接続するイン
    タフェース回路がITU勧告のV.35に規定されてい
    るインタフェース条件を満足することを特徴とする請求
    項1記戴のクロック信号自動反転回路。
JP2001030623A 2001-02-07 2001-02-07 クロック信号の自動位相反転回路 Pending JP2002232402A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001030623A JP2002232402A (ja) 2001-02-07 2001-02-07 クロック信号の自動位相反転回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001030623A JP2002232402A (ja) 2001-02-07 2001-02-07 クロック信号の自動位相反転回路

Publications (1)

Publication Number Publication Date
JP2002232402A true JP2002232402A (ja) 2002-08-16

Family

ID=18894814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001030623A Pending JP2002232402A (ja) 2001-02-07 2001-02-07 クロック信号の自動位相反転回路

Country Status (1)

Country Link
JP (1) JP2002232402A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013111806A (ja) * 2011-11-28 2013-06-10 Sinfonia Technology Co Ltd プリンタ
CN108352829A (zh) * 2015-11-10 2018-07-31 特利丹E2V半导体简化股份公司 通过从一个转换器发送到下一个转换器的信号同步数据转换器的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013111806A (ja) * 2011-11-28 2013-06-10 Sinfonia Technology Co Ltd プリンタ
CN108352829A (zh) * 2015-11-10 2018-07-31 特利丹E2V半导体简化股份公司 通过从一个转换器发送到下一个转换器的信号同步数据转换器的方法
JP2018537031A (ja) * 2015-11-10 2018-12-13 テレダイン・イー・2・ブイ・セミコンダクターズ・エス・ア・エス 1つのデータ変換器から次のデータ変換器に送信される信号によってデータ変換器を同期させる方法
CN108352829B (zh) * 2015-11-10 2022-02-25 特利丹E2V半导体简化股份公司 模数数据转换器和/或数模数据转换器的同步的方法

Similar Documents

Publication Publication Date Title
JPH05508983A (ja) トークンリングの同期
KR20010024740A (ko) 디지털 데이터의 직렬 전송을 위한 통신 인터페이스 및 그전송 방식
US8331427B2 (en) Data processing apparatus
JP2002232402A (ja) クロック信号の自動位相反転回路
US6100732A (en) Phase enable and clock generation circuit
JP2626551B2 (ja) 誤り許容パターンマッチング回路
Hank Pelican: A new can controller supporting diagnosis and system optimization
US7290163B2 (en) Method and circuit for deciding data transfer rate
JP3792556B2 (ja) 通信回線テスト方法
US5590371A (en) Serial communication circuit on an LSI chip and communicating with another microcomputer on the chip
JPH11509658A (ja) 拡張されたチップ選択リセット装置および方法
JP3634334B2 (ja) 拡張用fifo回路及び送受信装置
CN116827335B (zh) 一种分频装置及数据处理电路
KR0137088Y1 (ko) 통신장비 엔에이에스, 시이피티, 디에스 1간 라인신호 변환장치
JPH07250050A (ja) 信号伝送システム
KR0122879Y1 (ko) 캐스케이드에서의 직렬데이타 송수신 장치
KR20010056663A (ko) 패킷 라우터를 이용한 통신 시스템의 기지국내에이치디엘씨 통신장치
JPH11184808A (ja) シリアル通信方法
KR200205011Y1 (ko) 에스에스엠 비트 지원회로
JPS61270952A (ja) デ−タ伝送方式
JP2754684B2 (ja) 通信回線試験装置
JPH04124927A (ja) データ保護回路
JPH0934810A (ja) 信号送受用集積回路及び半導体集積回路
JPH08316797A (ja) クロック切替装置
JPH08166914A (ja) 送信回路および受信回路

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20050719