JPS5827540B2 - 情報処理装置 - Google Patents

Description

【発明の詳細な説明】 この発明は、情報処理装置に関し、特にレジスタの情報
を主記憶装置へログアウトする機能を有する情報処理装
置の改良に関するものである。

情報処理装置に障害が発生した場合、障害発生時の情報
処理装置の状態を記録保持するために、情報処理装置各
部のレジスタの情報を主記憶装置へログアウトする必要
がある。

このレジスタの情報を主記憶装置へログアウトする際、
従来は演算回路を経由して、主記憶装置へログアウトし
ていた。

このため演算回路が障害を起こすと、レジスタの情報を
主記憶装置へ誤まってログアウトするか、あるいは全く
ログアウトできなくなるという欠点があった。

また、演算回路は、最近の技術ではＬＳＩで実現される
ようになり、演算回路の信頼性が向上したとはいうもの
の、ＬＳＩには多種多様の機能が設けられ、回路が複雑
化している。

この複雑化した演算回路を制御するため、ＬＳＩの周辺
には多くの制御回路が必要となる。

これらの制御回路も含めると演算回路の信頼性は必ずし
も高いとはいえない。

この発明の目的とするところは、前記の如き従来の問題
点を除去するものであり、その特徴はレジスタの情報を
演算回路を通すことなく、演算回路と並列に設けたバス
接続回路を経由して転送することにより、演算回路に障
害が発生しても、レジスタの情報を正しく主記憶装置へ
ログアウトできる情報処理装置を提供することにある。

以下、本発明の実施例につき図面を用いて詳細に説明す
る。

図は本発明の一実施例の情報処理装置の概略構成を示し
たものである。

図において、レジスタ１の出力側は入力バス線２と接続
されている。

入力バス線２はこの他、バス接続回路７の入力側、入力
レジスタＡ３および入力レジスタＢ４の入力側、主記憶
装置読み出しデータレジスタ１０の出力側とも接続され
ている。

入力レジスタＡ３および入力レジスタＢ４の出力側は演
算回路５の入力側に接続されている。

演算回路５の出力側は、出力ゲート回路８を経由して出
力バス線６と接続されている。

出力バス線６は、さらにバス接続回路７の出力側、レジ
スタ１の入力側、主記憶装置書き込みデータレジスタ９
とも接続されている。

主記憶装置１１の入力側は、主記憶装置書き込みデータ
レジスタ９と、また出力側は、主記憶装置読み出しデー
タレジスタ１０と接続されている。

バス切換え制御フリップフロップ１２の一方の出力はバ
ス接続回路７と、また他方の出力は、演算回路５の出力
ゲ°−ト回路８と接続されている。

また、バス切換え制御フリップフロップ１２は、制御回
路１３とも接続されている。

バス切換え制御フリップフロップ１２は、通常の演算動
作中はリセットされている。

このバス切換え制御フリップフロップ１２がリセットさ
れていると、バス接続回路７は開放（未接続）状態とな
り、他方、演算回路５の出力ゲート回路８は接続状態と
なる。

このとき、レジスタ１の情報は、入力レジスタＡ３また
は入力レジスタＢ４、演算回路５および出力ゲ゛−ト回
路８を経由して、出力バス線６へ転送される。

また、ログアウト中、バス切換え制御フリップフロップ
１２はセットされている。

このバス切換え制御フリップフロップ１２がセットされ
ていると、バス接続回路７が接続状態となり、一方、演
算回路５の出力ゲート回路８は開放状態となる。

この結果、レジスタ１の情報は演算回路５を経由せず、
バス接続回路７を経由して主記憶装置書き込みデータレ
ジスタ９へ転送される。

そして主記憶装置１１へ情報がログアウトされる。

なお、実施例では入力バス線２を１組としたが、演算回
路５の入力数に対応して２組ないしそれ以上の入力バス
線を設け、バス接続回路７は、これらを選択切換えする
ような構成にしてもよい。

以上述べた如き構成であるから、本発明にあっては次の
如き効果が得られる。

（ａ）、演算回路５に並列に、バス接続回路７を設けた
ので、演算回路５が障害を起こしても、バス接続回路７
を経由して、レジスタの情報を主記憶装置１１ヘログア
ウトすることができる。

（ｂ）、バス切換え回路５を経由してログアウトした情
報と、演算回路５を経由してログアウトした情報を比べ
ることにより、演算回路の障害であるのか、あるいは、
レジスタ１の障害であるのかの切り分けが可能となる。

【図面の簡単な説明】

図面は、本発明の一実施例を示す情報処理装置の概略構
成図である。 １・・・レジスタ、２・・・入力バス線、３・・・入力
レジスタＡ、４・・・入力レジスタＢ、５・・・演算回
路、６・・・出力バス線、７・・・バス接続回路、８・
・・出力ゲト回路、９・・・主記憶装置書き込みデータ
レジスタ、１０・・・主記憶装置読み出しデータレジス
タ、１１・・・主記憶装置、１２・・・バス切換え制御
フリップフロップ、１３・・・制御回路。

Claims (1)

【特許請求の範囲】
1. １ レジスタの情報を主記憶装置へログアウトする機能
   を有する情報処理装置において、前記レジスタの情報を
   演算回路およびバス接続回路へ転送する入力バス線と、
   前記入力バス線に接続され、前記入力バス線から得られ
   る情報を演算処理し、演算結果を出力バス線へ送り出す
   前記演算回路と、前記演算回路に並列に設けたバス接続
   回路と、前記演算回路または前記バス接続回路の出力情
   報を主記憶装置書き込みデータレジスタまたはその他の
   レジスタへ転送する出力バス線と、ログアウト時に、前
   記レジスタの情報を前記演算回路を経由せずにバス接続
   回路を経由して転送するよう制御する制御回路と、ログ
   アウト情報を記憶する主記憶装置とからなることを特徴
   とする情報処理装置。