JPS59177657A - マイクロコンピユ−タ - Google Patents

マイクロコンピユ−タ

Info

Publication number
JPS59177657A
JPS59177657A JP58051552A JP5155283A JPS59177657A JP S59177657 A JPS59177657 A JP S59177657A JP 58051552 A JP58051552 A JP 58051552A JP 5155283 A JP5155283 A JP 5155283A JP S59177657 A JPS59177657 A JP S59177657A
Authority
JP
Japan
Prior art keywords
test
microcomputer
program
input
rom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58051552A
Other languages
English (en)
Inventor
Noriyuki Matsui
範幸 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58051552A priority Critical patent/JPS59177657A/ja
Publication of JPS59177657A publication Critical patent/JPS59177657A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Microcomputers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明はマイクロコンピュータに関するものであシ、よ
り特定的にはマイクロコンピュータの素子レベルで自己
回路の機能の試験を行うマイクロコンピュータに関する
(2)技術の背景 マスク形リードオンリーメモリ (以下マスクROMと
称す)によるプログラム内蔵形マイクロコンピ−タを装
置に組込む前にマイクロコンピュータ自体の機能を試験
する必要がある。この試験は、試験手順が簡単で、複雑
か試験設備を必要トセス、マイクロコンピュータの全体
に亘って所定の試験を行えることが望まれている。
(3)従来技術と問題点 第1図を参照して従来のマイクロコンピー−タの試験方
法について述べる。マスクROMII  、ランダムア
クセスメモリ (以下RAMと称す)12、入出カモジ
ュール13′、バッファモジュール14、演算処理ユニ
ット(以下ALUと称す)15、レジスタ16、システ
ム入出カモジュール17等が内部データバス18を介し
て相互にリンケージされるマイクロコンピュータ1’H
、バクファモシ二−ル14を介して外部の試験装置3か
ら試験プログラムを装荷し、この試験プログラムにもと
づいて試験が行なわれている。すなわち、試験装置3内
のメモリに記憶された試験プログラムにもとづいてAL
U15が作動しALTJ自体及び他のモジュール、例え
ばRAMI 2、システム入出力モジエール1フ等の動
作試験を行う。
しかしながら従来のマイクロコンビーータの試験におい
ては、ROb/J11′部分の代わシに外部の試験装置
3を作動させて試験するため、ROM 11’自体及び
ROM 1.1’とALU15間との試験が行うことが
できず、マイクロコンピュータ1′の全体についての試
験が行なわれないという問題点がある。
またバッファモジュール14を介して外部の試験装置と
接続するKは実際はチップの外部ピンを介して行うので
あるが、最近の傾向として集積度の向上に比し外部ピン
数を増加させることが制限されており、外部の試験装置
用のピンを確保することが離しくなってきている6、す
なわち外部試験装置との接続自体が困難にな9つつちる
という問題点がある。
さらに外部試験装置と被試験マイクロコンビーータを接
続させ、被試験マイクロコンビーータのROMの内容に
応じて試販装置を換作することは、手間がか\るという
問題点がある。
(4)発明の目的 本発明は上記従来の問題点を解決し、試験手順が簡単で
、複雑な試験設偏1を必要とせず、またマイクロコンピ
ータ自体の構成、製造過程に変化を生じさせることなく
、マイクロコンピュータの全体に亘、って所定の試験を
行うととができる自己診断形マイクロコンビエータを提
供することを目的とする。
(5)発明の構成 本発明においては、リードオンリーメモリ及び信号入力
部を具備するマイクロコンピュータにおいて、前記リー
ドオンリーメモリに予め自己回路検査用試験プログラム
を記憶させておき、前記信号入力部に試験指令が印加さ
れた場合前記自己回路検査用試験プログラムを作動させ
るようにしたことを特徴とする、マイクロコンピュータ
が提供される。
(6)発明の実施例 本発明の一実施例について、第2図及び第3図を参照し
て下記に述べる。
第2図は本発明にもとづく自己診断機能を有するマイク
ロコンピュータ1の構成図を示す。第1図とはI′t!
類似しているが、下記の点が異なる。
ROMII は第3図に図示の如く、分岐制御プログラ
ム記憶部111、ユーザープログラム記憶部112の外
本発明にもとづく試験用プログラム試験部113から構
成されている。寸た入出力モジーール13の特定入力ピ
ン13aには試験モード選択回路2が接続されている。
一方外部試験装置3は接続されない。
ROMII 内の試験用プログラムは、分岐制御プログ
ラム、ユーザープログラム等と同じくマスクROM作成
過程において記憶される。試験用プログラムの内容とし
ては、マイクロコンピュータ1のハードウェアの基本的
な動作試験に必要なもの、例えばALU試験プログラム
、RAM試験試験プログラム等クモジュール試験プログ
ラム、モジュール相互間の試験ブロクラムが包含される
が、より具体的には、ユーザープログラムの内容に応じ
て、換言すればマイクロコンピュータとしての品種ごと
に応じて適切なものが記憶されている。
オニ動用プログラムは基本的にROMII  のうち分
岐制御プログラム記憶部111及びユーザープログラム
記憶部112の占有部の残余部に記憶させるものであシ
、試験用プログラムの装荷によp ROMII自体の記
憶容量は原則として増加しない。
分岐制御プログラムの頭部には、マイクロコンビーータ
が初期化された場合、試験要求がある場合には試験プロ
グラム部に分岐させ、そうでない賜金にはユーザープロ
グラム部に分岐させるための判肋ルーチンを組み込んで
2く。
本発明の試験動作について下記に述べる。先ずR8T端
子に信号が印加されてマイクロコンピュータ】が初期化
されると、分岐制御プログラムの頭部で入出力モジー−
ル13を介して試験モード選択回路2の状態を入力する
状態入力が「低」、すなわち回路2が2b側に選択され
ている場合には、ユーザープログラム側へ分岐させる。
状態入力が「高」、すなわち回路2が2a側に選択され
ているんし合には、試験プログラム側へ分岐させる。こ
れにより試験ブロク゛ラムが起動され、試験プログシム
内容に従って、マイクロコンピュータlのハードウェア
を順次実際に作動させる。
試I& パターンは予め判っているので、作動させた結
果所定の結果にならない場合、そのハードウェアの動作
不良が迅速に判明する。またROM 11゜RAM12
 にパリティエラー等が発生した場合には、パリティエ
ラー検出回路によシ誤動作が検出される。
(7)発明の効果 以上の如く本発明においては、ROM  11 部を実
際に作動させて試験を行うので、マイクロコンビーータ
1の全体について試験k ’fTうことができる。この
試験に際して、ROM  11  の予備的なメモリ空
間に試験プログラムを記憶させ、分岐制御プログラムの
頭部に簡単な判定ルーチンを付加するのみであるから、
マイクロコンピータ自体は構成@;について新たなもの
にする必要がない。
外部の試験モード達択回路2は単にスイッチ回路を設け
たにすぎない。電源Vはマイクロコンピュータの電源を
用いることができるからである。従って従来の試験装置
に比し著しく簡単である。
このような試験は通常、マイクロコンピュータチップ製
造後装置に組込む前に単体試験として行う、、従って単
体試験完了後は、特定入力端子13aを接地して装置に
組込むのであるが、装置に組込んだ後においても、第2
図に図示の形態で簡単に試験を行うことができる。例え
ば装置全体として誤動作が発生した場合、マイクロコン
ピュータ個別毎に動作試験を簡便に行うことができる。
従来の試験手順に比し本発明の試験手順は著しく簡単で
ある。
【図面の簡単な説明】
第1図は従来のマイクロコンピュータの試験形態を示す
図、 第2図は本発明の一実施例としてのマイクロコンビーー
タにもとづく試験形態を示す図、第3図は第2図のRO
Mの区分を示す図、である。 (符号の説明) 】・・・マイクロコンピュータ、 11・・・ROM1     12・・・RAM−。 】3・°°入出カモジュール、14・・・バッファ、1
5・・・A L U 、       1.6・・・レ
ジスタ、17・・・システム入出カモジュール、18・
・・内部バス、 2・・・試験モード選択回路。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木   朗 弁理士西舘和之 弁理士内田幸男 弁理士 山 口 昭 之 3

Claims (1)

    【特許請求の範囲】
  1. 1、 リードオンリーメモリ及び信号入力部を具備スる
    マイクロコンピュータにおいて、前記リードオンリーメ
    モリに予め自己回路検査用試験プログラムを記憶させて
    おき、前記信号入力部に試験指令が印加された場合前記
    自己回路検査用試験プログラムを作動させるようにした
    ことを特徴とする、マイクロコンピュータ。
JP58051552A 1983-03-29 1983-03-29 マイクロコンピユ−タ Pending JPS59177657A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58051552A JPS59177657A (ja) 1983-03-29 1983-03-29 マイクロコンピユ−タ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58051552A JPS59177657A (ja) 1983-03-29 1983-03-29 マイクロコンピユ−タ

Publications (1)

Publication Number Publication Date
JPS59177657A true JPS59177657A (ja) 1984-10-08

Family

ID=12890167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58051552A Pending JPS59177657A (ja) 1983-03-29 1983-03-29 マイクロコンピユ−タ

Country Status (1)

Country Link
JP (1) JPS59177657A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62143142A (ja) * 1985-12-17 1987-06-26 Nec Corp マイクロプロセツサテスト回路
JPS62254241A (ja) * 1986-04-28 1987-11-06 Pfu Ltd マイクロコンピユ−タ試験方式

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62143142A (ja) * 1985-12-17 1987-06-26 Nec Corp マイクロプロセツサテスト回路
JPS62254241A (ja) * 1986-04-28 1987-11-06 Pfu Ltd マイクロコンピユ−タ試験方式

Similar Documents

Publication Publication Date Title
EP0640920A1 (en) Boundary-scan-based system and method for test and diagnosis
JPH0249014B2 (ja)
JPS6326585A (ja) Vlsi集積回路の検査回路と検査方法
US7308631B2 (en) Wrapper serial scan chain functional segmentation
JPH04178580A (ja) 半導体メモリの故障自己診断装置
JPS59177657A (ja) マイクロコンピユ−タ
JPH02201548A (ja) データバスの保証のための方法および装置
US20020047723A1 (en) Arrangement for testing integrated circuits
JPH10123221A (ja) 試験専用の試験パッドを備えない構造試験手段を含む回路
JP2843071B2 (ja) 論理回路の試験装置及びその試験方法
JPS62150181A (ja) 大規模集積回路の試験方式
JPH0223432A (ja) 自己診断方式
JPH0258800A (ja) 半導体メモリ用オンチップテスト回路及びテスト方式
JP2861001B2 (ja) 入出力回路
JPH04155278A (ja) Lsiテスタ
JPS59206951A (ja) 制御記憶誤り検出回路の診断方式
JPH04328475A (ja) 試験回路付半導体装置
JP2002007162A (ja) プリント実装基板のデバッグ方法およびプリント実装基板
JPS6011941A (ja) デ−タ処理装置
JPS61223569A (ja) 制御基板の検査方法
JPH01181135A (ja) オペレーティングシステムの試験方法
JP2004302727A (ja) Fpgaの動作チェック方式
JPS6144373A (ja) 半導体回路のテスト装置
JPH07234803A (ja) テスト機能付きプロセッサ
JPH0454645A (ja) ワンチップマイクロコンピュータの検査装置