KR940012566A - 집적 회로 테스트 장치와 방법 - Google Patents
집적 회로 테스트 장치와 방법 Download PDFInfo
- Publication number
- KR940012566A KR940012566A KR1019930024878A KR930024878A KR940012566A KR 940012566 A KR940012566 A KR 940012566A KR 1019930024878 A KR1019930024878 A KR 1019930024878A KR 930024878 A KR930024878 A KR 930024878A KR 940012566 A KR940012566 A KR 940012566A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- comparison circuit
- parallel comparison
- data
- test
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
소자 테스터로부터 테스트중인 소자(31)로 어드레스 신호를 보내는 단계, 소자 테스터(30)으로부터 병렬 비교 회로(91)로 테스트 데이터 신호를 보내는 단계, 소자 테스터(30)에 테스트 데이터 신호를 저장하는 단계, 병렬 비교 회로(91)에서 테스트 데이터 신호를 복제하고, 복제된 테스트 데이터 신호를 어드레스 신호(36)에 의해 선택된 복수 저장 위치로 테스트 중인 소자(31)에 저장하는 단계, 복후 저장 위치를 재 어드레싱하고, 판독 신호에 응답하여 복수 저장 위치로부터 병렬 비교 회로(91)로 저장 복제된 테스트 데이터 신호를 판독 출력하는 단계, 상기 병렬 비교 회로(91)에서 상기 저장된 복제된 테스트 데이터 신호들을 서로 비교하고, 저장 복제된 테스트 데이터 신호 모두가 동일한 논리 레벨에 대응하는 유사한 전압 레벨에 있으면 제1상태, 또는 저장 복제된 테스트 데이터 신호들중 적어도 하나가 저장 복제된 테스트 데이터 신호의 다른 나머지들과 상이한 논리 레벨에 대응하는 전압을 갖는 제2상태를 갖는 병렬 비교 회로 출력 신호(45)를 발생하는 단계 및 병렬 비교 회로 출력 신호(45)를 소자 테스터(30)으로 보내는 단계를 포함하는 반도체 소자를 테스트하는 방법이 개시된다. 또한, 이것은 복수 데이터 리드(37, 38, 39, 40), 소자 테스터(30) 및 소자 테스터(30)과 기술한 방법을 수행하기 위한 테스트 중인 소자(31) 양자에 연결된 병렬 비교 회로(91)를 갖는 테스트 중인 소자(31)를 포함하는 테스트 시스템(93)이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 테스트중인 4개의 데이터 단말 소자와 결합된 소자 테스터와 양호한 실시예의 병렬 비교 회로를 포함하는 테스트 시스템을 도시한 블록도.
Claims (7)
- 반도체 소자를 테스트하는 방법에 있어서, 소자 테스터로부터 테스트 중인 소자로 어드레서 신호를 보내는 단계, 상기 소자 테스터로부터 병렬 비교 회로로 테스트 데이터 신호를 보내는 단계. 상기 소자 테스터에 상기 테스트 데이터 신호를 저장하는 단계, 상기 병렬 비교 회로에서 상기 테스트 데이터 신호를 저장하는 단계, 상기 병렬 비교 회로에서 상기 테스트 데이터 신호를 복제하고, 상기 어드레스 신호에 의해 선택된 복수 위치에서 상기 테스트중인 소자에 상기 복제된 테스트 데이터 신호를 저장하는 단계, 상기 복수 저장 위치를 재 어드레스하고, 판독 신호에 응답하여 상기 복수 저장 위치로부터 상기 병렬 비교 회로로 상기 저장 복제된 테스트 데이터 신호를판독 출력하는 단계, 상기 병렬 비교 회로에서 상기 저장 복제된 테스트 데이타 신호들을 서로 비교하고, 상기 저장 복제된 테스트 데이터 신호 모두가 동일한 논리 레벨에 대응하는 유사한 전압 레벨에 있는 경우에 제1상태 또는 상기 저장 복제된 테스트 데이터 신호들중 하나 이상이 저장 복제된 테스트 데이터 신호의 다른 나머지들과 상이한 논리 레벨에 대응하는 전압을 갖는 경우에 제2상태를 갖는 병렬 비교 회로 출력 신호를 발생하는 단계 및 상기 병렬 비교 회로 출력 신호를 상기 소자 테스터로 보내는 단계를 포함하는 것을 특징으로 하는 방법.
- 제1항에 있어서, 상기 복제 단계가 기록 신호에 응답하여 상기 병렬 비교 회로를 통하는 복수 경로를 엔에이블 함으로써 상기 테스트 데이터 신호를 복제하는 단계 및 상기 기록 신호에 응답하여 상기 테스트 중인 소자안에 있는 상기 복수의 저장 위치에 상기 복제된 테스트 데이터 신호들을 저장하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제2항에 있어서, 상기 판독 신호에 응답하여 상기 병렬 비교 회로를 통하는 상기 다중 경로를 디세이블 하는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제1항에 있어서, 상기 병렬 비교 회로 출력 신호가 상기 저장된 테스트 데이터 신호와 부합하면 합격 상태, 또는 상기 병렬 비교 회로 출력 신호가 상기 저장된 테스트 데이터 신호와 다르면 불합격 상태인 테스트 결과 신호를 발생하기 위해 상기 병렬 비교회로의 출력 신호를 상기 저장된 테스트 데이터 신호와 비교하는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 복수 데이터 리드를 갖는 테스트 중인 소자, 소자 테스터, 상기 소자 테스터로부터 상기 테스트 중인 소자로 어드레스 버스를 통해 어드레스 신호들을 보내고 상기 소자 테스터내의 레지스터에 데이터를 저장하기 위한 제어회로, 상기 소자 테스터로부터 병렬 비교 회로로 데이터 리드를 경유하는 상기 데이터 신호를 보내기 위해 상기 제어회로와 연결된 송수신기 회로 및 상기 테스트 중인 소자에 있는 복수 어드레스 저장 위치에 상기 데이터 신호를 기록하고, 리드상의 상기 테스트중인 소자의 저장 데이터 신호들중 하나의 신호가 상기 리드상의 다른 저장된 데이터 신호들과 다른지를 결정하도록 상기 복수 어드레스 저장 위치로부터 저장된 데이터 신호를 판독출력하기 위하여 상기 테스트중인 소자의 상기 복수 데이터 리드에 연결되고, 상기 데이터 리드상에 병렬 비교 회로 출력 신호를 발생하는 병렬 비교 회로를 포함하고, 상기 송수신기 회로는 상기 레지스터로부터의 상기 데이터 신호를 상기 병렬 비교 회로출력 신호와 비교하고, 상기 병렬 비교 회로 출력 신호가 상기 데이터 신호와 부합하면 합격 신호, 또는 상기 레지스터로부터의 상기 데이터 신호가 상기 리드상의 상기 병렬 비교 회로 출력 신호와 다르면 불합격 신호를 발생시키는 것을 특징으로 하는 테스트 시스템.
- 제5항에 있어서, 상기 병렬 비교 회로가 데이터가 상기 테스트 중인 소자로 보내 질 때 상기 테스트 중인 소자에 상기 송수신기 회로를 연결하고, 데이터가 상기 송수신기 회로로 되보내 질 때 상기 테스트 중인 소자와 상기 송수신기 회로 사이의 경로를 디세이블 하기 위한 상기 제어 회로로부터의 제어 신호에 응답하는 하나 혹은 그 이상의 트랜지스터 및 상기 리드상의 상기 테스트 중인 소자 데이터 출력 신호들을 서로 비교하고, 상기 리드상에 상기 병렬 비교 회로 출력신호를 발생하기 위해 상기 테스트 중인 소자와 연결되는 비교기를 포함하는 것을 특징으로 하는 테스트 시스템.
- 테스트 중인 소자, 소자 테스터, 상기 소자 테스터로부터 상기 테스트 중인 소자로 어드레스 버스상에서 어드레스를 보내고, 상기 소자 테스터안의 레지스터에 데이터 신호를 저장하기 위한 제어회로, 상기 테스트 중인 소자안의 복수 어드레스 저장 위치에 1개 리드와 복수 데이터 리드를 경유하여 상기 데이터 신호를 보내고, 상기 복수 데이터 리드상의 테스트 중인 소자에서 후속적으로 판독 출력된 상기 저장된 데이터 신호들중의 하나의 신호가 상기 데이터 리드에서 동시에 판독 출력된 상기 소자의 상기 다른 저장된 데이터 신호들과 다른지를 결정하여, 상기 리드상에 병렬 비교 회로 출력 신호를 발생하는 상기 테스트 중인 소자의 복수 데이터 리드에 연결되는 병렬 비교 회로 및 상기 레지스터에 저장된 상기 데이터 신호와 상기 데이터 리드상의 상기 병렬 비교 회로 출력 신호에 응답하여 송수신을 하여, 상기 레지스터에 저장된 상기 데이터 신호와 상기 리드상의 상기 병렬 비교 회로 출력 신호와 부합하면 합격 신호, 또는 상기 레지스터에 저장된 상기 데이터 신호가 상기 리드상의 상기 병렬 비교 회로 출력 신호와 다르면 불합격 신호를 발생하기 위한 회로를 포함하는 것을 특징으로 하는 테스트 시스템.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US97999492A | 1992-11-23 | 1992-11-23 | |
US07/979,994 | 1992-11-23 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR940012566A true KR940012566A (ko) | 1994-06-23 |
Family
ID=25527277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930024878A KR940012566A (ko) | 1992-11-23 | 1993-11-22 | 집적 회로 테스트 장치와 방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5422892A (ko) |
EP (1) | EP0600655A3 (ko) |
JP (1) | JPH06242181A (ko) |
KR (1) | KR940012566A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100231898B1 (ko) * | 1996-10-24 | 1999-12-01 | 윤종용 | 반도체 메모리 장치의 테스트 방법 및 회로 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5864565A (en) | 1993-06-15 | 1999-01-26 | Micron Technology, Inc. | Semiconductor integrated circuit having compression circuitry for compressing test data, and the test system and method for utilizing the semiconductor integrated circuit |
US5673272A (en) * | 1996-02-13 | 1997-09-30 | Teradyne, Inc. | Apparatus and method for performing digital signal processing in an electronic circuit tester |
JP3672136B2 (ja) * | 1996-10-04 | 2005-07-13 | 株式会社アドバンテスト | Ic試験装置 |
US6401222B1 (en) | 1996-10-11 | 2002-06-04 | Phillip M. Adams | Defective floppy diskette controller detection apparatus and method |
US5983002A (en) * | 1996-10-11 | 1999-11-09 | Phillip M. Adams & Associates, L.L.C. | Defective floppy diskette controller detection apparatus and method |
US5966388A (en) * | 1997-01-06 | 1999-10-12 | Micron Technology, Inc. | High-speed test system for a memory device |
US5956280A (en) * | 1998-03-02 | 1999-09-21 | Tanisys Technology, Inc. | Contact test method and system for memory testers |
US6195767B1 (en) | 1998-09-14 | 2001-02-27 | Phillip M. Adams | Data corruption detection apparatus and method |
US6088274A (en) * | 1999-02-18 | 2000-07-11 | Texas Instruments Incorporated | Method and device for testing a semiconductor serial access memory device through a main memory |
KR100363080B1 (ko) * | 1999-06-15 | 2002-11-30 | 삼성전자 주식회사 | 단일 칩 병렬 테스팅 장치 및 방법 |
US6687858B1 (en) | 2000-05-16 | 2004-02-03 | Phillip M. Adams | Software-hardware welding system |
US6851076B1 (en) * | 2000-09-28 | 2005-02-01 | Agilent Technologies, Inc. | Memory tester has memory sets configurable for use as error catch RAM, Tag RAM's, buffer memories and stimulus log RAM |
US7139397B2 (en) * | 2001-07-20 | 2006-11-21 | Stmicroelectronics S.R.L. | Hybrid architecture for realizing a random numbers generator |
US7472207B2 (en) * | 2001-10-09 | 2008-12-30 | Aftg-Tg, L.L.C. | Optimized-incrementing, time-gap defect detection apparatus and method |
US6691181B2 (en) * | 2001-10-09 | 2004-02-10 | Phillip M. Adams | Programmatic time-gap defect detection apparatus and method |
US6842802B2 (en) | 2001-11-30 | 2005-01-11 | Aftg-Tg, L.L.C. | Programmatic time-gap defect correction apparatus and method |
US20040187049A1 (en) * | 2003-02-27 | 2004-09-23 | Nptest, Inc. | Very small pin count IC tester |
KR100543449B1 (ko) * | 2003-04-11 | 2006-01-23 | 삼성전자주식회사 | 상대 어드레스 방식으로 모든 메모리 셀들의 액세스가가능하게 하는 반도체 메모리 장치 |
CN101697285B (zh) * | 2009-09-30 | 2013-03-20 | 曙光信息产业(北京)有限公司 | 存储设备硬件调试的方法及系统 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3544777A (en) * | 1967-11-06 | 1970-12-01 | Trw Inc | Two memory self-correcting system |
US3883801A (en) * | 1973-11-07 | 1975-05-13 | Bell Telephone Labor Inc | Fault testing of logic circuits |
US3866171A (en) * | 1974-01-18 | 1975-02-11 | Reliance Electric Co | Display verifier |
JPS60115099A (ja) * | 1983-11-25 | 1985-06-21 | Fujitsu Ltd | 半導体記憶装置 |
ATE53261T1 (de) * | 1985-03-26 | 1990-06-15 | Siemens Ag | Verfahren zum betreiben eines halbleiterspeichers mit integrierter paralleltestmoeglichkeit und auswerteschaltung zur durchfuehrung des verfahrens. |
US4686456A (en) * | 1985-06-18 | 1987-08-11 | Kabushiki Kaisha Toshiba | Memory test circuit |
ATE67892T1 (de) * | 1985-09-11 | 1991-10-15 | Siemens Ag | Integrierter halbleiterspeicher. |
US4872168A (en) * | 1986-10-02 | 1989-10-03 | American Telephone And Telegraph Company, At&T Bell Laboratories | Integrated circuit with memory self-test |
DE3634352A1 (de) * | 1986-10-08 | 1988-04-21 | Siemens Ag | Verfahren und anordnung zum testen von mega-bit-speicherbausteinen mit beliebigen testmustern im multi-bit-testmodus |
JP2523586B2 (ja) * | 1987-02-27 | 1996-08-14 | 株式会社日立製作所 | 半導体記憶装置 |
-
1993
- 1993-11-04 JP JP5275294A patent/JPH06242181A/ja active Pending
- 1993-11-22 KR KR1019930024878A patent/KR940012566A/ko active IP Right Grant
- 1993-11-23 EP EP93309308A patent/EP0600655A3/en not_active Withdrawn
-
1994
- 1994-08-02 US US08/284,911 patent/US5422892A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100231898B1 (ko) * | 1996-10-24 | 1999-12-01 | 윤종용 | 반도체 메모리 장치의 테스트 방법 및 회로 |
Also Published As
Publication number | Publication date |
---|---|
EP0600655A2 (en) | 1994-06-08 |
EP0600655A3 (en) | 1996-12-11 |
JPH06242181A (ja) | 1994-09-02 |
US5422892A (en) | 1995-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940012566A (ko) | 집적 회로 테스트 장치와 방법 | |
US6636998B1 (en) | Semiconductor memory device and parallel bit test method thereof | |
US5033048A (en) | Memory selftest method and apparatus same | |
US8296639B2 (en) | Method and apparatus for detecting communication errors on a bus | |
US4951254A (en) | Static memory unit having a plurality of test modes, and computer equipped with such units | |
KR920003322A (ko) | 개선된 테스트 모드를 가지는 반도체 메모리 | |
US6829737B1 (en) | Method and system for storing device test information on a semiconductor device using on-device logic for determination of test results | |
US7428662B2 (en) | Testing a data store using an external test unit for generating test sequence and receiving compressed test results | |
US20030102882A1 (en) | Test apparatuses for semiconductor integrated circuits | |
KR940004653A (ko) | 반도체 메모리 장치 | |
JP3022990B2 (ja) | 種々の検査パターンを有する並列検査による半導体メモリの検査回路装置 | |
JPH0412854B2 (ko) | ||
KR940010116A (ko) | 반도체 기억장치 | |
KR970023464A (ko) | 테스트 회로가 설치된 반도체 메모리 | |
US5659549A (en) | Memory test system having a pattern generator for a multi-bit test | |
TW343282B (en) | Testing device for a semiconductor device | |
KR100200481B1 (ko) | 테스트 회로 | |
EP1197759B1 (en) | Reliable comparison circuit in an automatic test equipment | |
US20060224923A1 (en) | Semiconductor device and method for testing semiconductor device | |
US5757815A (en) | Semiconductor memory test system | |
EP0366757B1 (en) | Memory selftest method and apparatus | |
KR100311955B1 (ko) | 전자회로의기능테스트장치및방법 | |
US6744271B2 (en) | Internal generation of reference voltage | |
JPS62103894A (ja) | 読取り完了信号発生回路 | |
KR100524925B1 (ko) | 테스트 시간을 줄일 수 있는 병렬 비트 테스트를 구현하는 반도체 메모리 장치 및 이를 이용한 병렬 비트 테스트 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
NORF | Unpaid initial registration fee |