JPH06242181A - 集積回路の試験装置及び方法 - Google Patents
集積回路の試験装置及び方法Info
- Publication number
- JPH06242181A JPH06242181A JP5275294A JP27529493A JPH06242181A JP H06242181 A JPH06242181 A JP H06242181A JP 5275294 A JP5275294 A JP 5275294A JP 27529493 A JP27529493 A JP 27529493A JP H06242181 A JPH06242181 A JP H06242181A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- test
- data
- comparison circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】半導体デバイスを試験すること
【構成】デバイス試験装置３０から被試験デバイス３１
へアドレス信号を送り、デバイス試験装置３０から並列
比較回路９１へ試験データ信号を送り、デバイス試験装
置３０に試験データ信号を格納し、並列比較回路９１の
試験データ信号を複写し、アドレス信号３６によって選
択された複数の格納場所の被試験デバイスに複写された
試験データ信号を格納し、複数の格納場所を再アドレス
し、且つ読出し信号に応答して、該場所から並列比較回
路９１へ格納された複写試験データ信号を読出し、前記
並列比較回路９１において前記格納された複写試験デー
タ信号を互いに比較してその結果によりデバイスの良否
を判定する。
へアドレス信号を送り、デバイス試験装置３０から並列
比較回路９１へ試験データ信号を送り、デバイス試験装
置３０に試験データ信号を格納し、並列比較回路９１の
試験データ信号を複写し、アドレス信号３６によって選
択された複数の格納場所の被試験デバイスに複写された
試験データ信号を格納し、複数の格納場所を再アドレス
し、且つ読出し信号に応答して、該場所から並列比較回
路９１へ格納された複写試験データ信号を読出し、前記
並列比較回路９１において前記格納された複写試験デー
タ信号を互いに比較してその結果によりデバイスの良否
を判定する。
Description
【０００１】
【産業上の利用分野】本発明は、一般には集積回路装置
を試験するものであり、詳細にはメモリ装置を試験する
装置及び方法に関する。
を試験するものであり、詳細にはメモリ装置を試験する
装置及び方法に関する。
【０００２】
【発明の背景】メモリ試験装置は一連のアドレス及びデ
ータバターンを被試験デバイス（ＤＵＴ）に与え、試験
信号バターンを生成する一連の試験信号からなる被試験
デバイスからの出力を読取りとることによってメモリ装
置の試験を行う。それにより被試験デバイスが試験に合
格するか落ちるかを決定する。被試験デバイスの出力ピ
ンは、被試験デバイスが試験に合格するか落ちるかを決
定するために、被試験デバイスの出力ピン上の試験信号
パターンを試験装置内に格納された基準試験信号パター
ンと比較するデバイス試験装置の受信回路に結合されて
いる。メモリ装置は、種々の形状と色々な数の出力に利
用可能である。例えば、テキサス・インスツルメント製
の１メガビットのダイナミック・ランダム・アクセスメ
モリ（１Ｍ ＤＲＡＭ）装置ＴＭＳ４Ｃ１０２４は１デ
ータＩ／Ｏピン形状による１メガビットを有している。
一方、テキサス・インスツルメント製の１ＭＤＲＡＭは
４データＩ／Ｏピン（２５６×４）形状による２５６キ
ロビットを有している。たとえ、これら２つのデバイス
のデータＩ／Ｏピンの形状および数が同じでないとして
も、これらの両デバイスは１ＭＢ ＤＲＡＭデバイスで
ある。
ータバターンを被試験デバイス（ＤＵＴ）に与え、試験
信号バターンを生成する一連の試験信号からなる被試験
デバイスからの出力を読取りとることによってメモリ装
置の試験を行う。それにより被試験デバイスが試験に合
格するか落ちるかを決定する。被試験デバイスの出力ピ
ンは、被試験デバイスが試験に合格するか落ちるかを決
定するために、被試験デバイスの出力ピン上の試験信号
パターンを試験装置内に格納された基準試験信号パター
ンと比較するデバイス試験装置の受信回路に結合されて
いる。メモリ装置は、種々の形状と色々な数の出力に利
用可能である。例えば、テキサス・インスツルメント製
の１メガビットのダイナミック・ランダム・アクセスメ
モリ（１Ｍ ＤＲＡＭ）装置ＴＭＳ４Ｃ１０２４は１デ
ータＩ／Ｏピン形状による１メガビットを有している。
一方、テキサス・インスツルメント製の１ＭＤＲＡＭは
４データＩ／Ｏピン（２５６×４）形状による２５６キ
ロビットを有している。たとえ、これら２つのデバイス
のデータＩ／Ｏピンの形状および数が同じでないとして
も、これらの両デバイスは１ＭＢ ＤＲＡＭデバイスで
ある。
【０００３】例えば、メモリ試験装置は、４つのトラン
シーバ回路を有し、またデバイス試験を行うために、そ
れぞれのトランシーバ回路の接続がそれぞれのメモリ装
置データ入出力ピンに対して必要である。従って、１つ
の試験装置のトランシーバ回路は１Ｍ×１形状を有する
メモリ装置を試験するのに必要である。１Ｍ×１形状の
４つのメモリ装置の合計が、４つのトランシーバ回路を
有するデバイス試験装置において、１度に試験されるこ
とができる。比較上、２５６Ｋ×４形状の１ＭＤＲＡＭ
を試験することは、メモリ装置に当たり４つの試験装置
のトランシーバ回路の使用を必要とし、従って、全ての
試験装置を専有する。概略的には、このデバイス試験装
置は４つの受信回路のみを有しているので、４つの１Ｍ
×１形状デバイスまたはただ１つの２５６Ｋ×４形状デ
バイスを同時に試験することができる。結果として、試
験装置が並列に試験することができるデバイスの数はお
のおののデバイスでのデータ入出力ピンの数の増加と共
に減少する。現在の試験装置設計方法を用いても、多く
の試験装置は広範なＩ／Ｏデバイスを経済的に試験する
ことはできない。更に多くの受信回路を加えるために試
験装置を再設計するは、受信回路が複雑であり、従って
非常に高価であるので、値段的にひどく高いものとな
る。試験装置の製造会社は、メモリアルゴリズム発生装
置を再設計することにより特別な試験装置のスループッ
ト能力を２倍いするための設計努力を１〜２年払ってい
る。
シーバ回路を有し、またデバイス試験を行うために、そ
れぞれのトランシーバ回路の接続がそれぞれのメモリ装
置データ入出力ピンに対して必要である。従って、１つ
の試験装置のトランシーバ回路は１Ｍ×１形状を有する
メモリ装置を試験するのに必要である。１Ｍ×１形状の
４つのメモリ装置の合計が、４つのトランシーバ回路を
有するデバイス試験装置において、１度に試験されるこ
とができる。比較上、２５６Ｋ×４形状の１ＭＤＲＡＭ
を試験することは、メモリ装置に当たり４つの試験装置
のトランシーバ回路の使用を必要とし、従って、全ての
試験装置を専有する。概略的には、このデバイス試験装
置は４つの受信回路のみを有しているので、４つの１Ｍ
×１形状デバイスまたはただ１つの２５６Ｋ×４形状デ
バイスを同時に試験することができる。結果として、試
験装置が並列に試験することができるデバイスの数はお
のおののデバイスでのデータ入出力ピンの数の増加と共
に減少する。現在の試験装置設計方法を用いても、多く
の試験装置は広範なＩ／Ｏデバイスを経済的に試験する
ことはできない。更に多くの受信回路を加えるために試
験装置を再設計するは、受信回路が複雑であり、従って
非常に高価であるので、値段的にひどく高いものとな
る。試験装置の製造会社は、メモリアルゴリズム発生装
置を再設計することにより特別な試験装置のスループッ
ト能力を２倍いするための設計努力を１〜２年払ってい
る。
【０００４】広範なデータＩ／Ｏメモリ装置を経済的に
試験するための方法を見いだすのに問題がある。
試験するための方法を見いだすのに問題がある。
【０００５】
【発明の概要】この問題は、半導体デバイスを試験する
ための方法によって解決される。その方法は、アドレス
信号をデバイス試験装置から被試験デバイスへ送り、試
験データ信号を前記デバイス試験装置から並列比較回路
へ送り、前記試験データ信号を前記デバイス試験装置に
格納し、並列比較回路の前記試験データ信号を複写し、
且つ前記被試験デバイスにおける前記アドレス信号によ
って選択された複数の格納場所に前記複写された試験デ
ータ信号を格納し、前記複数の格納場所を再アドレス
し、且つ読出し信号に応答して、前記格納された複写試
験データ信号を前記複数の格納場所から前記並列比較回
路へ読出し、前記格納された複写試験データ信号を前記
並列比較回路内において互いに比較し、もし格納された
複写試験データ信号の全てが試験データ信号が同じ論理
レベルに相当する同様の電圧レベルにある場合にば、第
１の状態を有する並列比較回路出力信号を発生し、或い
は前記格納された複写試験データ信号の少なくとも１つ
が前記格納された複写試験データ信号の他のものと異な
る論理レベルに相当する電圧を有している場合には、第
２の状態を有する並列比較回路出力信号を発生し、前記
並列比較回路の出力信号を前記デバイス試験装置に送る
ステップを有している。
ための方法によって解決される。その方法は、アドレス
信号をデバイス試験装置から被試験デバイスへ送り、試
験データ信号を前記デバイス試験装置から並列比較回路
へ送り、前記試験データ信号を前記デバイス試験装置に
格納し、並列比較回路の前記試験データ信号を複写し、
且つ前記被試験デバイスにおける前記アドレス信号によ
って選択された複数の格納場所に前記複写された試験デ
ータ信号を格納し、前記複数の格納場所を再アドレス
し、且つ読出し信号に応答して、前記格納された複写試
験データ信号を前記複数の格納場所から前記並列比較回
路へ読出し、前記格納された複写試験データ信号を前記
並列比較回路内において互いに比較し、もし格納された
複写試験データ信号の全てが試験データ信号が同じ論理
レベルに相当する同様の電圧レベルにある場合にば、第
１の状態を有する並列比較回路出力信号を発生し、或い
は前記格納された複写試験データ信号の少なくとも１つ
が前記格納された複写試験データ信号の他のものと異な
る論理レベルに相当する電圧を有している場合には、第
２の状態を有する並列比較回路出力信号を発生し、前記
並列比較回路の出力信号を前記デバイス試験装置に送る
ステップを有している。
【０００６】
【実施例】図１は、被試験デバイス（Device under Tes
t: DUT) ３１に結合された代表的なデバイス試験装置３
０を有する試験システム１０を示すブロックダイアグラ
ムである。本発明の好ましい実施例はこのシステム内で
作動する。デバイス試験装置３０はＤＵＴ３１へのデー
タと共に制御信号を送る。応答として、ＤＵＴ３１は出
力データ信号をデバイス試験装置３０へ送る。１ＭＢ
ＤＲＡＭ、例えばテキサス・インスツルメント製のＴＭ
Ｓ４４Ｃ２５６をテストするために用いられる代表的な
デバイス試験装置３０はリード線３２〜３６上の制御信
号及び４つのトランシーバ４１〜４４の１つから１つの
リード線４５上の入出力信号を用いる。先ず第１に、デ
ータを書込むために、デバイス試験装置３０は９つのリ
ーフ３６を有するアドレスバス（ＡＤＲ）を介してアド
レス信号を被試験デバイス３１へ送る。制御リード線３
５上の書込みイネーブル（ＷＥ）信号はデータがＤＵＴ
３１に書き込まれることを可能にする。制御リード線３
２上の行アドレスストローブ（ＲＡＳ）信号はアドレス
バスリード線３６上の行アドレスにおいて被試験デバイ
スにストローブする。アドレスバス（ＡＤＲ）は９つの
リード線３６を有している。従って、９つの行アドレス
ビットがピンＡ０〜Ａ８上にセットアップされ、ＤＵＴ
３１にラッチされる。リード線３３上の列アドレススト
ローブ信号（ＣＡＳ）は列アドレスにおいてアドレスリ
ード線３６上にストローブする。従って、９つの列アド
レスビットはピンＡ０〜Ａ８上にセットアップされ、Ｄ
ＵＴ３１にラッチされる。
t: DUT) ３１に結合された代表的なデバイス試験装置３
０を有する試験システム１０を示すブロックダイアグラ
ムである。本発明の好ましい実施例はこのシステム内で
作動する。デバイス試験装置３０はＤＵＴ３１へのデー
タと共に制御信号を送る。応答として、ＤＵＴ３１は出
力データ信号をデバイス試験装置３０へ送る。１ＭＢ
ＤＲＡＭ、例えばテキサス・インスツルメント製のＴＭ
Ｓ４４Ｃ２５６をテストするために用いられる代表的な
デバイス試験装置３０はリード線３２〜３６上の制御信
号及び４つのトランシーバ４１〜４４の１つから１つの
リード線４５上の入出力信号を用いる。先ず第１に、デ
ータを書込むために、デバイス試験装置３０は９つのリ
ーフ３６を有するアドレスバス（ＡＤＲ）を介してアド
レス信号を被試験デバイス３１へ送る。制御リード線３
５上の書込みイネーブル（ＷＥ）信号はデータがＤＵＴ
３１に書き込まれることを可能にする。制御リード線３
２上の行アドレスストローブ（ＲＡＳ）信号はアドレス
バスリード線３６上の行アドレスにおいて被試験デバイ
スにストローブする。アドレスバス（ＡＤＲ）は９つの
リード線３６を有している。従って、９つの行アドレス
ビットがピンＡ０〜Ａ８上にセットアップされ、ＤＵＴ
３１にラッチされる。リード線３３上の列アドレススト
ローブ信号（ＣＡＳ）は列アドレスにおいてアドレスリ
ード線３６上にストローブする。従って、９つの列アド
レスビットはピンＡ０〜Ａ８上にセットアップされ、Ｄ
ＵＴ３１にラッチされる。
【０００７】デバイス試験装置３０が上述のように被試
験デバイスにアドレス信号を送った後、デバイス試験装
置３０は試験データ信号を並列比較回路９１に送る。ま
た被試験デバイス３１に送られた試験データ信号は、ま
た制御回路９０によってデバイス試験装置３０の格納レ
ジスタ９２に格納される。次のステップにおいて、並列
比較回路の試験データ信号は、トランジスタ８０〜８３
をイネーブルすることにより並列比較回路を介して多数
のパスをイネーブルして複写される。この複写された試
験データ信号は、被試験デバイスにおいて、ライン３６
上のそれぞれの行及び列アドレス信号によって選択され
た複数の格納場所に格納される。並列比較回路９１は、
データが被試験デバイス３１に送られたとき、制御回路
９０からのリード線３５上の書込み可能信号に応答し
て、トランシーバ回路４１を被試験デバイス３１に結合
するための１つ或いはそれより多くのゲートトランジス
タ８０〜８３を有している。データイン／データアウト
ライン３７〜４０は書込み動作中に試験装置からの試験
データ信号を複写する。制御リード線３４上の出力イネ
ーブル（ＯＥ）信号は、読出し動作中にデバイスの出力
を活性化する。読出し動作中に、デバイスの出力データ
信号はライン３７〜４０を通して試験装置い送られる。
被試験デバイス３１は複数の格納場所を再アドレスし、
制御リード線３４上の読取り信号に応答して、複数の格
納場所から並列比較回路９１に格納された複写試験デー
タ信号を読出す。制御信号は、トランジスタ８０〜８３
は被試験デバイス３１から読出された格納された複写試
験信号が比較器８４に行くようにするが、制御信号は、
これを不能にする。
験デバイスにアドレス信号を送った後、デバイス試験装
置３０は試験データ信号を並列比較回路９１に送る。ま
た被試験デバイス３１に送られた試験データ信号は、ま
た制御回路９０によってデバイス試験装置３０の格納レ
ジスタ９２に格納される。次のステップにおいて、並列
比較回路の試験データ信号は、トランジスタ８０〜８３
をイネーブルすることにより並列比較回路を介して多数
のパスをイネーブルして複写される。この複写された試
験データ信号は、被試験デバイスにおいて、ライン３６
上のそれぞれの行及び列アドレス信号によって選択され
た複数の格納場所に格納される。並列比較回路９１は、
データが被試験デバイス３１に送られたとき、制御回路
９０からのリード線３５上の書込み可能信号に応答し
て、トランシーバ回路４１を被試験デバイス３１に結合
するための１つ或いはそれより多くのゲートトランジス
タ８０〜８３を有している。データイン／データアウト
ライン３７〜４０は書込み動作中に試験装置からの試験
データ信号を複写する。制御リード線３４上の出力イネ
ーブル（ＯＥ）信号は、読出し動作中にデバイスの出力
を活性化する。読出し動作中に、デバイスの出力データ
信号はライン３７〜４０を通して試験装置い送られる。
被試験デバイス３１は複数の格納場所を再アドレスし、
制御リード線３４上の読取り信号に応答して、複数の格
納場所から並列比較回路９１に格納された複写試験デー
タ信号を読出す。制御信号は、トランジスタ８０〜８３
は被試験デバイス３１から読出された格納された複写試
験信号が比較器８４に行くようにするが、制御信号は、
これを不能にする。
【０００８】図１に示すように、デバイス試験装置３０
は並列比較回路９１を介してＤＵＴ３１に結合される。
従って、好ましい実施例において、リード線３７〜４０
上のＤＵＴ出力信号は先ず並列比較回路９１に行く。多
入力単一出力比較器８４は、リード線３７〜４０上のＤ
ＵＴデータ出力信号を互いに比較するための、並びに並
列比較回路の出力信号をリード線４５上に発生するため
の、被試験デバイスのデータリード線に結合される。並
列比較回路９１は被試験デバイス３１の出力３７〜４０
の全てを取出して、出力３７〜４０を互いに比較する。
例えばテキサス・インスツルメントから利用可能なＳＮ
７４Ｆ５２１のような多入力単一出力比較器８４は、読
取りサイクル中に、被試験デバイス３１のデータ入出力
ライン３７〜４０上の出力の比較を行う。もし出力３７
〜４０が全て同じ論理レベル（論理１又は論理０）に相
当する同様な電圧レベルならば、並列比較回路の出力信
号は第１の状態である。もし出力３７〜４０が異なった
論理レベルに相当する異なった電圧レベルを有している
ならば、並列比較回路の出力信号は第２の状態である。
次に、比較器８４は、格納された複写試験データ信号を
互いに比較し、もし格納された複写試験データ信号の全
てが同じ論理レベルに相当する同じ電圧レベルにあるな
らば、ライン４５上に第１の状態を有する単一の並列比
較回路の出力信号を発生し、もし格納された複写試験デ
ータ信号の少なくとも１つが格納された複写試験データ
信号の他の信号と異なる論理レベルに相当する電圧を有
しているならば、ライン４５上に第２の状態を有する単
一の並列比較回路の出力信号を発生する。
は並列比較回路９１を介してＤＵＴ３１に結合される。
従って、好ましい実施例において、リード線３７〜４０
上のＤＵＴ出力信号は先ず並列比較回路９１に行く。多
入力単一出力比較器８４は、リード線３７〜４０上のＤ
ＵＴデータ出力信号を互いに比較するための、並びに並
列比較回路の出力信号をリード線４５上に発生するため
の、被試験デバイスのデータリード線に結合される。並
列比較回路９１は被試験デバイス３１の出力３７〜４０
の全てを取出して、出力３７〜４０を互いに比較する。
例えばテキサス・インスツルメントから利用可能なＳＮ
７４Ｆ５２１のような多入力単一出力比較器８４は、読
取りサイクル中に、被試験デバイス３１のデータ入出力
ライン３７〜４０上の出力の比較を行う。もし出力３７
〜４０が全て同じ論理レベル（論理１又は論理０）に相
当する同様な電圧レベルならば、並列比較回路の出力信
号は第１の状態である。もし出力３７〜４０が異なった
論理レベルに相当する異なった電圧レベルを有している
ならば、並列比較回路の出力信号は第２の状態である。
次に、比較器８４は、格納された複写試験データ信号を
互いに比較し、もし格納された複写試験データ信号の全
てが同じ論理レベルに相当する同じ電圧レベルにあるな
らば、ライン４５上に第１の状態を有する単一の並列比
較回路の出力信号を発生し、もし格納された複写試験デ
ータ信号の少なくとも１つが格納された複写試験データ
信号の他の信号と異なる論理レベルに相当する電圧を有
しているならば、ライン４５上に第２の状態を有する単
一の並列比較回路の出力信号を発生する。
【０００９】また、トランシーバ回路４１はライン４５
上の並列比較回路の出力信号を格納レジスタ９２の格納
された試験データ信号パターンと比較し、もし並列比較
回路の出力信号パターンが格納された試験データ信号パ
ターンとマッチしていれば、パス状態である試験結果信
号を発生し、もし並列比較回路の出力信号パターンが格
納された試験データ信号パターンと異なっていれば、フ
ェイル状態である試験結果信号を発生する。１つのトラ
ンシーバ回路４１のみが試験を受ける４つの入出力デバ
イス用のデバイス試験を行うために必要とされるので、
残りの３つのトランシーバ回路４２〜４４はリード線４
６，４７と４８、及び並列比較回路９６，９７と９８を
介して３つの付加的な多数データ入出力デバイス５１，
６１と７１を同時に試験するために利用できる。他の形
状が当業者に理解され得るであろう。例えば、本発明
は、動作ボード、負荷ボード或いは被試験デバイス３１
とデバイス試験装置３０間の他のインターフェースにお
いて実行される得る。更に、本発明は、特殊な集積回路
のような多数のデータ入出力を有する他のデバイスを試
験するために効果的に用いることができる。
上の並列比較回路の出力信号を格納レジスタ９２の格納
された試験データ信号パターンと比較し、もし並列比較
回路の出力信号パターンが格納された試験データ信号パ
ターンとマッチしていれば、パス状態である試験結果信
号を発生し、もし並列比較回路の出力信号パターンが格
納された試験データ信号パターンと異なっていれば、フ
ェイル状態である試験結果信号を発生する。１つのトラ
ンシーバ回路４１のみが試験を受ける４つの入出力デバ
イス用のデバイス試験を行うために必要とされるので、
残りの３つのトランシーバ回路４２〜４４はリード線４
６，４７と４８、及び並列比較回路９６，９７と９８を
介して３つの付加的な多数データ入出力デバイス５１，
６１と７１を同時に試験するために利用できる。他の形
状が当業者に理解され得るであろう。例えば、本発明
は、動作ボード、負荷ボード或いは被試験デバイス３１
とデバイス試験装置３０間の他のインターフェースにお
いて実行される得る。更に、本発明は、特殊な集積回路
のような多数のデータ入出力を有する他のデバイスを試
験するために効果的に用いることができる。
【００１０】以上、本発明の実施例について説明を行っ
たが、特許請求の範囲に記載された本発明から逸脱しな
い範囲において変更が可能なものである。本発明の詳細
な説明にてらして開示された実施例の種々の変形が可能
であることは当業者にとって明らかである。従って、特
許請求の範囲は本発明の真の範囲内にある如何なる変形
をも含むものである。以上の記載に関連して、以下の各
項を開示する。 （１）半導体装置を試験する方法において、（ａ）アド
レス信号をデバイス試験装置から被試験デバイスへ送
り、（ｂ）前記デバイス試験装置から並列比較回路へ試
験データ信号を送り、（ｃ）前記試験データ信号を前記
デバイス試験装置に格納し、（ｄ）並列比較回路の前記
試験データ信号を複写し、且つ被試験デバイスにおい
て、前記アドレス信号によって選択された複数の格納場
所に前記複写された試験データ信号を格納し、（ｅ）前
記複数の格納場所を再アドレスし、且つ読出し信号に応
じて、前記格納された複写試験データ信号を前記複数の
格納場所から前記並列比較回路へ読出し、（ｆ）前記格
納された複写試験データ信号を前記並列比較回路内にお
いて互いに比較し、もし格納された複写試験データ信号
の全てが試験データ信号が同じ論理レベルに相当する同
様の電圧レベルにある場合にば、第１の状態を有する並
列比較回路出力信号を発生し、或いは前記格納された複
写試験データ信号の少なくとも１つが前記格納された複
写試験データ信号の他のものと異なる論理レベルに相当
する電圧を有している場合には、第２の状態を有する並
列比較回路出力信号を発生し、及び（ｇ）前記並列比較
回路出力信号を前記デバイス試験装置に送るステップを
有する方法。
たが、特許請求の範囲に記載された本発明から逸脱しな
い範囲において変更が可能なものである。本発明の詳細
な説明にてらして開示された実施例の種々の変形が可能
であることは当業者にとって明らかである。従って、特
許請求の範囲は本発明の真の範囲内にある如何なる変形
をも含むものである。以上の記載に関連して、以下の各
項を開示する。 （１）半導体装置を試験する方法において、（ａ）アド
レス信号をデバイス試験装置から被試験デバイスへ送
り、（ｂ）前記デバイス試験装置から並列比較回路へ試
験データ信号を送り、（ｃ）前記試験データ信号を前記
デバイス試験装置に格納し、（ｄ）並列比較回路の前記
試験データ信号を複写し、且つ被試験デバイスにおい
て、前記アドレス信号によって選択された複数の格納場
所に前記複写された試験データ信号を格納し、（ｅ）前
記複数の格納場所を再アドレスし、且つ読出し信号に応
じて、前記格納された複写試験データ信号を前記複数の
格納場所から前記並列比較回路へ読出し、（ｆ）前記格
納された複写試験データ信号を前記並列比較回路内にお
いて互いに比較し、もし格納された複写試験データ信号
の全てが試験データ信号が同じ論理レベルに相当する同
様の電圧レベルにある場合にば、第１の状態を有する並
列比較回路出力信号を発生し、或いは前記格納された複
写試験データ信号の少なくとも１つが前記格納された複
写試験データ信号の他のものと異なる論理レベルに相当
する電圧を有している場合には、第２の状態を有する並
列比較回路出力信号を発生し、及び（ｇ）前記並列比較
回路出力信号を前記デバイス試験装置に送るステップを
有する方法。
【００１１】（２）前記複写するステップは、書込み信
号に応答して、前記並列比較回路を介して多数のパスを
可能にすることにより前記試験データ信号を複写し、且
つ前記書込み信号に応答して、被試験デバイス内の前記
複数の格納場所に前記複写された試験データ信号を格納
するステップを含む前記（１）に記載の方法。 （３）前記比較するステップは、更に前記読取り信号に
応答して、前記並列比較回路を介して前記多数のパスを
不可能にするステップを含む前記（２）に記載の方法。 （４）前記並列比較回路の出力信号を前記格納された試
験データ信号と比較し、もし前記前記並列比較回路の出
力信号が前記格納された試験データ信号とマッチしてい
れば、パス状態である試験結果信号を発生し、もし前記
前記並列比較回路の出力信号が前記格納された試験デー
タ信号と異なっていれば、フェイル状態である試験結果
信号を発生するステップを有する前記（１）に記載の方
法。
号に応答して、前記並列比較回路を介して多数のパスを
可能にすることにより前記試験データ信号を複写し、且
つ前記書込み信号に応答して、被試験デバイス内の前記
複数の格納場所に前記複写された試験データ信号を格納
するステップを含む前記（１）に記載の方法。 （３）前記比較するステップは、更に前記読取り信号に
応答して、前記並列比較回路を介して前記多数のパスを
不可能にするステップを含む前記（２）に記載の方法。 （４）前記並列比較回路の出力信号を前記格納された試
験データ信号と比較し、もし前記前記並列比較回路の出
力信号が前記格納された試験データ信号とマッチしてい
れば、パス状態である試験結果信号を発生し、もし前記
前記並列比較回路の出力信号が前記格納された試験デー
タ信号と異なっていれば、フェイル状態である試験結果
信号を発生するステップを有する前記（１）に記載の方
法。
【００１２】（５）試験装置において、複数のデータリ
ード線を有する被試験デバイスと、前記デバイス試験装
置から被試験デバイスへアドレスバスを介してアドレス
信号を送るための、且つ前記デバイス試験装置内のレジ
スタにデータ信号を格納するための制御回路と、前記デ
バイス試験装置から並列比較回路へデータリード線を介
して前記データ信号を送るための、前記制御回路に結合
されたトランシーバ回路と、被試験デバイス内の複数の
アドレスされた格納場所へ前記データ信号を書込み、前
記複数のアドレスされた格納場所から格納されたデータ
信号を読出すための、リード線上の前記被試験デバイス
に格納されたデータ信号の１つが前記リード線上の他の
格納されたデータ信号と相違するか否かを決定し、前記
被試験デバイスの前記複数のデータリード線に結合され
た並列比較回路であって、前記並列比較回路は前記デー
タリード線上に並列比較回路出力信号を発生し、且つ前
記トランシーバ回路は前記レジスタからの前記データ信
号を前記並列比較回路の出力信号と比較して、前記並列
比較回路の出力信号が前記データ信号にマッチしている
場合には、パス信号を発生し、前記レジスタからの前記
データ信号がリード線上の前記並列比較回路の出力信号
と相違する場合にはフェイル信号を発生する試験装置。
ード線を有する被試験デバイスと、前記デバイス試験装
置から被試験デバイスへアドレスバスを介してアドレス
信号を送るための、且つ前記デバイス試験装置内のレジ
スタにデータ信号を格納するための制御回路と、前記デ
バイス試験装置から並列比較回路へデータリード線を介
して前記データ信号を送るための、前記制御回路に結合
されたトランシーバ回路と、被試験デバイス内の複数の
アドレスされた格納場所へ前記データ信号を書込み、前
記複数のアドレスされた格納場所から格納されたデータ
信号を読出すための、リード線上の前記被試験デバイス
に格納されたデータ信号の１つが前記リード線上の他の
格納されたデータ信号と相違するか否かを決定し、前記
被試験デバイスの前記複数のデータリード線に結合され
た並列比較回路であって、前記並列比較回路は前記デー
タリード線上に並列比較回路出力信号を発生し、且つ前
記トランシーバ回路は前記レジスタからの前記データ信
号を前記並列比較回路の出力信号と比較して、前記並列
比較回路の出力信号が前記データ信号にマッチしている
場合には、パス信号を発生し、前記レジスタからの前記
データ信号がリード線上の前記並列比較回路の出力信号
と相違する場合にはフェイル信号を発生する試験装置。
【００１３】（６）前記並列比較回路は、データがテス
トを受けるデバイスに送られたとき、前記制御回路から
の制御信号に応答して、前記トランシーバ回路を前記被
試験デバイスに結合するための、及びデータが前記トラ
ンシーバ回路に戻されたとき、被試験デバイスと前記ト
ランシーバ回路間のパスを不可能にするための１つ或い
はそれ以上のトランジスタを有している前記（５）に記
載の試験装置。 （７）試験装置において、被試験デバイスと、デバイス
試験装置と、前記デバイス試験装置から被試験デバイス
へアドレスバスを通してアドレス信号を送るための、及
び前記デバイス試験装置内のレジスタにデータ信号を格
納するための制御回路と前記デバイス試験装置から並列
比較回路へデータリード線を通して前記データ信号を送
るための、前記制御回路に結合されたトランシーバ回路
と、被試験デバイス内の複数のアドレスされた格納場所
へ１つのリード線と前記複数のデータリード線によって
前記データ信号を送るための、及び前記複数のデータリ
ード線上に被試験デバイスから続いて読出された前記格
納されたデータ信号の１つが前記データリード線上に読
出された前記デバイスの格納されたデータ信号の他のも
のと相違しているかどうかを決定するための、前記被試
験デバイスの複数のデータリード線に結合された並列比
較回路であって、前記並列比較回路が前記リード線に並
列比較回路の出力信号を発生し、且つ前記レジスタに格
納された前記データ信号と前記データリード線上の前記
並列比較信号の出力信号に応答して、送受信するため
の、またもし前記レジスタに格納された前記データ信号
が前記リード線上の前記並列比較回路の出力信号とマッ
チしている場合は、パス信号を発生し、前記レジスタに
格納ざれた前記データ信号が前記リード線上の前記並列
比較回路の出力信号と相違している場合は、フェイル信
号を発生するための回路、を有する試験システム。
トを受けるデバイスに送られたとき、前記制御回路から
の制御信号に応答して、前記トランシーバ回路を前記被
試験デバイスに結合するための、及びデータが前記トラ
ンシーバ回路に戻されたとき、被試験デバイスと前記ト
ランシーバ回路間のパスを不可能にするための１つ或い
はそれ以上のトランジスタを有している前記（５）に記
載の試験装置。 （７）試験装置において、被試験デバイスと、デバイス
試験装置と、前記デバイス試験装置から被試験デバイス
へアドレスバスを通してアドレス信号を送るための、及
び前記デバイス試験装置内のレジスタにデータ信号を格
納するための制御回路と前記デバイス試験装置から並列
比較回路へデータリード線を通して前記データ信号を送
るための、前記制御回路に結合されたトランシーバ回路
と、被試験デバイス内の複数のアドレスされた格納場所
へ１つのリード線と前記複数のデータリード線によって
前記データ信号を送るための、及び前記複数のデータリ
ード線上に被試験デバイスから続いて読出された前記格
納されたデータ信号の１つが前記データリード線上に読
出された前記デバイスの格納されたデータ信号の他のも
のと相違しているかどうかを決定するための、前記被試
験デバイスの複数のデータリード線に結合された並列比
較回路であって、前記並列比較回路が前記リード線に並
列比較回路の出力信号を発生し、且つ前記レジスタに格
納された前記データ信号と前記データリード線上の前記
並列比較信号の出力信号に応答して、送受信するため
の、またもし前記レジスタに格納された前記データ信号
が前記リード線上の前記並列比較回路の出力信号とマッ
チしている場合は、パス信号を発生し、前記レジスタに
格納ざれた前記データ信号が前記リード線上の前記並列
比較回路の出力信号と相違している場合は、フェイル信
号を発生するための回路、を有する試験システム。
【００１４】（８）半導体デバイスを試験する方法であ
って、（ａ）デバイス試験装置３０から被試験デバイス
３１へアドレス信号を送り、（ｂ）デバイス試験装置３
０から並列比較回路９１へ試験データ信号を送り、
（ｃ）デバイス試験装置３０に試験データ信号を格納
し、（ｄ）並列比較回路９１の試験データ信号を複写
し、アドレス信号３６によって選択された複数の格納場
所の被試験デバイスに複写された試験データ信号を格納
し、（ｅ）複数の格納場所を再アドレスし、且つ読出し
信号に応答して、該場所から並列比較回路９１へ格納さ
れた複写試験データ信号を読出し、（ｆ）前記並列比較
回路９１において前記格納された複写試験データ信号を
互いに比較し、且つて前記格納された複写試験データ信
号の全てが同じ論理レベルと一致した同じ電圧レベルに
ある場合には、第１の状態を有する並列比較回路の出力
信号４５を発生し、前記格納された複写試験データ信号
の少なくとも１つが格納された複写試験データ信号の他
のものと異なる論理レベルに相当する電圧を有している
場合には、第２の状態を有する並列比較回路の出力信号
４５を発生し、且つ（ｇ）並列比較回路の出力信号をデ
バイス試験装置３１に送る、ステップを有する方法。
って、（ａ）デバイス試験装置３０から被試験デバイス
３１へアドレス信号を送り、（ｂ）デバイス試験装置３
０から並列比較回路９１へ試験データ信号を送り、
（ｃ）デバイス試験装置３０に試験データ信号を格納
し、（ｄ）並列比較回路９１の試験データ信号を複写
し、アドレス信号３６によって選択された複数の格納場
所の被試験デバイスに複写された試験データ信号を格納
し、（ｅ）複数の格納場所を再アドレスし、且つ読出し
信号に応答して、該場所から並列比較回路９１へ格納さ
れた複写試験データ信号を読出し、（ｆ）前記並列比較
回路９１において前記格納された複写試験データ信号を
互いに比較し、且つて前記格納された複写試験データ信
号の全てが同じ論理レベルと一致した同じ電圧レベルに
ある場合には、第１の状態を有する並列比較回路の出力
信号４５を発生し、前記格納された複写試験データ信号
の少なくとも１つが格納された複写試験データ信号の他
のものと異なる論理レベルに相当する電圧を有している
場合には、第２の状態を有する並列比較回路の出力信号
４５を発生し、且つ（ｇ）並列比較回路の出力信号をデ
バイス試験装置３１に送る、ステップを有する方法。
【００１５】これはまた上述の方法を実行するための複
数のデータリード３７，３８，３９と４０、デバイス試
験装置３０及びデバイス試験装置３０と被試験デバイス
３１に結合された並列比較回路９１を有する試験システ
ムでもある。
数のデータリード３７，３８，３９と４０、デバイス試
験装置３０及びデバイス試験装置３０と被試験デバイス
３１に結合された並列比較回路９１を有する試験システ
ムでもある。
【図１】４つのデータ端子のある被試験デバイスに結合
されたデバイス試験装置と並列比較回路を有する試験シ
ステムを示すブロック図である。
されたデバイス試験装置と並列比較回路を有する試験シ
ステムを示すブロック図である。
３０ デバイス試験装置 ３１ 被試験デバイス ４１〜４４ トランシーバ ８０〜８３ トランジスタ ８４ 比較器 ９０ 制御回路 ９１ 並列比較回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェームズ イー ロージー アメリカ合衆国 テキサス州 75248 ダ ラスローダー レーン 16500 アパート メント 22203
Claims (2)
- 【請求項１】 半導体装置を試験する方法において、 （ａ）アドレス信号をデバイス試験装置から被試験デバ
イスへ送り、 （ｂ）前記デバイス試験装置から並列比較回路へ、試験
データ信号を送り、 （ｃ）前記試験データ信号を前記デバイス試験装置に格
納し、 （ｄ）並列比較回路の前記試験データ信号を複写し、且
つ前記被試験デバイスにおいて前記アドレス信号によっ
て選択された複数の格納場所に前記複写された試験デー
タ信号を格納し、 （ｅ）前記複数の格納場所を再アドレスし、且つ読出し
信号に応じて、前記格納された複写試験データ信号を前
記複数の格納場所から前記並列比較回路へ読出し、 （ｆ）前記格納された複写試験データ信号を前記並列比
較回路内において互いに比較し、もし格納された複写試
験データ信号の全てが試験データ信号が同じ論理レベル
に相当する同様の電圧レベルにある場合にば、第１の状
態を有する並列比較回路出力信号を発生し、或いは前記
格納された複写試験データ信号の少なくとも１つが前記
格納された複写試験データ信号の他のものと異なる論理
レベルに相当する電圧を有している場合には、第２の状
態を有する並列比較回路出力信号を発生し、及び （ｇ）前記並列比較回路出力信号を前記デバイス試験装
置に送るステップを有する方法。 - 【請求項２】 試験装置において、 複数のデータリード線を有する被試験デバイスと、 前記デバイス試験装置から被試験デバイスへアドレスバ
スを介してアドレス信号を送るための、並びに前記デバ
イス試験装置内のレジスタにデータ信号を格納するため
の制御回路と、 前記デバイス試験装置から並列比較回路へデータリード
線を介して前記データ信号を送るための、前記制御回路
に結合されたトランシーバ回路と、 被試験デバイスにおける複数のアドレスされた格納場所
に前記データ信号を書込み、前記複数のアドレスされた
格納場所から格納されたデータ信号を読出すための、ま
たリード線上の前記被試験デバイスに格納されたデータ
信号の１つが前記リード線上の他の格納されたデータ信
号と相違するか否かを決定し、前記被試験デバイスの前
記複数のデータリード線に結合された並列比較回路であ
って、前記並列比較回路はと前記データリード線上に並
列比較回路出力信号を発生し、且つ前記トランシーバ回
路は前記レジスタからの前記データ信号を前記並列比較
回路の出力信号と比較して、前記並列比較回路の出力信
号が前記データ信号にマッチしている場合には、パス信
号を発生し、前記レジスタからの前記データ信号がリー
ド線上の前記並列比較回路の出力信号と相違する場合に
は、フェイル信号を発生する試験装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US97999492A | 1992-11-23 | 1992-11-23 | |
| US07/979994 | 1992-11-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06242181A true JPH06242181A (ja) | 1994-09-02 |
Family
ID=25527277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5275294A Pending JPH06242181A (ja) | 1992-11-23 | 1993-11-04 | 集積回路の試験装置及び方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5422892A (ja) |
| EP (1) | EP0600655A3 (ja) |
| JP (1) | JPH06242181A (ja) |
| KR (1) | KR940012566A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004319066A (ja) * | 2003-04-11 | 2004-11-11 | Samsung Electronics Co Ltd | 相対アドレス方式ですべてのメモリセルのアクセスを可能にする半導体メモリ装置 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5864565A (en) * | 1993-06-15 | 1999-01-26 | Micron Technology, Inc. | Semiconductor integrated circuit having compression circuitry for compressing test data, and the test system and method for utilizing the semiconductor integrated circuit |
| US5673272A (en) * | 1996-02-13 | 1997-09-30 | Teradyne, Inc. | Apparatus and method for performing digital signal processing in an electronic circuit tester |
| JP3672136B2 (ja) * | 1996-10-04 | 2005-07-13 | 株式会社アドバンテスト | Ｉｃ試験装置 |
| US5983002A (en) * | 1996-10-11 | 1999-11-09 | Phillip M. Adams & Associates, L.L.C. | Defective floppy diskette controller detection apparatus and method |
| US6401222B1 (en) | 1996-10-11 | 2002-06-04 | Phillip M. Adams | Defective floppy diskette controller detection apparatus and method |
| KR100231898B1 (ko) * | 1996-10-24 | 1999-12-01 | 윤종용 | 반도체 메모리 장치의 테스트 방법 및 회로 |
| US5966388A (en) | 1997-01-06 | 1999-10-12 | Micron Technology, Inc. | High-speed test system for a memory device |
| US5956280A (en) * | 1998-03-02 | 1999-09-21 | Tanisys Technology, Inc. | Contact test method and system for memory testers |
| US6195767B1 (en) | 1998-09-14 | 2001-02-27 | Phillip M. Adams | Data corruption detection apparatus and method |
| US6088274A (en) * | 1999-02-18 | 2000-07-11 | Texas Instruments Incorporated | Method and device for testing a semiconductor serial access memory device through a main memory |
| KR100363080B1 (ko) * | 1999-06-15 | 2002-11-30 | 삼성전자 주식회사 | 단일 칩 병렬 테스팅 장치 및 방법 |
| US6687858B1 (en) | 2000-05-16 | 2004-02-03 | Phillip M. Adams | Software-hardware welding system |
| US6851076B1 (en) * | 2000-09-28 | 2005-02-01 | Agilent Technologies, Inc. | Memory tester has memory sets configurable for use as error catch RAM, Tag RAM's, buffer memories and stimulus log RAM |
| US7139397B2 (en) * | 2001-07-20 | 2006-11-21 | Stmicroelectronics S.R.L. | Hybrid architecture for realizing a random numbers generator |
| US6691181B2 (en) | 2001-10-09 | 2004-02-10 | Phillip M. Adams | Programmatic time-gap defect detection apparatus and method |
| US7472207B2 (en) * | 2001-10-09 | 2008-12-30 | Aftg-Tg, L.L.C. | Optimized-incrementing, time-gap defect detection apparatus and method |
| US6842802B2 (en) * | 2001-11-30 | 2005-01-11 | Aftg-Tg, L.L.C. | Programmatic time-gap defect correction apparatus and method |
| US20040187049A1 (en) * | 2003-02-27 | 2004-09-23 | Nptest, Inc. | Very small pin count IC tester |
| CN101697285B (zh) * | 2009-09-30 | 2013-03-20 | 曙光信息产业(北京)有限公司 | 存储设备硬件调试的方法及系统 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3544777A (en) * | 1967-11-06 | 1970-12-01 | Trw Inc | Two memory self-correcting system |
| US3883801A (en) * | 1973-11-07 | 1975-05-13 | Bell Telephone Labor Inc | Fault testing of logic circuits |
| US3866171A (en) * | 1974-01-18 | 1975-02-11 | Reliance Electric Co | Display verifier |
| JPS60115099A (ja) * | 1983-11-25 | 1985-06-21 | Fujitsu Ltd | 半導体記憶装置 |
| ATE53261T1 (de) * | 1985-03-26 | 1990-06-15 | Siemens Ag | Verfahren zum betreiben eines halbleiterspeichers mit integrierter paralleltestmoeglichkeit und auswerteschaltung zur durchfuehrung des verfahrens. |
| US4686456A (en) * | 1985-06-18 | 1987-08-11 | Kabushiki Kaisha Toshiba | Memory test circuit |
| ATE67892T1 (de) * | 1985-09-11 | 1991-10-15 | Siemens Ag | Integrierter halbleiterspeicher. |
| US4872168A (en) * | 1986-10-02 | 1989-10-03 | American Telephone And Telegraph Company, At&T Bell Laboratories | Integrated circuit with memory self-test |
| DE3634352A1 (de) * | 1986-10-08 | 1988-04-21 | Siemens Ag | Verfahren und anordnung zum testen von mega-bit-speicherbausteinen mit beliebigen testmustern im multi-bit-testmodus |
| JP2523586B2 (ja) * | 1987-02-27 | 1996-08-14 | 株式会社日立製作所 | 半導体記憶装置 |
-
1993
- 1993-11-04 JP JP5275294A patent/JPH06242181A/ja active Pending
- 1993-11-22 KR KR1019930024878A patent/KR940012566A/ko active IP Right Grant
- 1993-11-23 EP EP93309308A patent/EP0600655A3/en not_active Withdrawn
-
1994
- 1994-08-02 US US08/284,911 patent/US5422892A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004319066A (ja) * | 2003-04-11 | 2004-11-11 | Samsung Electronics Co Ltd | 相対アドレス方式ですべてのメモリセルのアクセスを可能にする半導体メモリ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0600655A2 (en) | 1994-06-08 |
| US5422892A (en) | 1995-06-06 |
| EP0600655A3 (en) | 1996-12-11 |
| KR940012566A (ko) | 1994-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06242181A (ja) | 集積回路の試験装置及び方法 | |
| KR100634034B1 (ko) | 메모리 장치 테스트를 위한 온-칩 회로 및 방법 | |
| US3961252A (en) | Testing embedded arrays | |
| US5033048A (en) | Memory selftest method and apparatus same | |
| US5388104A (en) | Semiconductor integrated circuit capable of testing memory blocks | |
| US5231605A (en) | DRAM compressed data test mode with expected data | |
| US6684356B2 (en) | Self-test ram using external synchronous clock | |
| KR0134751B1 (ko) | 테스트 결과 신호를 유지하기 위한 레지스터를 가진 반도체 메모리 장치 | |
| US4868823A (en) | High speed concurrent testing of dynamic read/write memory array | |
| JPS63102098A (ja) | 集積回路 | |
| US6226764B1 (en) | Integrated circuit memory devices including internal stress voltage generating circuits and methods for built-in self test (BIST) | |
| JPS6231439B2 (ja) | ||
| US6252805B1 (en) | Semiconductor memory device including programmable output pin determining unit and method of reading the same during test mode | |
| US5919269A (en) | Supervoltage detection circuit having a multi-level reference voltage | |
| KR20040008185A (ko) | 데이터 저장장치를 테스트하기 위한 테스트 방법 | |
| JPS62266638A (ja) | デイジタルデ−タを記憶するための複数個のメモリ場所の各々の機能性をテストする方法 | |
| US5809038A (en) | Method and apparatus for reading compressed test data from memory devices | |
| US5777932A (en) | Semiconductor memory device test circuit having an improved compare signal generator circuit | |
| US6779141B1 (en) | System and method for implementing memory testing in a SRAM unit | |
| EP0366757B1 (en) | Memory selftest method and apparatus | |
| JP3820006B2 (ja) | 半導体装置 | |
| KR20030054198A (ko) | 다중 메모리의 테스트를 위한 ｂｉｓｔ 회로 및 그것을구비한 집적회로 장치 | |
| JP2000163993A (ja) | 半導体集積回路装置のテスト回路及びテスト方法 | |
| JPH0745098A (ja) | 集積回路メモリデバイス | |
| JPH0341374A (ja) | パターン発生装置 |