JPH01503667A - プログラム可能なレベルシフトインタフェース装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 プログラム可能なレベルシフトインタフェース装置１孔旦工１ 本発明はディジタルドライバに関し、詳しくいうと、ディジタル信号をプログラ ムされた基準入力に従って異なる電圧レベルに変換することができるドライバに 関する。

兄」ＬΩ］Ｌ量 船舶用電子機器（装置）を含む軍用設備は確実に動作させるためにしばしばの試 験及び較正を必要とする。近年、多種類の電子装置（デバイス）を試験すること ができる単一の試験装置を開発する努力がなされてきた。そのような単一の試験 装置を開発することによる利点は試験されるべき電子装置（デバイス）毎に個々 の試験装置を必要とする不便さと費用がかかる欠点を除去できることである。

一般に、自動試験装置（ＡＴＥ）として知られている上述の試験装置は並列のデ ィジタル出力を被試験装置又はユニット（ＵＵＴ）に提供する。この自動試験装 置によって試験データが発生されると、接続されたＵＬＪＴの応答が検出され、 予期される応答と比較される。正しく応答しないことはそのｔＪＬＩＴに欠陥が あることを表わす。

利用できる従来技術の試験装！の問題点は、動作速度が比較的遅いことと、３状 態条件で動作するＵＵＴの性能を好都合に試験することができないということで ある。

Ｂの　な饗Ｂ 本発明は、ＴＴＬディジタルワード発生器（ＤＷＧ）を複数のＵＵＴとインタフ ェースする高速度ハイブリッド・ディジタルドライバを提供する。

本発明は、ＴＴＬレベル信号であるＤＷＧ信号を、より高い及びより低い電圧レ ベルがプログラム可能である信号に、変換する能力を与える。タイミングはＤＷ Ｇによって提供される。本発明は「１」及びｒＯＪの持続時間を変更又は修正し ない、しかしながら、１の振幅及び同様に、０の振幅は基準電圧としてドライバ に提供される。かくして、特別のレベルのディジタル信号に対するＵＵＴの要求 は満足され得る。その上、本発明のドライバはＤＷＧそれ自体のＴＴＬ出力チッ プから得ることができる以上の追加の駆動用出力を提供する。

さらに、本発明のドライバは、信号入力の状態に関係なく、ドライバ出力を３状 態モードに置くことを可能にする制御入力を含む。

重要なことは、本発明の出力をプログラム可能な基準電圧に迅速に駆動するため に、エツジ結合回路を含むことである。

上部及び下部のプログラム可能な回路部分に対して本発明の回路内の短絡回路保 護手段が適用される。これら囲路部分のいずれかに過電流が検出された場合には 、出力スイッチが開放されて回路素子に対する損害を防止する。

従って、本発明の高速度ディジタルドライバは使用者に大きな融通性を与え、か つ単一のＡＴＥによって多種類のＵＵＴを十分に試験できるようにする。

図面の簡単な説明 上記本発明の目的及び利点は添付図面を参照することによってより一層明瞭に理 解されよう。

第１図は本発明のブロック図、 第２図は本発明のゲート回路及びエツジ結合回路の簡単化した論理図である。

本　日の・細な！日 第１図は本発明の基本的ブロック図を示す。

自動試験装置（ＡＴＥ）の存在は参照番号８によって指示されている。このＡＴ Ｅ８は通常のものであり、簡単に説明すると、被試験ユニット（ｔＪＵＴ）１１ の入力に伝送されるべき論理パターン又はデータワードを発生する。一般に、各 形式のしＵＴは試験を完了するために異なる論理パターンを必要とするから、Ａ ＴＥ８はディジタルワードの形式の必要な論理パターンを、試験されている特定 のＵＵＴＩＩに依存して発生するために、マイクロプロセッサに基づいている０ 通常のＡＴＥｇ内には、複数のディジタルワード発生器（ＤＷＧ）９が設けられ 、論理パターンのシミュレーションのディジタルワードを発生してＵＵＴＩＩに 入力する。ＡＴＥ８によって並列出力が提供される場合には、別々のＤＷＧ９が 並列出力のそれぞれに対して用意されなければならない。

別の言い方をすれば、ＡＴＥ８は複数のビットより構成されたデータワードを発 生するから、各ビット毎に別個のＤＷＧ９が設けられる。

ＤＷＧ９の出力とＵＵＴＩＩの入力間に接続されている図示のハイブリッド回路 は、ＤＷＧ９によって発生された論理レベルを変換し、かつそのように変換され たレベルを、試験を完了するためにＵＵＴＩＩによって要求されるときに、ＵＵ ＴＩＩの入力１４に提供するように動作する。前記したように、異なる形式のＵ ＵＴＩＩは異なる２進レベルの入力を必要とする。従って、本発明はＵＵＴＩＩ に対して選択可能な入力レベルを発生できなければならない、この選択可能なレ ベルの変化以外には、本発明のドライバはＤＷＧ９において提供される単一ビッ ト信号のパルス幅又は形状を変化させるようには意図されていない。

本発明に対するこの簡単な前置きとともに、第１図をさらに参照して本発明のド ライバ回路を通る信号の流れを次に説明する。

第１図に示すように、フロントエンド（前置）ゲート回路ｌＯが設けられており 、ＴＴＬレベルのＤＷＧ９からの信号を通常は搬送する第１の信号入力ライン１ ２を有する。このゲート回路１０は第２図に関連して詳細に説明する。プログラ ム可能な高及び低２進レベルが第１図の回路に提供され、その結果入力信号より も大きな出力を有するレベルシフトされた出力信号がＵＵＴｌｌの入力１４にお いて得られることになる。典型的な状況においては、出力信号は異なる入力信号 で個々に動作する異なる形式のＵＵＴを試験するのに使用できる。プログラム可 能な出力を提供することによって、異なる形式のＵＬＩＴを試験するのに順応で きる。

第１図に示す回路の他の能力は回路を装置の３状態試験に順応させることができ るということである。既知の手順に従ってかかる試験を行なうためには、ＵＵＴ 入力１４は開放、高インピーダンス出力として出現しなければならない、３状態 制御ライン１６がゲート回路１０に接続されている。このラインが能動状態にあ ると、入力１４は３状態条件を保持する。

プログラム可能な上部基準レベル及びプログラム可能な下部基準レベルを発生す るために、ゲート回路１０の出力は同様に構成され、それぞれ１８及び２０で示 された上部及び下部経路を有する１本発明の説明を簡単にするために、上部経路 １８のみを詳細に説明することにする。

速い繰返し速度を得るために、ライン１２に現われる入力信号の立上りエツジが ライン２２を介してエツジ結合回路２４に迅速に結合される。この迅速に結合さ れた立上りエツジはライン２６に現われ、そしてスイッチ２８に入力される。こ のスイッチがオンになると、上部基準電圧点３０が負荷抵抗３２、逆流保護ダイ オード３４及び閉成したスイッチ２８を介してＵＴＴ入力１４に接続される。ラ イン１２のＴＴＬ入力の上部レベルがライン３８に沿ってＤＣレベルシフト回路 ３６にゲートされると、スイッチ２８の定常状態の駆動が結果として生じる。こ の回路の出力は接続ライン４０を介してスイッチ２８に接続されており、スイッ チ２８に駆動電流を提供し、ＴＴＬ入力信号が上部レベルに留まる限り、スイッ チ２８を閉成状態に保持する。かくして、ＬＩＴＴ入力１４は１２に現われる、 しかし上部基準電圧３０のレベルにある、入力の立上り遷移及び上部レベルに正 確に追従する。下部信号レベルに関連する遷移及び定常状態レベルは下部経路２ ０に示された同一の回路によって得られる。下部経路中の同一の素子は添字ｒａ Ｊを付して同じ番号が付けられている。従って、スイッチ２８ａはプログラム可 能な下部基準電圧点３０ａをＵＴＴ入力１４に結合する。

回路経路のそれぞれは参照番号４２で総括的に示された上部経路短絡回路保護回 路のような短絡回路保護手段を含む、この回路の目的は上部基準電圧点３０から 流れる過電流を検出することである。この問題を回避するために、負荷抵抗３２ が電流感知抵抗として使用される。

この抵抗の上部及び下部端子はレベルシフタ４４及び４６にそれぞれ接続され、 負荷抵抗３２の両端間の電圧をコンパレータ４８の入力と調和する値に低下させ ることが好ましい、抵抗３２中を過電流が流れると、コンパレータ４８はライン ５０に禁止信号を発生し、この禁止信号はゲート回路１０に入力される。かかる 禁止信号が受信されると、ゲート回路１０は使用不能状態となり、両スイッチ２ ８及び２８ａは開放される。これは敏感なディジタル回路の破壊を防止する。コ ンパレークはマルチバイブレークとしても構成されている０通常、マルチバイブ レーク作用なしで、過負荷がコンパレータによって感知されると、負荷が除去さ れ、その後述になる。これはドライバ内に及びＵＵＴ内に過度の熱を発生させ得 る固有周波数の発振を生じさせる。マルチバイブレークは、負荷が再び供給され るのを可能にする前に、ある時間期間の間待機するサンプリング作用を生じさせ る。過度の負荷が依然として存在する場合には、マルチバイブレーク作用はそれ を再び除去し、以下同様である。これはより低い平均値の短絡回路電流をもたら す、２つの禁止ライン５２及び５２ａがゲート回路１０の個々の入力に接続され ているように図示されているが、本発明の好ましい一実施例においては、両禁止 ラインはゲート回路の単一の入力に接続されている。ライン５ｏ又は５０ａに禁 止信号が発生することは両方のスイッチ２８及び２８ａを開放するということを 再度強調してオ（、抵抗３２によって感知された電流が許容レベルにあると、回 路は正常な態様で動作する。

第２図は第１図で一般的に説明したブロックのい（っかを示す、エツジ結合回路 ２４はゲート５４を含み、このゲート５４はその第１の入力が接続ライン５５を 介して信号入力ライン１２と並列に接続されている。直列に接続されたコンデン サ５６はゲート５４からの出力のＤＣ成分を阻止し、検出された信号のエツジを スイッチ２８に迅速に結合する０匹敵するエツジ結合回路２４ａはゲート５８及 びコンデンサ６０を含み、このコンデンサはスイッチ２８ａに接続されている。

エツジがスイッチ２８及び２８ａに結合された直後に、入力信号の上部又は下部 レベルが対応するＤＣレベルシフタ３６又は３６ａに、対応するスイッチ２８又 は２８ａを駆動させてそれぞれのプログラム可能な上部又は下部基準電圧をＵＴ Ｔ入力１４（第１図）に切換え入力させる。上部レベルスイッチ２８は、入力信 号の対応する上部レベルがゲート６１及びこのゲートの出力に逆流保護ダイオー ド６２を介して接続されたＤＣレベルシフト回路３６の両方を使用可能状態にし たときに、駆動される。入力信号の負のレベルはＤＣＣレベルシック３６ａ、こ のシフト回路３６ａがインバータ６８及び直列に接続された逆流保護ダイオード ７ｏを介して入力信号レベルを受信した後で、スイッチ２８ａを駆動させる。

３状態条件が所望される場合には、３状態制御信号がライン１６に現われ、ゲー ト６３を使用可能状態にする。３状態制御信号はインバータ７２及び逆流保護ダ イオード７４を介して低レベルＤＣレベルシフト回路３６ａに結合される。この シフト回路は、３状態制御信号に応答して、スイッチ２８ａを開く、同時に、ゲ ート６３の使用可能状態により３状態制御信号が接続ライン６４を介してインバ ータ６６に結合される。インバータ６６の出力は上部ゲート６１に対する第２の 入力として働く、ゲート６１に対する第２の入力が受信されると、ＤＣレベルシ フト回路３６もまた、動作状態となり、スイッチ２８を開く、スイッチ２８及び ２８ａが開放すると、ＵＴＴ入力１４は、ある電子装置がＬＩＴＴ入力１４に接 続されかつ３状態モードで試験されるべきであるときに必要である、３状態条件 で出現する。

前に説明したように、抵抗３２又は３２ａによる過電流の感知はゲート回路１０ に禁止信号を生じさせる。詳しくいうと、禁止ライン５２又は５２ａは、第２図 に示されるように、現実には単一の禁止入力ライン５２として存在する。これは ３状態制御信号の場合と同様にゲート６３を使用可能状態にし、その結果検出さ れた過電流又は短絡回路状態が直るまで、スイッチ２８及び２８ａはオフに切換 えられたままとなる。

上記した本発明によって、正確な高速度インタフェースがＴＴＬ入力信号とより 高い変換された２進レベルを動作のために必要とする電子的ディジタル回路との 間に達成できる０本発明のこのインタフェースユニットはその出力に効果的にプ ログラム可能な高及び低レベルを提供し、それによってその出力に接続された種 々のディジタル装置に順応できるようにしている。

明白な変更（変形）がこの分野の技術者には生じるから、本発明はこの中で図示 し、かつ記載した構成の正確な細部に限定されるものではないということを理解 すべきである。

〜 国際調査報告

Claims (1)

1. 【特許請求の範囲】 １．２つの並列経路（１８、２０）を有し、低電圧レベルの入力ディジタル信号 （１２）を可変変換するディジタルドライバにおいて、 前記２つの並列経路のそれぞれが、 入力信号の立上りエッジをスイッチング手段（２８）に結合してこのスイッチン グ手段を迅速にオンさせるための手段（２４）と、 低電圧レベル入力をある一定量だけシフトして前記スイッチング手段（２８）を 、入力信号の立上りエッジが結合された後で、駆動するための手段（３６）と、 可変の基準電圧点（３０）と、 該基準電圧点（３０）を前記スイッチング手段（２８）に接続してこのスイッチ ング手段（２８）の出力に変換された電圧レベルを有する信号を発生させるため の手段とを含み、 前記スイッチング手段（２８）は、前記入力信号に同期してスイッチングするた めに、その制御端子が前記レベルシフト手段（３６）及び前記エッジ結合手段（ ２４）の出力（４０）及び（２６）に接続されており、 前記２つの並列経路（１８、２０）の前記スイッチング手段（２８）の出力が互 いに接続されて前記入力信号に同期したかつそれぞれの高（３０）及び低（３０ ａ）基準電圧に依存する電圧レベルを有する２進信号を提供することを特徴とす るディジタルドライバ。 ２．その出力が各レベルシフト手段（３６）の入力に接続されたゲート手段（１ ０）を含み、前記入力信号が前記並列経路（１８、２０）に送るために該ゲート 手段の入力に供給され、 前記ゲート手段（１０）が、このゲート手段を開いて前記スイッチング手段（２ ８）の出力に、前記入力信号に関係なく、高出力インピーダンスを生じさせるた めの３状態制御入力（１６）を有する請求の範囲第１項記載のディジタルドライ バ。 ３．各経路（１８、２０）に関連しかつ前記基準電圧点をスイッチング手段に接 続する前記手段に接続され、電流過負荷状態を検出するための手段（４２）を含 み、該検出手段の出力（５０）が前記ゲート手段に接続され、過負荷状態が直る まで前記両経路を開く請求の範囲第２項記載のディジタルドライバ。 ４．２つの並列経路（１８、２０）を有し、自動試験装置からの低レベルの入力 信号を被試験装置に受入れられるプログラム可能なレベルに可変変換するディジ タルドライバにおいて、 前記２つの並列経路のそれぞれが、 入力信号の立上りエッジをスイッチング手段（２８）に結合してこのスイッチン グ手段を迅速にオンさせるための手段（２４）と、 低電圧レベル入力をある一定量だけシフトして前記スイッチング手段（２８）を 、入力信号の立上りエッジが結合された後で、駆動するための手段（３６）と、 可変の基準電圧点（３０）と、 該基準電圧点（３０）を前記スイッチング手段（２８）に接続してこのスイッチ ング手段（２８）の出力に変換された電圧レベルを有する信号を発生させるため の手段と、前記スイッチング手段の出力を被試験装置の入力（１４）に接続する 手段 とを含み、 前記スイッチング手段（２８）は、前記入力信号に同期してスイッチングするた めに、その制御端子が前記レベルシフト手段及び前記エッジ結合手段（２４）の 出力（２６、４０）に接続されており、 前記２つの並列経路の前記スイッチング手段の出力が互いに接続されて前記入力 信号に同期したかつそれぞれの高及び低基準電圧に依存する電圧レベルを有する ２進信号を提供することを特徴とするディジタルドライバ。 ５．その出力が各レベルシフト手段（３６）の入力に接続されたゲート手段（１ ０）を含み、前記入力信号が前記並列経路（１８、２０）に送るために該ゲート 手段の入力に供給され、 前記ゲート手段（１０）が、このゲート手段を開いて前記スイッチング手段（２ ８）の出力に、前記入力信号に関係なく、高出力インピーダンスを生じさせるた めの３状態制御入力（１６）を有する請求の範囲第４項記載のディジタルドライ バ。 ６．各経路（１８、２０）に関連しかつ前記基準電圧点をスイッチング手段に接 続する前記手段に接続され、電流過負荷状態を検出するための手段（４２）を含 み、該検出手段の出力（５０）が前記ゲート手段に接続され、過負荷状態が直る まで前記両経路を開く請求の範囲第５項記載のディジタルドライバ。