JP2008096422A - チップテスト装置とシステム - Google Patents

Abstract

【課題】従来のテスト装置の欠点を改善でき且つより複雑なチップテストステップを行えるチップテスト装置を提供する。
【解決手段】セレクター、フリップフロップユニット、第一緩衝器、表示装置及び第二緩衝器を含む複数のテストユニットから構成される。セレクターは、第一入力ターミナル、フィードバック入力ターミナル及び第一出力ターミナルを有し、制御シグナルに制御される。フリップフロップユニットは第二入力ターミナルを有し、第一出力ターミナルに接続され、クロック入力ターミナルはクロックシグナル及び第二出力ターミナルを受け取るのに用いられる。第一緩衝器は出力データを高電圧データに転換するのに用いられる。表示装置は第一緩衝器に接続され、高電圧データのロッジク状態を表示するのに用いられる。第二緩衝器は、第一緩衝器に接続され、高電圧データを低電圧データに転換し、且つフィードバック入力ターミナルに送るのに用いられる。
【選択図】図３

Description

本発明はチップテスト装置に関し、特にフィードバックシグナルを利用して、テスト結果を判断するチップテスト装置に関する。

チップが製造されたあとに、チップに対してテストを行い、チップの機能が正確か否かを判断する。しかし、仮にチップに対して完全なテストを行うと、非常に時間が掛かるので、チップテスト部分は通常チップに対してテストシグナルを入力し、且つピンからの出力シグナルが正確か否かを判断する。図１は周知のチップテスト装置のブロック図である。チップテスト装置１１内は複数のテストユニット１５を有し、各テストユニット１５はフリップフロップユニット１２及びアンドゲート１３を含む。例えば、フリップフロップユニット１２はチップの中のピンからの出力シグナルを受け取り、その出力端子は表示装置１４及びアンドゲート１３に接続される。アンドゲート１３の入力ターミナルは制御シグナルＳ１を受け取り、アンドゲート１３の出力ターミナルはアンドゲートの入力ターミナルに接続される。チップテスト装置１１が作動する時、チップのピンはロジックハイシグナルを出力するように設定されるので、フリップフロップユニット１２の出力のシグナルもロジックハイシグナルとなる。この時、制御シグナルＳ１もロジックハイシグナルと設定されるので、アンドゲート１３の出力シグナルもロジックハイシグナルとなる。このようなテスト回路を利用して、仮に、シグナルＳ２がロジックハイレベルシグナルでない場合は、チップの中の少なくとも一つのピンの出力シグナルが正確でないことになり、どのピンの出力シグナルに誤りが発生したかは知ることができないので、単に表示装置１４の状態を通して、誤りが生じたピンの位置を判断するだけである。表示装置１４は通常発光ダイオ−ド（ＬＥＤ）である、或いは二種のロジック状態を表すことのできるいかなる装置でもよい。図１のテスト装置において、仮に表示装置１４が発光しない場合は、対応のピンがロジックハイシグナルを出力していないことを表している。この方式はアンドゲート１３を使用してテストを行う必要があり、且つ通常チップは非常に多くのピンを有しているので、この方法を利用するには、極めて大きな回路の面積が必要である。且つこの方法は単に上述のようにいくつかピンの出力シグナルに誤りが発生したということしか知ることができなく、どのピンに誤りが発生したかは特定ができないので、従って、使用が制限される。

図２は他のチップテスト装置のブロック図である。チップテスト装置１１は複数のテストユニット１５を有し、各テストユニットはフリップフロップユニット、例えばフリップフロップユニット１２を含む。図２において、オアゲート２１は各フリップフロップユニットの出力ターミナルに接続される。チップテスト装置１１が作動される時に、チップのピンはロジックローシグナルを出力するよう設定されるので、それぞれのフリップフロップユニットの出力のシグナルもロジックローシグナルとなる。この時にシグナルＳ３を読み取ることによって、テスト結果を知ることができる。シグナルＳ３がロジックハイレベルに位置する時は、チップの中の少なくとも一つのピンの出力シグナルに誤りがあることを示しており、この時も単に表示装置１４を通して、誤りのあるピンの位置を判断するだけである。シグナルＳ３がロジックローレベルに位置する時は、チップの中の全てのピンの出力が正確であることを表している。表示装置１４は通常発光ダイオ−ド（ＬＥＤ）である或いは二種のロジック状態を表示できるいかなる装置でもよい。テストユニット１８はマルチプレクサ１７を通して、テストユニット１５の出力シグナル或いは入力ターミナルにより入力されたシグナルのどちらを受けるかを選択し、それを入力シグナルとし、テストを行う。

従来の方式を利用して、チップの出力データが正確かどうかをテストすることができるが、それは単に出力データが全てロジックハイレベルとロジックローレベルの時に適用されるだけで、且つテストの結果は必ずしもチップが正常であることを表すとは限らない。例えば、チップのあるピンと電源ＶＤＤが短絡した時、図１のテスト装置では前記ピンの誤りをテストすることができない。よって、従来のテスト装置の欠点を改善でき且つより複雑なチップテストステップを行えるチップテスト装置が必要である。

本発明の目的は、従来のテスト装置の欠点を改善でき且つより複雑なチップテストステップを行えるチップテスト装置を提供することにある。

本発明の提供するチップテスト装置は、複数のテストユニットを有し、それは、セレクター、フリップフロップユニット、第一緩衝器、表示装置及び第二緩衝器を含む。前記セレクターは、第一入力ターミナル、フィードバック入力ターミナル及び第一出力ターミナルを有し、制御シグナルに制御される。前記フリップフロップユニットは、第二入力ターミナル、クロック入力ターミナル及び第二出力ターミナルを有し、前記第二入力ターミナルは前記第一出力ターミナルに接続され、前記クロック入力ターミナルはクロックシグナルを受け取る。前記第一緩衝器は前記出力データを高電圧データに転換するのに用いられる。前記表示装置は前記第一緩衝器に接続され、前記高電圧データのロッジク状態を表示するのに用いられる。前記第二緩衝器は、前記第一緩衝器に接続され、前記高電圧データを低電圧データに転換し、且つ前記フィードバック入力ターミナルに送るのに用いられる。

本発明はさらにチップテストシステムを提供し、それはテスト装置、チップ及び制御ユニットを含む。前記チップテスト装置は複数のテストユニットを有し、それは、セレクター、フリップフロップユニット、第一緩衝器、表示装置及び第二緩衝器を含む。前記セレクターは、第一入力ターミナル、フィードバック入力ターミナル及び第一出力端を有し、制御シグナルに制御される。前記フリップフロップユニットは、第二入力端、クロック入力ターミナル及び第二出力ターミナルを有し、前記第二入力ターミナルは前記第一出力ターミナルに接続され、前記クロック入力ターミナルはクロックシグナルを受け取る。前記第一緩衝器は前記出力データを高電圧データに転換するのに用いられる。前記表示装置は前記第一緩衝器に接続され、前記高電圧データのロッジク状態を表示するのに用いられる。前記第二緩衝器は、前記第一緩衝器に接続され、前記高電圧データを低電圧データに転換し、且つ前記フィードバック入力ターミナルに送るのに用いられる。前記チップは、複数のピンを有し、それぞれの前記ピンは前記テストユニットの前記第一入力ターミナルに接続される。前記制御ユニットは前記チップを制御し、それぞれの前記ピンからテストシグナルを出力させ、且つ前記テストシグナルと各前記テストユニットの低電圧データが同じかどうかを比較する。

本発明のチップテスト装置とシステムに基づいて、制御ユニットはチップからより複雑のテストシグナルの出力を制御することができ、単に従来の０或いは１のテストシグナルしか出力できないことに制限されず、それによって、チップのテストの正確率も上げることができる。

本発明の上記に述べた目的、特長、長所等をさらに分り易く、図面と共に下記の通り説明を行う。

図３は本発明に基づくチップテスト装置の実施例のブロック図である。チップテスト装置３１は複数のテストユニットを有し、各テストユニットはマルチプレクサ及びフリップフロップユニットを含む。例えば、マルチプレクサ３２は第一入力ターミナル、フィードバック入力ターミナル及び第一出力ターミナルを有している。第一入力ターミナルはチップの中のピンの出力シグナルを受け取るのに用いられ、フィードバック入力ターミナルは第二緩衝器３７の出力データを受け取る。制御シグナルＣ_１は第一出力ターミナルを制御して、前記第一入力ターミナルのシグナル或いは前記フィードバック入力ターミナルのシグナルを出力させる。フリップフロップユニット３３はマルチプレクサ３２の出力データを受け取り、且つクロックシグナル（図示せず）に基づいて、データを出力するかどうかを決定する。ラッチ３４はフリップフロップユニット３３の出力データを一時的に保存するのに用いられる。第一緩衝器３５はラッチ３４の出力データの電位を高め、表示装置３６を駆動するのに用いられる。第二緩衝器３７は第一緩衝器３５の出力データの電位を下げ、且つマルチプレクサ３２のフィードバック入力ターミナルに送り返すのに用いられる。

マルチプレクサ３２の第一入力ターミナルがテストシグナルを受け取り且つフリップフロップユニット３３に送った後、制御シグナルＣ_１はマルチプレクサ３２を制御し、第一出力ターミナルにフィードバック入力シグナルターミナルのデータを出力させる。このとき、マルチプレクサ３２は、さらにフリップフロップユニットから第二フリップフロップユニット３７より送り戻されたフィードバックデータを読み取り、且つテストシグナルと比較する。こうすることにより、テスト結果が正確かどうかを知ることができる。また、表示装置３６によって、テストデータと第一緩衝器３５の出力データが同じかどうか判断することができる。本実施例において、表示装置３６は発光ダイオ−ドであり、前記第一緩衝器３５の出力データがロジックハイレベルに位置する時、表示装置３６は発光し、第一緩衝器３５の出力データがロジックローレベルに位置する時、表示装置３６は発光しない。

図３において、フリップフロップユニット３３ａはマルチプレクサ３２ａを通してその入力シグナルを選択することができる。マルチプレクサ３２ａは外部シグナルと緩衝器、例えば第一緩衝器３５の出力シグナルを受け取り、且つ制御シグナルＣ_２に基づいて、フリップフロップユニット３３ａにどれを入力するかを選択する。本実施例において、マルチプレクサ３２ａに入力される外部シグナルは、マルチプレクサ３８を通して、フリップフロップユニット３３の出力シグナル或いはもう一つの外部入力シグナルに選択される。

本実施例において、第一緩衝器３５と第二緩衝器３７のいずれも二つのインバーターの直列接続より構成され、且つフリップフロップユニット３３はＤ型フリップフロップ、ＪＫ型フリップフロップ或いはＲＳ型フリップフロップを用いうる。
実施例において、本発明のデータ入力方式は直列方式或いは並列方式であることができ、直列方式を使用する時は、入力ターミナルを利用して、データを順番にフリップフロップユニット１２に入力し、それぞれのフリップフロップユニットが全てのデータを受け取った時に、さらに全部のデータを出力する。並列方式を使用する時では、それぞれの各フリップフロップユニットのデータ入力ターミナルが同時に多くの各データを入力できるようにして、それぞれの各フリップフロップユニットの全てがデータを受け取れるようにさせる。

図４は本発明に基づくチップテストシステムの実施例のブロック図である。チップテストシステムはチップ４１、チップテスト装置４２及び制御ユニット４３を含む。チップテスト装置４２は複数のテストユニットを有し、それぞれのテストユニットはチップ４１のピンの出力シグナルを受け取る。図４において、チップテスト装置４２の好ましい実施例は例えば図３のチップテスト装置が示すようである。制御ユニット４３はチップ４１のそれぞれのピンの出力シグナルを制御し、第一時間周期内にチップテスト装置４２にチップ４１のピンが出力するテストシグナルを受けらせ、且つ第二時間周期内にそれぞれのテストユニットを制御しその出力シグナルを受け取らせる。これは、図３の制御シグナルＣ_１とマルチプレックス３２の作動方式と同じである。この時制御ユニットはさらにそれぞれのテストユニットのフリップフロップユニット、例えば図３のフリップフロップユニット３３より、テスト結果を読み取り、且つテストシグナルと比較をする。このような作動を利用して、制御ユニット４３はチップ４１を制御してより複雑なテストシグナルの出力をさせることができ、単に従来の０或いは１のテストシグナルしか出力できないことに制限されず、それによって、チップのテストの正確率も上げることができる。

以上、好適な実施例を挙げて本発明を説明したが、本発明はこれら実施例に限定はされないと解されるべきであり、つまり本発明は、（当業者であれば自明であるような）各種変更および均等なアレンジをカバーするものである。上に掲げた実施例は、本発明の原理を説明するための最良の態様を提示すべく選択し記載したものである。即ち、添付の特許請求の範囲は、かかる各種変更および均等なアレンジが全て包含されるように、最も広い意味に解釈されるべきである。

従来のチップテスト装置のブロック図である。 もう一つの従来のチップテスト装置のブロック図である。 本発明に基づくチップテスト装置の実施例のブロック図である。 本発明に基づくチップテストシステムの実施例のブロック図である。

符号の説明

１１、３１ チップテスト装置
１２、３３ フリップフロップユニット
１３ アンドゲート
１４、３６ 表示装置
１５ テストユニット
１６ ラッチ
１７、３２、３２ａ、３８ マルチプレクサ
２１ オアゲート
３３ａ フリップフロップユニット
３４ ラッチ
３５ 第一緩衝器
３７ 第二緩衝器
４１ チップ
４２ チップテスト装置
４３ 制御ユニット

Claims (17)

1. 制御シグナルに制御され、第一入力ターミナル、フィードバック入力ターミナル及び第一出力ターミナルを有するセレクター、
   前記セレクターに接続され、第二入力ターミナル、クロック入力ターミナル及び第二出力ターミナルを有し、前記第二入力ターミナルは前記第一出力ターミナルに接続され、前記クロック入力ターミナルはクロックシグナルを受け取り、前記第二出力ターミナルより出力データを出力するフリップフロップユニット、
   前記フリップフロップユニットに接続され、前記出力データを高電圧データに転換し且つ出力するのに用いられる第一緩衝器、及び
   前記第一緩衝器に接続され、前記高電圧データを低電圧データに転換し且つ前記フィードバック入力ターミナルに送るのに用いられる第二緩衝器を含む複数のテストユニットを有するチップテスト装置。
2. さらに、前記フリップフロップユニット及び前記第一緩衝器に接続され、前記出力データを一時的に保存するのに用いられるラッチを含む請求項１に記載のチップテスト装置。
3. 前記制御シグナルは、前記第一出力ターミナルを制御し、前記第一入力ターミナルのシグナル或いは前記フィードバック入力ターミナルのシグナルを出力させるのに用いられる請求項１に記載のチップテスト装置。
4. 前記第一緩衝器と第二緩衝器は二つのインバーターから構成される請求項１に記載のチップテスト装置。
5. 前記フリップフロップユニットはＤ型フリップフロップである請求項１に記載のチップテスト装置。
6. 前記フリップフロップユニットはＲＳ型フリップフロップである請求項１に記載のチップテスト装置。
7. 前記フリップフロップユニットはＪＫ型フリップフロップである請求項１に記載のチップテスト装置。
8. さらに、前記第一緩衝器に接続され、前記高電圧データを表示するのに用いられる表示装置を含む請求項１に記載のチップテスト装置。
9. 前記高電圧データがロジックハイレベルである時、前記表示装置は導通し、前記高電圧データがロジックローレベルである時、前記表示装置は導通しない請求項８に記載のチップテスト装置。
10. 制御信号に制御され、第一入力ターミナル、フィードバック入力ターミナル及び第一出力ターミナルを有するセレクター、
    前記セレクターに接続され、第二入力ターミナル、クロック入力ターミナル及び第二出力ターミナルを有し、前記第二入力ターミナルは前記第一出力ターミナルに接続され、前記クロック入力ターミナルはクロックシグナルを受け取り、前記第二出力ターミナルより出力データを出力するフリップフロップユニット、
    前記フリップフロップユニットに接続され、前記出力データを高電圧データに転換し且つ出力するのに用いられる第一緩衝器、及び
    前記第一緩衝器に接続され、前記高電圧データを低電圧データに転換し且つ前記フィードバック入力ターミナルに送るのに用いられる第二緩衝器を含む複数のテストユニットを有するテスト装置と、
    複数のピンを有し、その中の前記ピンは前記テストユニットの前記第一入力ターミナルに接続されるチップと、
    前記チップに接続され、前記チップを制御し前記ピンよりテストシグナルを出力させ、且つ前記テストシグナルと前記低電圧データが同じかどうかを比べるのに用いられる制御ユニットを含むチップテストシステム。
11. 前記テスト装置はさらに、前記フリップフロップユニット及び前記第一緩衝器に接続され、前記出力データを一時的に保存するのに用いられるラッチを含む請求項１０に記載のチップテストシステム。
12. 前記制御シグナルは、前記第一出力ターミナルを制御し、前記第一入力ターミナルのシグナル或いは前記フィードバック入力ターミナルのシグナルを出力させるのに用いられる請求項１０に記載のチップテストシステム。
13. 前記第一出力ターミナルが前記フィードバック入力ターミナルを出力する時、前記制御ユニットは前記フリップフロップユニットより前記テストシグナルと前記低電圧データを読み取り且つ比較する請求項１０に記載のチップテストシステム。
14. 前記第一緩衝器と前記第二緩衝器は二つのインバーターから構成される請求項１０に記載のチップテストシステム。
15. さらに、前記第一緩衝器に接続され、前記高電圧データを表示するのに用いられる表示装置を含む請求項１０に記載のチップテストシステム。
16. 前記高電圧データがロジックハイレベルである時、前記表示装置は導通し、前記高電圧データがロジックローレベルである時、前記表示装置は導通しない請求項１５に記載のチップテストシステム。
17. 前記フリップフロップユニットはＤ型フリップフロップ、ＪＫ型フリップフロップ或いはＲＳ型フリップフロップである請求項１０に記載のチップテストシステム。

Images