JP2002156420A - Ｌｓｉ検査回路、その設計方法および試験手順作成方法 - Google Patents

Abstract

(57)【要約】 【課題】 スキャン回路を含むデータ処理システムにお
いて、既存の汎用バス（共有導線；データバス）を利用
してスキャンデータの入出力を行うことにより、回路面
積の増大を抑制する。 【解決手段】 共有導線としてのデータバス４０を有す
るデータ処理システムにおいて、データバスに接続され
ているフリップフロップ３９を起点としてスキャンチェ
ーン６０を構成し、スキャンチェーン内の記憶データの
入出力をデータバスを介して行うため、スキャンテスト
専用の入出力（スキャンイン、スキャンアウト）を必要
とせずにスキャン回路を実現し、スキャン回路設計に伴
う回路面積の増大を抑制する。さらに、組み合わせ回路
に接続されてないフリップフロップ３９，４８，５０，
５３はスキャンフリップフロップに置き換えることなく
スキャン回路を実現し、スキャン回路設計に伴う回路面
積の増大を抑制する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＬＳＩ検査回路、
ＬＳＩ検査回路の設計方法およびＬＳＩ検査回路の試験
手順作成方法に関する。

【０００２】

【従来の技術】スキャン回路は、集積回路内部状態の可
観測性、可制御性を得るために用いられる。可観測性、
可制御性を向上させることにより、内部回路の故障の診
断を行うことが容易になる。

【０００３】図６の回路に対して、シリアルスキャンチ
ェーン構成によるスキャン回路を挿入した回路を図７に
示す。

【０００４】組み合わせ回路１に対して回路が正しく作
られているかを試験するためには、組み合わせ回路１の
入力に対して期待している出力が得られるかを調べれば
よい。組み合わせ回路１の入力に接続されているスキャ
ンフリップフロップ２，３，４，５，６に対して任意に
状態を設定することができ、組み合わせ回路１の出力に
接続されているスキャンフリップフロップ７，８，９，
１０の状態を観測することができれば、組み合わせ回路
１の検査を容易に行うことができる。

【０００５】フリップフロップおよびスキャン回路を構
成するために用いられるスキャンフリップフロップを図
８に示す。図８（ａ）に示すフリップフロップ８１は通
常のフリップフロップであり、入力８２、クロック入力
８３、出力８４を有する。一方、図８（ｂ）に示すスキ
ャンフリップフロップ８５は、入力８６、クロック入力
８７、出力８８に加え、スキャンテスト専用の入力８９
およびテストモード制御のためにテストモード信号９０
を有する。スキャンフリップフロップ８５は、図８
（ｃ）に示すように、通常の入力８６かテスト専用の入
力８９かの選択をテストモード信号９０により切り換え
るセレクタ回路９１をフリップフロップ８１の入力８２
に接続した構成になる。つまり、スキャンフリップフロ
ップは通常のフリップフロップにセレクタ回路を挿入し
た構成になるため、通常の動作とスキャンテスト用の動
作を行うことができる反面、通常のフリップフロップに
比べて回路面積が増大する。

【０００６】フリップフロップをスキャンフリップフロ
ップに置き換え、スキャンテスト用の配線を施すことに
より、スキャン回路を構成する。スキャン回路は、回路
内のフリップフロップすべてをスキャンフリップフロッ
プに置き換え、前段のスキャンフリップフロップの出力
を次段のスキャンフリップフロップのテスト専用の入力
に接続する構成をしている。このようなスキャンフリッ
プフロップの接続をスキャンチェーンと呼ぶ。スキャン
チェーン内のスキャンフリップフロップの動作クロック
は共通であり、スキャンチェーンの先頭のスキャンフリ
ップフロップに状態が入力されると同時に、スキャンチ
ェーン内のスキャンフリップフロップの状態は次段のス
キャンフリップフロップにシフトする。

【０００７】スキャンフリップフロップ２のテスト専用
入力はスキャンテスト入力として用い、スキャンイン１
１と呼ぶ。スキャンフリップフロップ２の出力は、組み
合わせ回路１とスキャンフリップフロップ３のテスト専
用入力に接続されている。

【０００８】スキャンフリップフロップ３の出力は、組
み合わせ回路１とスキャンフリップフロップ４のテスト
専用入力に接続されている。

【０００９】スキャンフリップフロップ４の出力は、組
み合わせ回路１とスキャンフリップフロップ５のテスト
専用入力に接続されている。

【００１０】スキャンフリップフロップ５の出力は、組
み合わせ回路１とスキャンフリップフロップ６のテスト
専用入力に接続されている。

【００１１】スキャンフリップフロップ６の出力は、組
み合わせ回路１とスキャンフリップフロップ７のテスト
専用入力に接続されている。

【００１２】スキャンフリップフロップ７の通常入力に
は組み合わせ回路１の出力が接続され、出力にはスキャ
ンフリップフロップ８のテスト専用入力が接続されてい
る。

【００１３】スキャンフリップフロップ８の通常入力に
は組み合わせ回路１の出力が接続され、出力にはスキャ
ンフリップフロップ９のテスト専用入力が接続されてい
る。

【００１４】スキャンフリップフロップ９の通常入力に
は組み合わせ回路１の出力が接続され、出力にはスキャ
ンフリップフロップ１０のテスト専用入力が接続されて
いる。

【００１５】スキャンフリップフロップ１０の通常入力
には組み合わせ回路１の出力が接続され、出力はスキャ
ンテスト出力として用い、スキャンアウト１２と呼ぶ。

【００１６】以上のように、スキャンフリップフロップ
２，３，４，５，６，７，８，９，１０はスキャンチェ
ーン１３を構成している。

【００１７】いま、組み合わせ回路１の試験を行うとす
る。スキャンチェーン１３を用いて、組み合わせ回路１
の入力側を設定する。まず、スキャンチェーン１３内の
スキャンフリップフロップのテストモード（ＳＥ）をす
べて高論理にして、テスト専用入力を有効にする。スキ
ャンチェーン１３の内部状態を設定するためには、スキ
ャンイン１１から、内部状態を決定する信号をシーケン
シャルに入力していく。スキャンフリップフロップ２に
状態１、スキャンフリップフロップ３に状態０、スキャ
ンフリップフロップ４に状態０、スキャンフリップフロ
ップ５に状態１、スキャンフリップフロップ６に状態１
を設定するとする。スキャンチェーン１３はシフトレジ
スタの構成をしているので、スキャンチェーン１３の後
尾（フリップフロップ５の側）の状態から入力し、順に
１，１，０，０，１をスキャンイン１１へ入力してい
く。

【００１８】スキャンチェーン１３内の状態の設定を終
えるとテストモードを解除して、スキャンフリップフロ
ップを通常のフリップフロップとして動作させる。この
とき、組み合わせ回路１の出力は、出力側に接続されて
いるスキャンフリップフロップ７，８，９，１０に記憶
される。

【００１９】いま、スキャンフリップフロップ７に状態
１、スキャンフリップフロップ８に状態１、スキャンフ
リップフロップ９に状態０、スキャンフリップフロップ
１０に状態０が記憶されたとする。

【００２０】再びテストモードに設定し、内部状態の設
定時と同様にスキャンチェーン内の状態をシフトさせ
る。シフトさせる度に、スキャンチェーンの最後尾のス
キャンフリップフロップ１０からスキャンアウト１２へ
組み合わせ回路１の出力結果がシーケンシャルに出力さ
れる。スキャンチェーン１３の最後尾の状態から出力さ
れ、０，０，１，１と出力される。

【００２１】あらかじめ、組み合わせ回路１に対する入
力パターンから得られる正しい出力結果を用意してお
き、スキャンテストの出力結果と比較することにより、
組み合わせ回路１が正しく動作しているかを試験するこ
とができる。用意した正しい出力結果とスキャンテスト
の出力結果が異なっているならば、組み合わせ回路１が
故障していることが分かる。

【００２２】以上のように、スキャン回路設計は、回路
内部のフリップフロップを任意に設定できる機能と組み
合わせ回路の出力を外部に出力する機能を提供し、回路
の試験を行うことを容易にする。

【００２３】

【発明が解決しようとする課題】しかしながら、上記従
来の構成では、フリップフロップをスキャンフリップフ
ロップに置き換える必要があり、またスキャンデータ伝
達用の配線を多く必要とするため、回路面積が増大する
という問題があった。

【００２４】本発明は上記従来の問題点を解決するもの
で、既存回路構成を利用したスキャンデータ入出力を行
うＬＳＩ検査回路を提供することを目的とする。

【００２５】

【課題を解決するための手段】この目的を達成するため
に、本発明のＬＳＩ検査回路は、次のような手段を講じ
る。すなわち、共有導線からのデータ取り込みと前記共
有導線へのデータ出力を行う複数のフリップフロップ
と、前記複数のフリップフロップから特定のフリップフ
ロップを選択する選択手段とを備え、前記選択手段によ
り前記フリップフロップがデータ取り込みまたはデータ
出力を行うか行わないかを決定するデータ処理システム
において、スキャン回路設計を行う際に、前記共有導線
に接続されているフリップフロップを起点としてスキャ
ンチェーンを構成し、前記スキャンチェーン内の記憶デ
ータの入出力を前記共有導線を介して行うように構成し
てあることを特徴とする。

【００２６】本発明のこの構成によると、共有導線を用
いてスキャンチェーンのデータ取り込みとデータ出力を
行うことにより、専用のスキャンイン、スキャンアウト
を必要としないので、スキャン回路設計に伴う回路面積
の増大を抑制することができる。

【００２７】さらに、共有導線を介してスキャンデータ
の入出力を行うことにより、次の条件を満たすフリップ
フロップはスキャンフリップフロップに置き換えずにス
キャン回路の機能を実現する。

【００２８】あるフリップフロップにおいて、入力が共
有導線のみに接続されている場合、組み合わせ回路の出
力を記憶することがないので、スキャンテスト時におい
て状態を観測する必要がない。また、あるフリップフロ
ップにおいて、出力が共有導線のみに接続されている場
合、組み合わせ回路に対して入力を行わないため、スキ
ャンテスト時において状態を制御する必要がない。スキ
ャン回路を構成する上で、制御または観測を必要としな
いフリップフロップはスキャンフリップフロップに置き
換えないことにより、スキャンフリップフロップに変更
する際に生じる回路面積の増大を抑制することができ
る。

【００２９】また、共有導線に接続されているフリップ
フロップをスキャンチェーンの先頭としてスキャンチェ
ーンを構成してスキャンチェーンを複数本構成した場合
でも、複数のフリップフロップから特定のフリップフロ
ップを選択する選択手段を利用してどのスキャンチェー
ンを動作させるかの選択を容易に行うことができるの
で、局所的なスキャンテストの実現が容易になる。

【００３０】さらに、本発明のＬＳＩ検査回路に適用す
る試験手順作成方法は、まず、スキャンチェーンの構成
をしたフリップフロップとスキャンフリップフロップ
と、スキャンチェーンの構成をしていないフリップフロ
ップすべてが可制御かつ可観測であるとする。フリップ
フロップに対する設定値および期待値をＡＴＰＧ（オー
ト・テスト・パターン・ジェネレータ）などにより求め
る。ＡＴＰＧなどの結果から求めた設定値または期待値
の情報に、スキャンチェーンを構成しているフリップフ
ロップとスキャンフリップフロップの場合はスキャンチ
ェーンの接続情報を付加することにより、スキャンチェ
ーンを介して値の設定および期待値の読み出しを行う。
スキャンチェーンの構成をしていないフリップフロップ
の場合は、特定のフリップフロップを選択するための情
報を付加することにより、前記共有導線を介して値の設
定および期待値の読み出しを行う。

【００３１】

【発明の実施の形態】まず、本発明のスキャン回路設計
において、あるフリップフロップをスキャンフリップフ
ロップに置き換えるか、置き換えなくてもよいかを判別
する方法について述べる。

【００３２】図６は、共有導線よりデータ取り込みと前
記共有導線へのデータ出力を行う複数のフリップフロッ
プ、前記複数のフリップフロップから特定のフリップフ
ロップを選択する選択手段を有し、前記選択手段によ
り、前記フリップフロップがデータ取り込みまたはデー
タ出力を行うか、行わないが決定されるデータ処理シス
テムの例である。

【００３３】以下において、リードイネーブルをＲＥと
略記し、ライトイネーブルをＷＥと略記する。

【００３４】特定フリップフロップの選択手段であるア
ドレスデコーダ３１は、アドレスバス３２の信号の状態
に従って、ＲＥ３３ａおよびＷＥ３３ｂを、ＲＥ３４ａ
およびＷＥ３４ｂと、ＲＥ３５ａおよびＷＥ３５ｂと、
ＲＥ３６ａおよびＷＥ３６ｂと、ＲＥ３７ａおよびＷＥ
３７ｂと、ＲＥ３８ａおよびＷＥ３８ｂとに割り振る機
能を有する。

【００３５】フリップフロップ３９は、共有導線である
データバス４０を入力とするフリップフロップである。
フリップフロップ３９の信号取り込みタイミングを決定
するクロックは、ＷＥ３４ｂとシステムクロック４１を
入力とするＡＮＤ回路４２の出力である。ＷＥ３４ｂが
高論理のときは、システムクロック４１がフリップフロ
ップ３９のクロックになる。ＷＥ３４ｂが低論理のとき
は、フリップフロップ３９にクロックは入力されない。
ＷＥ３４ｂが高論理かつシステムクロック４１が立ち上
がると、フリップフロップ３９はデータバス４０の状態
を記憶する。フリップフロップ３９の出力側には、組み
合わせ回路４３の入力側と３状態バッファ４４が接続さ
れている。

【００３６】図６においては、３状態バッファ４４はＲ
Ｅ３４ａを制御信号としている。３状態バッファは、制
御信号が高論理のとき入力側と出力側を導通し、低論理
のときは導通しない。ＲＥ３４ａが高論理になると３状
態バッファ４４は導通状態になる。このとき、フリップ
フロップ３９の出力はデータバス４０へ伝達される。

【００３７】図６において、フリップフロップ４５，４
６は組み合わせ回路４７の出力を入力とするフリップフ
ロップである。フリップフロップ４５，４６の出力側に
は組み合わせ回路４３の入力側が接続されている。フリ
ップフロップ４５，４６の信号取り込みタイミングを決
定するクロックは、システムクロック４１である。

【００３８】フリップフロップ４８はデータバス４０を
入力とするフリップフロップである。フリップフロップ
４８の信号取り込みタイミングを決定するクロックは、
ＷＥ３５ｂとシステムクロック４１を入力とするＡＮＤ
回路４９の出力である。ＷＥ３５ｂが高論理のときは、
システムクロック４１がフリップフロップ４８のクロッ
クになる。ＷＥ３５ｂが低論理のときは、フリップフロ
ップ４８にクロックは入力されない。ＷＥ３５ｂが高論
理かつシステムクロック４１が立ち上がると、フリップ
フロップ４８はデータバス４０の状態を記憶する。フリ
ップフロップ４８の出力側には組み合わせ回路４３の入
力側が接続されている。

【００３９】フリップフロップ５０はデータバス４０を
入力とするフリップフロップである。フリップフロップ
５０の信号取り込みタイミングを決定するクロックは、
ＷＥ３６ｂとシステムクロック４１を入力とするＡＮＤ
回路５１の出力である。ＷＥ３６ｂが高論理のときは、
システムクロック４１がフリップフロップ５０のクロッ
クになる。ＷＥ３６ｂが低論理のときは、フリップフロ
ップ５０にクロックは入力されない。ＷＥ３６ｂが高論
理かつシステムクロック４１が立ち上がると、フリップ
フロップ５０はデータバス４０の状態を記憶する。フリ
ップフロップ５０の出力側には、組み合わせ回路４３の
入力側と３状態バッファ５２が接続されている。

【００４０】３状態バッファ５２はＲＥ３６ａを制御信
号としている。ＲＥ３６ａが高論理になると３状態バッ
ファ５２は導通状態になる。このとき、フリップフロッ
プ５０の出力はデータバス４０へ伝達される。

【００４１】フリップフロップ５３は組み合わせ回路４
３の出力を入力とするフリップフロップである。フリッ
プフロップ５３の出力側には３状態バッファ５４が接続
されている。フリップフロップ５３の信号取り込みタイ
ミングを決定するクロックは、システムクロック４１で
ある。

【００４２】３状態バッファ５４はＲＥ３７ａを制御信
号としている。ＲＥ３７ａが高論理になると３状態バッ
ファ５４は導通状態になる。このとき、フリップフロッ
プ５３の出力はデータバス４０へ伝達される。

【００４３】図６において、フリップフロップ５５は組
み合わせ回路４３の出力を入力とするフリップフロップ
である。フリップフロップ５５の出力側には組み合わせ
回路５６と３状態バッファ５７が接続されている。フリ
ップフロップ５５の信号取り込みタイミングを決定する
クロックは、システムクロック４１である。

【００４４】３状態バッファ５７はＲＥ３８ａを制御信
号としている。ＲＥ３８ａが高論理になると３状態バッ
ファ５７は導通状態になる。このとき、フリップフロッ
プ５５ａの出力はデータバス４０へ伝達される。

【００４５】図６において、フリップフロップ５８，５
９は組み合わせ回路４３の出力を入力とするフリップフ
ロップである。フリップフロップ５８，５９の出力側に
は組み合わせ回路５６が接続されている。フリップフロ
ップ５８，５９の信号取り込みタイミングを決定するク
ロックは、システムクロック４１である。

【００４６】次に、本発明によるスキャン回路設計手順
について説明する。

【００４７】回路配線情報を用いて、各フリップフロッ
プの入力側の配線を調べ、その配線に接続されている要
素をすべて挙げる。

【００４８】バッファ、インバータなど１入力の要素が
接続されている場合は、その入力側の配線をさらに辿
る。３状態バッファの場合は、３状態バッファの制御信
号がそのフリップフロップのアドレスに対応するＷＥ信
号、ＲＥ信号であるならば、その入力側の配線をさらに
辿る。ＡＮＤ回路やＯＲ回路など２入力以上の要素の出
力に至るならば、そのフリップフロップはスキャンフリ
ップフロップにする必要があると判断する。データバス
４０にしか至らなければ、そのフリップフロップはスキ
ャンフリップフロップにする必要がないと判断する。

【００４９】さらに、各フリップフロップの出力側の配
線を調べ、その配線に接続されている要素をすべて挙げ
る。

【００５０】バッファ、インバータなど１入力の要素が
接続されている場合は、その出力側の配線をさらに辿
る。３状態バッファの場合は、３状態バッファの制御信
号がそのフリップフロップのアドレスに対応するＷＥ信
号、ＲＥ信号であるならば、その出力側の配線をさらに
辿る。ＡＮＤ回路やＯＲ回路など２入力以上の要素の入
力に至るならば、そのフリップフロップはスキャンフリ
ップフロップにする必要があると判断する。データバス
４０にしか至らなければ、そのフリップフロップはスキ
ャンフリップフロップにする必要がないと判断する。

【００５１】図６においてこの判別方法を用いると、フ
リップフロップ４５，４６，５８，５９においては、入
力側に組み合わせ回路が存在し、出力側にも組み合わせ
回路が存在するため、フリップフロップ４５，４６，５
８，５９はスキャンフリップフロップに置き換える必要
があると判断する。これが図１においては、スキャンフ
リップフロップ４５ａ，４６ａ，５８ａ，５９ａとされ
ている。

【００５２】フリップフロップ３９，４８，５０は、出
力側に組み合わせ回路が存在する。しかし、入力側はデ
ータバス４０にのみ接続されているため、スキャンフリ
ップフロップに置き換える必要がないと判断する。

【００５３】フリップフロップ５３は入力側に組み合わ
せ回路が存在する。出力側はＲＥ３７ａに制御される３
状態バッファ５４を介してデータバス４０にのみ接続さ
れている。よって、スキャンフリップフロップに置き換
える必要がないと判断する。

【００５４】フリップフロップ５５は入力側に組み合わ
せ回路が存在する。出力側はＲＥ３８ａに制御される３
状態バッファ５７を介してデータバス４０に接続され、
さらに組み合わせ回路５６にも接続されている。よっ
て、スキャンフリップフロップに置き換える必要がある
と判断する。これが図１においては、スキャンフリップ
フロップ５５ａとされている。

【００５５】スキャンフリップフロップに置き換えたフ
リップフロップは、適切な方法を用いて、スキャンフリ
ップフロップに置き換えなかったフリップフロップを先
頭としてスキャンチェーンを構成する。

【００５６】図１に、本発明のスキャン回路を示す。図
１は、フリップフロップ４５，４６，５５，５８，５９
をスキャンフリップフロップ４５ａ，４６ａ，５５ａ，
５８ａ，５９ａに置き換え、フリップフロップ３９を先
頭としてスキャンチェーン６０を構成した例である。す
べてのスキャンフリップフロップのテストモードにはテ
ストモード信号６３を接続する。さらに、スキャン回路
として動作させるためにスキャンチェーンに関する入出
力およびクロックを次のように構成する。

【００５７】スキャンチェーン６０のシフトタイミング
を決定するクロックは、フリップフロップ３９の入力ク
ロックと同様のクロックにする。ＯＲ回路６１およびＡ
ＮＤ回路６２を挿入し、テストモード信号６３が高論理
のときには、スキャンフリップフロップ４５ａ、スキャ
ンフリップフロップ４６ａ、スキャンフリップフロップ
５５ａ、スキャンフリップフロップ５８ａ、スキャンフ
リップフロップ５９ａの入力クロックをフリップフロッ
プ３９の入力クロックと同様のクロックにする。テスト
モード信号６３が低論理のとき、スキャンフリップフロ
ップ４５ａ，４６ａ，５５ａ，５８ａ，５９ａの入力ク
ロックはシステムクロック４１になり、通常動作にな
る。

【００５８】スキャンアウトに相当する部分をスキャン
チェーン６０の最後尾に構成する。スキャンチェーン６
０の最後尾のスキャンフリップフロップ５９ａの出力に
３状態バッファ６４を接続し、３状態バッファ６４の出
力にデータバス４０を接続する。３状態バッファ６４は
制御信号にＡＮＤ回路６５の出力を持つ。ＡＮＤ回路６
５は入力にテストモード信号６３とＲＥ３４ａを持ち、
テストモード信号６３が高論理かつＲＥ３４ａが高論理
のとき、３状態バッファ６４を導通状態にする。このと
き、スキャンチェーン６０の最後尾のスキャンフリップ
フロップ５９ａの出力をデータバス４０へ伝える。テス
トモード信号６３が低論理のときはスキャンフリップフ
ロップ５９ａの出力をデータバス４０に出力しない。

【００５９】一方、スキャンチェーン６０の先頭のフリ
ップフロップ３９が状態をデータバス４０へ出力する機
能を有する場合は、テストモードのときにはデータバス
４０への出力を無効にする必要がある。図１では、先頭
のフリップフロップ３９は３状態バッファ４４を介して
データバス４０へ状態を出力する機能を有する。そこ
で、３状態バッファ４４の制御信号にＡＮＤ回路６６の
出力を用いる。ＡＮＤ回路６６の入力側の一方は反転機
能を持ち、テストモード信号６３が低論理のとき、ＲＥ
３４ａが高論理になると３状態バッファ４４は導通状態
になる。このとき、先頭のフリップフロップ３９の出力
はデータバス４０へ伝達される。テストモード信号６３
が高論理のとき、先頭のフリップフロップ３９の出力は
データバス４０に伝達されない。

【００６０】次に、本発明のＬＳＩ検査回路に適用する
試験手順作成方法について述べる。試験手順作成手順を
図２に示す。

【００６１】手順１１１では、本発明のＬＳＩ検査回路
内の組み合わせ回路の入力側および出力側のすべてのフ
リップフロップが可制御かつ可観測である状態を設定す
る。

【００６２】いま、本発明のＬＳＩ検査回路である図１
のすべてのフリップフロップ、スキャンフリップフロッ
プを仮に従来技術と同様にシリアルスキャンチェーンで
構成した場合の回路が図７の回路に相当するとする。

【００６３】図７の組み合わせ回路１と図１の組み合わ
せ回路４３は同様のものであり、組み合わせ回路１およ
び組み合わせ回路４３の入力側、出力側のフリップフロ
ップは同様に接続されているとする。

【００６４】図７のように、ＬＳＩ検査回路内の組み合
わせ回路の入力側および出力側のフリップフロップをす
べてスキャンフリップフロップに置き換えてシリアルス
キャンチェーンを構成することにより、本発明のＬＳＩ
検査回路内の組み合わせ回路の入力側および出力側のす
べてのフリップフロップが可制御かつ可観測であるよう
に設定する。

【００６５】このように手順１１１において、組み合わ
せ回路の入力側および出力側のすべてのフリップフロッ
プが可制御かつ可観測であると設定した回路に対してＡ
ＴＰＧを実行する。

【００６６】図７のシリアルスキャンチェーンによるス
キャン回路をＡＴＰＧした結果、図４のＡＴＰＧが作成
したテストパターン９２が得られたとする。なお、図７
のシリアルスキャンチェーン回路は一般的なものであ
り、多くのＡＴＰＧの手法が提案されている。

【００６７】手順１１２において、ＡＴＰＧが作成した
テストパターン９２を用いてスキャンフリップフロップ
にセットされた状態を再現する。ＡＴＰＧが作成したテ
ストパターン９２の入力パターンが入力されたときにセ
ットされるフリップフロップの状態を再現し、さらにＡ
ＴＰＧが作成したテストパターン９２の期待値パターン
に対応するフリップフロップの期待値を再現する。

【００６８】図７においてＡＴＰＧを行った結果、ある
テストパターンにおいて、フリップフロップ２に状態
１、フリップフロップ３に状態１、フリップフロップ４
に状態０、フリップフロップ５に状態１、フリップフロ
ップ６に状態０、フリップフロップ７に期待値Ｌ、フリ
ップフロップ８に期待値Ｈ、フリップフロップ９に期待
値Ｌ、フリップフロップ１０に期待値Ｌがセットされた
状態が得られたとする。ここで、期待値Ｈは組み合わせ
回路の出力の結果に状態１が期待されていることを示
す。期待値Ｌは組み合わせ回路の出力の結果に状態０が
期待されていることを示す。

【００６９】この状態および期待値を、本発明のＬＳＩ
検査回路である図１において同様に再現する。図７のそ
れぞれフリップフロップに対応する図１のフリップフロ
ップに同様の状態および期待値を再現したものが図３で
ある。

【００７０】図３では、組み合わせ回路４３の入力側に
おいて、スキャンチェーン６０の先頭のフリップフロッ
プ３９に状態１が設定され、スキャンフリップフロップ
４５ａに状態１が設定され、スキャンフリップフロップ
４６ａに状態０が設定され、フリップフロップ４８に状
態１が設定され、フリップフロップ５０に状態０が設定
されている。また、組み合わせ回路４３の出力側におい
て、フリップフロップ５３に期待値Ｌが設定され、スキ
ャンフリップフロップ５５ａに期待値Ｈが設定され、ス
キャンフリップフロップ５８ａに期待値Ｌが設定され、
スキャンフリップフロップ５９ａに期待値Ｌが設定され
ている。

【００７１】また、図３では、スキャンチェーン６０の
先頭のフリップフロップ３９のアドレス０００１、フリ
ップフロップ４８のアドレス００１０、フリップフロッ
プ５０のアドレス００１１、フリップフロップ５３のア
ドレス０１１１、スキャンフリップフロップ５５ａのア
ドレス１０００が示されている。

【００７２】手順１１２の結果を用いて、本発明のＬＳ
Ｉ検査回路のテストパターンを作成する手順を説明す
る。本発明のＬＳＩ検査回路のテストパターンでは、入
力パターンを格納するために状態部とアドレス部を組と
するリストを用い、これを入力リストと呼ぶ。また、期
待値パターンを格納するために期待値部とアドレス部を
組とするリストを用い、これを期待値リストと呼ぶ。図
４に入力リスト９３と期待値リスト９４を示す。

【００７３】まず、スキャンチェーン構成に属さないフ
リップフロップに対してテストパターンを作成する手順
１１３ａを説明する。そのフリップフロップの状態を調
べ、期待値の場合は期待値リスト９４における期待値部
にその期待値を格納し、アドレス部にはそのフリップフ
ロップに対応するアドレスを格納する。状態の場合は入
力リスト９３ににおける状態部にその状態を格納し、ア
ドレス部にはそのフリップフロップに対応するアドレス
を格納する。

【００７４】次に、スキャンチェーン構成をしているス
キャンフリップフロップに対してテストパターンを作成
する手順１１３ｂを説明する。スキャンチェーン６０の
最も深い位置にあるフリップフロップからスキャンチェ
ーンの先頭に向かって順に状態を調べていく。期待値の
場合は、期待値リスト９４の期待値部にその期待値を格
納し、アドレス部にはそのスキャンチェーン６０の先頭
のフリップフロップ３９に対応するアドレスを格納す
る。状態の場合は、入力リスト９３の状態部にその状態
を格納し、入力リスト９３のアドレス部にそのスキャン
チェーン６０の先頭フリップフロップ３９に対応するア
ドレスを格納する。

【００７５】まず、スキャンチェーン構成をしているフ
リップフロップ、スキャンフリップフロップに対するテ
ストパターンを作成するとする。スキャンチェーン６０
に対して、スキャンチェーン６０の最後尾のスキャンフ
リップフロップ５９ａからスキャンチェーンの先頭に向
かってテストパターンを作成していく。

【００７６】スキャンフリップフロップ５９ａは期待値
Ｌが割り当てられているので、期待値リスト９４の期待
値部に「Ｌ」、アドレス部にスキャンチェーン６０の先
頭フリップフロップ３９のアドレス「０００１」を格納
する。

【００７７】次のスキャンフリップフロップ５８ａは期
待値Ｌが割り当てられているので、期待値リスト９４の
期待値部に「Ｌ」、アドレス部にスキャンチェーン６０
の先頭フリップフロップ３９のアドレス「０００１」を
格納する。

【００７８】次のスキャンフリップフロップ５５ａは期
待値Ｈが割り当てられているので、期待値リスト９４の
期待値部に「Ｈ」、アドレス部にスキャンチェーン６０
の先頭フリップフロップ３９のアドレス「０００１」を
格納する。

【００７９】次のスキャンフリップフロップ４６ａは状
態０が割り当てられているので、入力リスト９３の状態
部に「０」、アドレス部にスキャンチェーン６０の先頭
フリップフロップ３９のアドレス「０００１」を格納す
る。

【００８０】次のスキャンフリップフロップ４５ａは状
態１が割り当てられているので、入力リスト９３の状態
部に「１」、アドレス部にスキャンチェーン６０の先頭
フリップフロップ３９のアドレス「０００１」を格納す
る。

【００８１】次のフリップフロップ３９は状態１が割り
当てられているので、入力リスト９３の状態部に
「１」、アドレス部にスキャンチェーン６０の先頭フリ
ップフロップ３９のアドレス「０００１」を格納する。

【００８２】以上のように、スキャンチェーン構成をし
ている部分のテストパターンが作成される。

【００８３】次に、スキャンチェーン構成をしていない
フリップフロップに対してテストパターンを作成する。

【００８４】フリップフロップ４８には状態１が割り当
てられているので、入力リスト９３の状態部に「１」、
アドレス部にフリップフロップ４８のアドレス「００１
０」を格納する。

【００８５】フリップフロップ５０には状態０が割り当
てられているので、入力リスト９３の状態部に「０」、
アドレス部にフリップフロップ５０のアドレス「００１
１」を格納する。

【００８６】フリップフロップ５３には期待値Ｌが割り
当てられているので、期待値リスト９４の期待値部に
「Ｌ」、アドレス部にフリップフロップ５３のアドレス
「０１１１」を格納する。

【００８７】以上の結果、図４に示すように、シリアル
スキャンチェーンに対するＡＴＰＧ結果から入力リスト
９３および期待値リスト９４が作成される。

【００８８】手順１１４において、すべてのフリップフ
ロップもしくはスキャンフリップフロップについて、入
力リスト９３、期待値リスト９４への格納が完了したな
らば、テストパターンの作成が完了する。

【００８９】手順１１５において、次のテストパターン
が存在する場合は手順１１２から繰り返す。

【００９０】検査時には、入力リスト９３を用いて各フ
リップフロップおよびスキャンフリップフロップの状態
をセットし、期待値リスト９４を用いて各フリップフロ
ップおよびスキャンフリップフロップに正しい値が出力
されているか比較をすることにより故障の判断ができ
る。

【００９１】次に、以上の手法によって設計した本発明
のＬＳＩ検査回路において検査を行う方法を説明する。
その手順を図５に示す。

【００９２】まず、手順１０１においてテストモード信
号６３を高論理にしてテストモードに設定する。

【００９３】手順１０２〜１０４の書き込み動作につい
て説明する。手順１０２において、入力リスト９３を先
頭から読み、アドレス部の値をアドレスバス３２にセッ
トする。状態部の値をデータバス４０にセットする。次
に、ＷＥ３３ｂを高論理にする。アドレスデコーダ３１
を通じて、セットされたアドレスに対応するＷＥ（ライ
トイネーブル）が高論理になる。アドレスが指すフリッ
プフロップがスキャンチェーンの先頭でない場合は手順
１０３ａを行い、スキャンチェーンの先頭の場合は手順
１０３ｂが行われる。手順１０３ａ、手順１０３ｂの外
部操作は同様であり、内部動作が異なることに注意され
たい。

【００９４】アドレスバス３２のアドレスがフリップフ
ロップ４８に対応している場合を説明する。フリップフ
ロップ４８はスキャンチェーンの先頭ではないので手順
１０３ａが行われる。ＷＥ３３ｂはアドレスデコーダ３
１を通じてＷＥ３５ｂに伝えられ、ＷＥ３５ｂが高論理
になる。システムクロック４１が立ち上がると、ＡＮＤ
回路４９を通じてフリップフロップ４８にクロックが入
力され、フリップフロップ４８はデータバス４０からテ
ストデータを取り込み、記憶する。

【００９５】アドレスバス３２のアドレスが先頭のフリ
ップフロップ３９に対応している場合を説明する。先頭
のフリップフロップ３９はスキャンチェーンの先頭であ
るので、手順１０３ｂが行われる。ＷＥ３３ｂはアドレ
スデコーダ３１を通じてＷＥ３４ｂに伝えられ、ＷＥ３
４ｂが高論理になる。システムクロック４１が立ち上が
ると、ＡＮＤ回路４２を通じて先頭のフリップフロップ
３９にクロックが入力され、先頭のフリップフロップ３
９はデータバス４０から信号を取り込み、記憶する。同
時にスキャンチェーン６０内のスキャンフリップフロッ
プ４５ａ，４６ａ，５５ａ，５８ａ，５９ａにもＯＲ回
路６１、ＡＮＤ回路６２を通じてクロックが入力され、
スキャンフリップフロップ４５ａは先頭のフリップフロ
ップ３９の状態を記憶し、スキャンフリップフロップ４
６ａ，５５ａ，５８ａ，５９ａも前段のスキャンフリッ
プフロップの状態を記憶する。以上のように、ＷＥ信号
とシステムクロックによって、データバス４０からテス
トデータを取り込み、かつスキャンチェーン内の記憶状
態がシフトする。

【００９６】手順１０４では、ＷＥ３３ｂを低論理にす
る。さらに他のフリップフロップにスキャンデータを書
き込む場合は、手順１０２〜手順１０４を繰り返す。目
的の組み合わせ回路を試験するのに必要なスキャンチェ
ーンおよびフリップフロップのすべてにデータを書き込
み終えたならば、手順１０５を行う。

【００９７】いま、入力リスト９３を用いてフリップフ
ロップにスキャンデータを書き込むとすると、手順１０
２〜１０４によって次のように各フリップフロップ、ス
キャンフリップフロップに値が記憶される。

【００９８】アドレス「０００１」、状態「０」が与え
られ、スキャンチェーン６０の先頭のフリップフロップ
３９に状態０がセットされる。

【００９９】次の値はアドレス「０００１」、状態
「１」であり、スキャンチェーン６０の先頭フリップフ
ロップ３９に状態１がセットされると同時に、スキャン
チェーン６０内の状態がシフトして、スキャンフリップ
フロップ４５ａは先頭のフリップフロップ３９の値を記
憶して状態０がセットされる。

【０１００】次の値はアドレス「０００１」、状態
「１」であり、スキャンチェーン６０の先頭フリップフ
ロップ３９に状態１がセットされると同時に、スキャン
チェーン６０内の状態がシフトして、スキャンフリップ
フロップ４５ａは先頭のフリップフロップ３９の値を記
憶して状態１がセットされる。スキャンフリップフロッ
プ４６ａはスキャンフリップフロップ４５ａの値を記憶
して状態０がセットされる。

【０１０１】次の値はアドレス「００１０」、状態
「１」であり、フリップフロップ４８に状態１が記憶さ
れる。

【０１０２】次の値はアドレス「００１１」、状態
「０」であり、フリップフロップ５０に状態０が記憶さ
れる。

【０１０３】手順１０５では、回路を動作させるために
テストモードを解除し、システムクロック４１を入力す
る。テストモードでないときにシステムクロック４１が
入力されると、スキャンチェーン６０に書き込まれたデ
ータに従って組み合わせ回路４３は出力を行い、組み合
わせ回路４３の出力側を入力とするフリップフロップは
出力結果を記憶する。テストモード信号６３を低論理に
してシステムクロック４１が立ち上がると、フリップフ
ロップ５３およびスキャンフリップフロップ５５ａ，５
８ａ，５９ａは組み合わせ回路４３の出力を記憶する。

【０１０４】手順１０６では、組み合わせ回路４３の出
力結果を読み出す。再びテストモードに設定する。テス
トモード信号６３を高論理にする。期待値リスト９４の
アドレス部の値をアドレスバス３２にセットする。次
に、ＲＥ３３ａを高論理にする。アドレスデコーダ３１
を通じて、セットされたアドレスに対応するＲＥ（リー
ドイネーブル）が高論理になる。アドレスが指すフリッ
プフロップがスキャンチェーンの先頭でない場合は手順
１０７ａを行い、スキャンチェーンの先頭の場合は手順
１０７ｂを行う。

【０１０５】アドレスバス３２のアドレスがフリップフ
ロップ５３に対応している場合を説明する。フリップフ
ロップ５３はスキャンチェーンの先頭ではないので手順
１０７ａが行われる。ＲＥ３３ａはアドレスデコーダ３
１を通じてＲＥ３７ａに伝えられ、ＲＥ３７ａが高論理
になる。３状態バッファ５４が導通状態になり、フリッ
プフロップ５３が記憶している状態をデータバス４０に
伝達する。さらに、データバス４０からインターフェー
ス回路を通じて外部端子にデータを伝達し、データを読
み出すことができる。

【０１０６】アドレスバス３２のアドレスがフリップフ
ロップ３９に対応している場合を説明する。フリップフ
ロップ３９はスキャンチェーンの先頭であるので、手順
１０７ｂが行われる。ＲＥ３３ａはアドレスデコーダ３
１を通じてＲＥ３４ａに伝えられ、ＲＥ３４ａが高論理
になる。いまテストモード信号６３は高論理なので、３
状態バッファ４４は導通状態にはならず、３状態バッフ
ァ６４は導通状態になり、最後尾のスキャンフリップフ
ロップ５９ａが記憶している値をデータバス４０に伝達
する。さらに、データバス４０からインターフェース回
路を通じて外部端子にデータを伝達し、データを読み出
すことができる。手順１０７ｂでは、さらに手順１０７
ｃを行う。

【０１０７】手順１０７ｃでは、スキャンチェーン内の
記憶データをシフトさせる。スキャンチェーン６０内の
記憶データをシフトさせるために、セットしているアド
レスはそのままで、ＲＥ３３ａを低論理にしてＷＥ３３
ｂを高論理にする。ＷＥ３３ｂはアドレスデコーダ３１
を通じてＷＥ３４ｂに伝えられ、ＷＥ３４ｂを高論理に
することによって、システムクロック４１が立ち上がる
とスキャンチェーン６０内の記憶データがシフトする。
ＷＥ３３ｂを高論理にする前にデータバス４０にスキャ
ンチェーン６０に対する次のスキャンデータをセットし
ておけば、シフト動作と書き込み動作を兼用することが
可能である。次のスキャンデータがない場合は、データ
バス４０にはダミーの値をセットしておく。

【０１０８】次いで、手順１０８で、読み出した状態と
あらかじめ用意しておいた期待値リスト９４の期待値と
を比較し、異なっている場合は組み合わせ回路４３内に
故障があると判断できる。

【０１０９】手順１０９では、さらにスキャンデータを
読み出す必要があるときには手順１０６に戻り、スキャ
ンデータの読み出しが終了したならば、手順１１０を行
う。

【０１１０】いま、期待値リスト９４を用いて読み出さ
れたスキャンデータと比較を行うとすると、手順１０６
〜１０８によって次のように各フリップフロップ、スキ
ャンフリップフロップから値を読み出し、比較を行う。

【０１１１】アドレス「０００１」、期待値「Ｌ」が与
えられ、手順１０７ｂによってスキャンチェーン６０の
最後尾のスキャンフリップフロップ５９ａの状態を読み
出し、期待値Ｌと比較する。さらに手順１０７ｃによっ
て、次のスキャンチェーン６０に対する入力パターンか
ダミーパターンが先頭のフリップフロップ３９にセット
され、スキャンチェーン６０内の状態がシフトする。そ
の結果、スキャンフリップフロップ５８ａの状態は最後
尾のスキャンフリップフロップ５９ａに記憶され、スキ
ャンフリップフロップ５５ａの状態はスキャンフリップ
フロップ５８ａに記憶される。

【０１１２】次に、アドレス「０００１」、期待値
「Ｌ」が与えられ、手順１０７ｂによってスキャンチェ
ーン６０の最後尾のスキャンフリップフロップ５９ａの
状態（組み合わせ回路４３からスキャンフリップフロッ
プ５８ａに出力された結果）を読み出し、期待値Ｌと比
較する。さらに手順１０７ｃによって、次のスキャンチ
ェーン６０に対する入力パターンかダミーパターンが先
頭のフリップフロップ３９にセットされ、スキャンチェ
ーン６０内の状態がシフトする。その結果、スキャンフ
リップフロップ５５ａの状態は最後尾のスキャンフリッ
プフロップ５９ａに記憶される。

【０１１３】次に、アドレス「０００１」、期待値
「Ｈ」が与えられ、手順１０７ｂによってスキャンチェ
ーン６０の最後尾のスキャンフリップフロップ５９ａの
状態（組み合わせ回路４３からスキャンフリップフロッ
プ５５ａに出力された結果）を読み出し、期待値Ｈと比
較する。さらに手順１０７ｃによって、次のスキャンチ
ェーン６０に対する入力パターンかダミーパターンが先
頭のフリップフロップ３９にセットされ、スキャンチェ
ーン６０内の状態がシフトする。

【０１１４】次に、アドレス「０１１１」、期待値
「Ｌ」が与えられ、フリップフロップ５３の状態を３状
態バッファ５４を介して読み出し、期待値Ｌと比較す
る。

【０１１５】手順１１０では、新たなスキャンデータに
よる試験、他の組み合わせ回路の試験を行う場合には手
順１０２に戻る。すべての試験が終了したならばスキャ
ンテストを終了する。

【０１１６】なお、リードイネーブル、ライトイネーブ
ル、テストモードなどの論理は、正論理、負論理どちら
でもよい。フリップフロップの取り込みタイミングもク
ロックの立ち上がり、立ち下りどちらでもよい。

【０１１７】さらに、データバスの幅は通常複数であ
り、１つのアドレスに対して同時にデータバス幅の数の
フリップフロップが選択される。そのような場合におい
ても本発明は適用可能である。また、データバスが入力
用、出力用と分離されて設計されている場合も本発明は
適用可能である。

【０１１８】

【発明の効果】以上のように本発明によるＬＳＩ検査回
路では、データ処理システムにおいて、共有導線に接続
されているフリップフロップをスキャンフリップフロッ
プに置き換える必要なしにスキャン回路設計を実現で
き、スキャンテスト設計による回路面積の増大を抑制す
ることが可能である。また、アドレス指定により、外部
からのデータ入力、外部へのデータ出力を行うフリップ
フロップを選択することが容易であり、局所的なスキャ
ンテストを容易に実現することができる。

【０１１９】本発明のＬＳＩ検査回路の設計方法は、従
来のスキャンテストにおけるＡＴＰＧ（オート・テスト
・パターン・ジェネレータ）を利用することにより、特
別なテストパターン作成方法を必要としない。

【０１２０】共有導線からスキャンデータの入出力を行
うことにより、スキャンテスト専用の外部入出力ピンを
用意する必要がなく、共有導線の既存の入出力機能を利
用することにより、外部ピンからテストデータを入出力
することができる。

【０１２１】なお、必要に応じて、さらに、内部記憶装
置に対しても入出力を行うことが容易になり、内部記憶
装置に対してスキャンデータを入出力することにより、
外部に対して入出力を行うことなく試験を行うことがで
きるＢＩＳＴ（ＢｕｉｌｄＩｎ Ｓｅｌｆ Ｔｅｓｔ）
を容易に実現することも可能である。

【図面の簡単な説明】

【図１】 本発明の実施の形態のＬＳＩ検査回路の構成
を示す回路図

【図２】 本発明の実施の形態のＬＳＩ検査回路におけ
るシリアルスキャンチェーンのＡＴＰＧ結果から本発明
のＬＳＩ検査回路用のテストパターンを作成する手順

【図３】 本発明の実施の形態のＬＳＩ検査回路におけ
るシリアルスキャンチェーンのＡＴＰＧ結果の例

【図４】 本発明の実施の形態のＬＳＩ検査回路におけ
るシリアルスキャンチェーンのＡＴＰＧ結果と入力リス
トと期待値リストの例

【図５】 本発明の実施の形態のＬＳＩ検査回路の検査
手順

【図６】 複数のフリップフロップが共有導線に接続さ
れ、アドレス解読機能によりフリップフロップを選択す
る手段を有するデータ処理システムの例

【図７】 従来の技術におけるシリアルスキャンチェー
ンを用いたＬＳＩ検査回路の構成を示す回路図

【図８】 フリップフロップとスキャンフリップフロッ
プの構成例

【符号の説明】

１，４３，４７，５６ 組み合わせ回路 ２〜１０，３９，４５，４６，４８，５０，５３，５
５，５８，５９ フリップフロップ １１ スキャンイン １２ スキャンアウト １３ スキャンチェーン ３１ アドレスデコーダ ３２ アドレスバス ３３ａ〜３８ａ リードイネーブル（ＲＥ） ３３ｂ〜３８ｂ ライトイネーブル（ＷＥ） ４０ データバス ４１ システムクロック ４２，４９，５１，６２，６５，６６ ＡＮＤ回路 ４４，５２，５４，５７，６４ ３状態バッファ ４５ａ，４６ａ，５５ａ，５８ａ，５９ａ スキャンフ
リップフロップ ６０ スキャンチェーン ６１ ＯＲ回路 ６３ テストモード信号 ８１ フリップフロップ ８２，８６ 入力 ８３，８７ クロック入力 ８４，８８ 出力 ８５ スキャンフリップフロップ ８９ テスト専用の入力 ９０ テストモード信号 ９１ セレクタ回路 ９２ ＡＴＰＧで作成したテストパターン ９３ 入力リスト ９４ 期待値リスト

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/822 Ｈ０１Ｌ 27/04 Ｔ Ｄ Ｆターム(参考） 2G032 AC03 AC10 AE07 AE08 AE10 AG07 AG10 AK11 AK16 AK19 5B046 AA08 BA03 JA03 JA05 5B048 AA20 CC18 DD05 5F038 CD07 DT02 DT06 DT07 DT17 EZ20 5F064 BB19 EE60 HH06 HH10

Claims (7)

【特許請求の範囲】
1. 【請求項１】 共有導線からのデータ取り込みと前記共
   有導線へのデータ出力を行う複数のフリップフロップ
   と、前記複数のフリップフロップから特定のフリップフ
   ロップを選択する選択手段とを備え、前記選択手段によ
   り前記フリップフロップがデータ取り込みまたはデータ
   出力を行うか行わないかを決定するデータ処理システム
   において、 スキャン回路設計を行う際に、前記共有導線に接続され
   ているフリップフロップを起点としてスキャンチェーン
   を構成し、前記スキャンチェーン内の記憶データの入出
   力を前記共有導線を介して行うように構成してあること
   を特徴とするＬＳＩ検査回路。
2. 【請求項２】 請求項１に記載のＬＳＩ検査回路におい
   て、入力が前記共有導線のみに接続されているフリップ
   フロップをスキャンフリップフロップに置き換えず、そ
   の他のフリップフロップをスキャンフリップフロップに
   置き換えて前記スキャンチェーンを構成してあることを
   特徴とするＬＳＩ検査回路。
3. 【請求項３】 請求項１に記載のＬＳＩ検査回路におい
   て、出力が前記共有導線のみに接続されているフリップ
   フロップをスキャンフリップフロップに置き換えず、そ
   の他のフリップフロップをスキャンフリップフロップに
   置き換えて前記スキャンチェーンを構成してあることを
   特徴とするＬＳＩ検査回路。
4. 【請求項４】 前記スキャンチェーンが複数あり、前記
   選択手段は、前記複数のスキャンチェーンについての動
   作または非動作を決定するように構成されていることを
   特徴とする請求項１から請求項３までのいずれかに記載
   のＬＳＩ検査回路。
5. 【請求項５】 請求項２に記載のＬＳＩ検査回路につい
   て、スキャン回路設計を行うデータ処理システムの回路
   配線情報に基づいて、入力が前記共有導線のみに接続さ
   れているフリップフロップの判別を行うことを特徴とす
   るＬＳＩ検査回路の設計方法。
6. 【請求項６】 請求項３に記載のＬＳＩ検査回路につい
   て、スキャン回路設計を行うデータ処理システムの回路
   配線情報に基づいて、出力が前記共有導線のみに接続さ
   れているフリップフロップの判別を行うことを特徴とす
   るＬＳＩ検査回路の設計方法。
7. 【請求項７】 共有導線に接続されているフリップフロ
   ップおよびスキャンフリップフロップに対する設定値お
   よび期待値を発生し、 前記設定値および期待値を基に、前記スキャンフリップ
   フロップに対しては、スキャンチェーンの接続情報を付
   加することにより、前記スキャンチェーンを介して値の
   設定および期待値の読み出しを行い、 前記設定値および期待値を基に、前記共有導線に接続さ
   れているフリップフロップに対しては、特定のフリップ
   フロップを選択するための情報を付加することにより、
   前記共有導線を介して値の設定および期待値の読み出し
   を行うように試験手順を発生することを特徴とするＬＳ
   Ｉ検査回路の試験手順作成方法。